DE102008014577B3 - Verfahren zur Herstellung einer Lotmetallisierung - Google Patents

Verfahren zur Herstellung einer Lotmetallisierung Download PDF

Info

Publication number
DE102008014577B3
DE102008014577B3 DE200810014577 DE102008014577A DE102008014577B3 DE 102008014577 B3 DE102008014577 B3 DE 102008014577B3 DE 200810014577 DE200810014577 DE 200810014577 DE 102008014577 A DE102008014577 A DE 102008014577A DE 102008014577 B3 DE102008014577 B3 DE 102008014577B3
Authority
DE
Germany
Prior art keywords
metallization
layer
solder
composite
current transport
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200810014577
Other languages
English (en)
Inventor
Matthias Hutter
Gunter Dr. Engelmann
Michael Dr. Töpper
Hermann Dr. Oppermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE200810014577 priority Critical patent/DE102008014577B3/de
Application granted granted Critical
Publication of DE102008014577B3 publication Critical patent/DE102008014577B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Gegenstand der Erfindung ist ein Verfahren zur Herstellung mindestens einer Lotmetallisierung auf einer Oberfläche eines Substrats, wobei das Verfahren folgende Schritte umfasst: a) Aufbringen eines ersten Metallisierungsverbunds; b) Aufbringen eines zweiten Metallisierungsverbunds; c) galvanisches Abscheiden der mindestens einen Lotmetallisierung; d) Entfernen von Teilen des ersten Metallisierungsverbunds.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung mindestens einer Lotmetallisierung auf einer Oberfläche eines Substrats.
  • Mittels galvanischer Abscheidung lassen sich Metallisierungen, die als Lot dienen in kleinem Abstand zueinander auf Wafern oder anderen Substraten herstellen. Die galvanische Startschicht, durch die der für die galvanische Abscheidung benötigte Strom fließt, wird vorher ganzflächig durch Sputtern oder Bedampfen aufgebracht. Die Strukturierung des Lotes erfolgt lithografisch unter Verwendung fotoempfindlicher Lacke. Das unter dem Lot aufgebrachte Metallisierungsschichtsystem, das auch Unterbumpmetallisierung (UBM) genannt wird, muss darüber hinaus ausreichend gut auf dem Substrat haften, muss für das Lot benetzbar sein und darf sich während des Lötens nicht vollständig im Lot auflösen, d. h., muss also als Diffusionssperr schicht fungieren.
  • Bei fortschreitender Miniaturisierung ist es für die Auswahl der Metallisierung neben den oben genannten Kriterien wichtig, dass das Lot mit der Metallisierung nicht zu schnell reagiert. Während des Lötens muss das Lot genügend lange Zeit im flüssigen Zustand verbleiben, damit sich das Lot mit dem Lötpartner verbinden kann. Durch die Reaktion des Lotes mit der UBM ändert sich die chemische Zusammensetzung der Lotlegierung, womit in vielen Fällen eine Erhöhung des Schmelzpunktes der Lotlegierung einhergeht, wodurch es zu einer isothermer Erstarrung kommen kann, d. h., das Lot der einzelnen Bumps kann bereits erstarren bevor die Maximaltemperatur im Lötprozess erreicht ist bzw. bevor alle Bumps aufgeschmolzen sind. Insbesondere bei miniaturisierten Lötstellen kann es zu dem Effekt kommen, dass das Lot isotherm erstarrt, da sich bei zunehmend kleinem Lotvolumen die Zusammensetzung schneller verändert, wobei der Schmelzpunkt rasch ansteigen kann. Für eine hohe Ausbeute ist es insbesondere bei Halbleiterbauelementen mit sehr hoher Anschlusszahl wichtig, dass die Lötstellen zumindest so lange flüssig bleiben, bis alle Lotdepots aufgeschmolzen sind.
  • Eine derartige Unterbumpmetallisierung ist der Druckschrift DE 103 55 953 B4 entnehmbar. Nach dem Aufbringen einer elektrisch leitfähigen Grundschicht, welche aus Titan, Tantal, Titannitrit, Tantalnitrit, Titanwolfram, Titanwolframnitrit oder Wolfram bzw. einer Schichtkombination bestehen kann, wird eine im Vergleich zu dieser Grundschicht besser elektrisch leitende Stromtransportschicht, beispielsweise aus Kupfer, aufgebracht. Eine anschließend aufgebrachte Maske wird auf die Stromtransportschicht aufgebracht, wobei die Maske strukturiert und dabei die Stromtransportschicht entfernt wird. Anschließend wird eine Sockelschicht aus Nickel aufgetragen, auf welche die Unterbumpmetallisierung aus einem Lotmaterial aufgebracht wird. Beim Abscheiden des Lotes reagiert dieses schnell mit der Sockelschicht aus Nickel, was zur isothermen Erstarrung wie im obigen Abschnitt beschrieben führt. Eine Alternative zur Entfernung der Stromtransportschicht lässt sich beispielsweise der Druckschrift JP 02224336 entnehmen.
  • Eine Technologie zur Lotbumperzeugung, mit der man kleine Anschlussraster erzielen kann, ist die Abscheidung von Au/Sn-Lot durch Bedampfen oder Sputtern. Es ist aus Pitroff et al., "Au-Sn solder bumps with tungsten silicide based barrier metallization schemes", Applied Physics Letters, Band 67, Seiten 2367–2369 (1995) bekannt, dass Bumps der eutektischen Zusammensetzung AuSn20 mittels Elektronenstrahlbedampfens auf Laserdioden abgeschieden werden können, um diese anschließend in der Flip-Chip- Technik kontaktieren zu können. Dabei werden Au und Sn abwechselnd schichtweise aufgebracht, was zur Ausbildung eines zeilenförmigen Gefüges der beiden intermetallischen Phasen Au5Sn und der AuSn führt. Auch durch Sputtern aus einem Verbundtarget wurden Au/Sn-Bumps mit der eutektischen Zusammensetzung AuSn20 bereits erfolgreich hergestellt und für die Nutzung zur Flip-Chip-Montage von Laserdioden genutzt. Dies wurde beispielsweise in Mitze et al, "Optisches Board zum hybriden Aufbau von aktiven Komponenten in SOI", 4. ITG-Workshop Photonische Aufbau- und Verbindungstechnik, Berlin 2005, demonstriert. Bei beiden Verfahren ist jedoch der Verbrauch an Gold hoch, da Bedampfen und Sputtern nicht auf die Bumps beschränkt ist, sondern der ganze Wafer und die Vakuumkammer mit dem Gold versehen werden. Darüber hinaus lassen sich mit beiden Verfahren nur Bumps bestimmter Höhen abscheiden, da die Strukturierung in einem Lift-Off-Prozess erfolgt.
  • Das Teilstrukturieren einzelner Schichten mittels eines Lift-off-Prozesses ist auch aus der WO 01/67494 A2 , der US 6372545 B1 und der US 2005/0014355 A1 bekannt. In der WO 01/67494 A2 wird auf einen mittels Lift-off strukturierten Metallverbund eine Startschicht für die galvanische Abscheidung eines Bumps angeordnet. Dieser Bump ist in seinen Ausmaßen und seiner Form eingeschränkt. In der Druckschrift US 6372545 B1 wird ein Schichtverbund aus Titan, Kupfer und Nickel auf eine Polyimidschicht aufgebracht und mittels Lift-off strukturiert. Nach dem Aufbringen einer Maske wird, das Loch des Metallverbundes aussparend, eine Lotpaste in die Öffnung eingepresst und so die Lotmetallisierung aufgebracht. Die Druckschrift US 2005/0014355 A1 zeigt die Verwendung eines Lift-off-Prozesses unter Verwendung einer Titanium- Wolfram-Schicht, wobei diese jedoch nicht Teil der Unterbumpmetallisierung wird, sondern lediglich an diese angrenzt.
  • Ein weiteres Verfahren ist das galvanische Abscheiden von AuSn20 aus einer chemischen Lösung, die sowohl Au in Form von KAuCl4 als auch Sn in Form von SnCl2H2O enthält. Die Zusammensetzung des Lotes ist von verschiedenen Parametern wie Badzusammensetzung, Pulsdauer und Stromdichte abhängig, wie beispielsweise bei Sun and Ivey, "Microstructural study of coelectroplated Au/Wn alloys", J. Matt. Sci. Al 36, S. 757 bis 766 (2001) beschrieben. Bei bestimmten Parametern können durch wiederholte Änderung der Stromdichte die Au5Sn- und die AuSn-Phase schichtweise abwechselnd abgeschieden werden. Bei Akhlaghi et al., "Gold-Tin solder electroplating of photo-resist laminated RIN ceramics", Prooceedings 52nd Electronic Components and Technology Conference, San Diego, USA (2002) wird berichtet, dass das eutektische AuSn20- Lot auch auf mit Fotolack strukturierten Substraten abgeschieden werden kann. Dieser Prozess ist allerdings schwer kontrollierbar, da das Erreichen der gewünschten Zusammensetzung des abgeschiedenen Lots stark von der genauen Einhaltung der Prozessparameter abhängig ist.
  • Die Nachteile der bislang beschriebenen Verfahren bestehen darin, dass entweder Material verschwendet wird oder die Prozessparameter schwer zu kontrollieren und damit die Zusammensetzung der Lotlegierung schwer einstellbar sind.
  • Aufgabe der vorliegenden Erfindung ist es, die vorgenannten Verfahren dahingehend zu verbessern, dass die Nachteile vermieden werden.
  • Die Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1. Weitere Ausführungsformen des erfindungsgemäßen Verfahrens sind in den untergeordneten Ansprüchen beschrieben.
  • Bei dem erfindungsgemäßen Verfahren wird ein erster Metallisierungsverbund auf die Oberfläche eines Substrats aufgebracht, wobei der erste Metallisierungsverbund zumindest eine Stromtransportschicht umfasst. Anschließend wird ein Photolack auf den ersten Metallisierungsverbund aufgebracht und derart strukturiert, dass der Photolack an den Stellen, an welchen die Lotmetallisierungen später aufgebracht werden sollen, entfernt wird. Beim Strukturieren des ersten Metallisierungsverbunds wird mittels eines Ätzverfahrens die Stromtransportschicht teilweise entfernt, so daß sich an den zu belotenden Stellen (Anschlussflächen) keine Stromtransportschicht unter einem zweiten Metallisierungsverbund befindet. Anschließend wird der zweite Metallisierungsverbund, welcher als "Unterbumpmetallisierung" (UBM) dient, aufgebracht. Der zweite Metallisierungsverbund wird mittels eines Lift-Off Prozesses derart strukturiert, dass der zweite Metallisierungsverbund auf der mindestens einen Anschlussfläche verbleibt.
  • Der erste Metallisierungsverbund hat die Aufgabe als Stromtransportschicht für das galvanische Abscheiden zu dienen, d. h. eine großflächige Zuleitung für die Galvanik der mindestens einen Anschlussfläche zu bilden. Beim galvanischen Abscheiden der mindestens einen Lotmetallisierung auf den auf der mindestens einen Anschlussfläche aufgebrachten zweiten Metallisierungsverbund wird der für die Galvanik notwendige Strom mittels der den zweiten Metallisierungsverbund vorzugsweise kontaktierenden Stromtransportschicht angelegt. Nachdem das galvanische Abscheiden der Lotmetallisierung beendet ist, wird die Stromtransportschicht des ersten Metallisierungsverbunds außerhalb der mindestens einen Anschlussfläche entfernt. Die Stromtransportschicht des ersten Metallisierungsverbundes stellt somit eine Opferschicht dar, welche über mehrere Prozessschritte verteilt aufgebracht wird und wieder vollständig entfernt wird.
  • Der zweite Metallisierungsverbund dient als Startschicht für die Galvanik. Da der zweite Metallisierungsverbund mittels eines Lift-Off Prozesses strukturiert wird, können im zweiten Metallisierungsverbund nicht ätzbare oder lediglich schwer ätzbare Materialien verwendet werden, welche bei den gängigen mittels Galvanik aufbringbaren Lotmetallisierungen entweder eine verbesserte Diffusionssperrwirkung aufweisen und/oder eine gute Haftung der UBM auf dem ersten Metallisierungsverbund bewirken und/oder auf welchen die Lotmetallisierungen nicht entnetzen. Unter anderem kann das aufgeschmolzene und auf den zweiten Metallisierungsverbund aufgebrachte Lot den zweiten Metallisierungsverbund also nicht vollständig auflösen und damit das Substrat bzw. die strukturierte Oberfläche des Substrats verletzen oder auf diesem entnetzen. Die Qualität der Lotmetallisierungen wird also verbessert.
  • Das galvanische Abscheiden auf den zweiten Metallisierungsverbund hat den Vorteil, dass die als Lotmetallisierung verwendeten Materialien gezielt aufgebracht werden können und nicht das gesamte Substrat oder die gesamte Beschichtungskammer bedecken. Weiterhin hat das galvanische Abscheiden den Vorteil, dass unter anderem die Größe, d. h. der Durchmesser bzw. der Querschnitt und die Höhe der Lotmetallisierung gut einstellbar sind.
  • In Kombination mit der Stromtransportschicht des ersten Metallisierungsverbunds ist zudem ein gleichmäßigeres Abscheiden der Lotmetallisierung möglich, unabhängig davon, ob die mindestens eine Lotmetallisierung am Rand oder in der Mitte des Substrats abgeschieden wird.
  • In einer alternativen Ausführungsform umfasst der erste Metallisierungsverbund eine Haftschicht, vorzugsweise aus einer Titan-Wolframlegierung, wobei die Haftschicht zwischen der Oberfläche und der Stromtransportschicht angeordnet ist. Vorteil der Haftschicht ist es, dass eine dauerhafte Verbindung zwischen der Stromtransportschicht und der Oberfläche des Substrats gewährleistet wird, da oftmals die für die Stromtransportschicht in Frage kommenden Materialien keine gute Haftbarkeit auf der Oberfläche des Substrats aufweisen. Zudem haben die vorteilhaften Materialien für die Haftschicht die Eigenschaft, dass sie als Diffusionssperrschicht dienen können, d. h., dass eine Beschädigung der Oberfläche des Substrats verhindert wird.
  • In einer weiteren Ausführungsform wird nach dem galvanischen Abscheiden nicht nur die Stromtransportschicht außerhalb der mindestens einen Anschlussfläche entfernt, sondern danach auch die Haftschicht des ersten Metallisierungsverbundes außerhalb der mindestens einen Anschlussfläche entfernt.
  • Als Materialien für die Stromtransportschicht kommen vorteilhafterweise Gold, Kupfer oder ggf. Nickel oder eine kombinierte Legierung aus den Materialien in Betracht. Diese Materialien haben den Vorteil, dass sie gute Stromtransporteigenschaften aufweisen und die Handhabung der Materialien im Bereich der Halbleitertechnologie bereits weit verbreitet und bekannt ist.
  • In einer weiteren Ausführungsform des Verfahrens wird nach der Schaffung der Anschlussfläche der erste Photolack entfernt und ein zweiter lift-off fähiger Photolack auf den ersten Metallisierungsverbund aufgebracht und derart strukturiert, dass die mindestens eine Anschlussfläche frei liegt. Dies hat zum einen den Vorteil, dass der zweite Metallisierungsverbund mittels des Lift-Off Prozesses besser strukturiert werden kann, und lediglich im Bereich der Anschlussflächen bzw. der mindestens einen Anschlussfläche verbleibt. Die bessere Strukturierung ist dabei auf die in den Aussparungen des lift-off fähigen Photolacks einstellbaren Neigungen im Bereich der Anschlussflächen zurückzuführen.
  • In einer weiteren Ausführungsform des Verfahrens weist der zweite Metallisierungsverbund mindestens eine Schicht aus Platin oder Titan oder Chrom auf.
  • Eine Titanschicht wirkt zum einen als Diffusionssperrschicht für eine aufzubringende Lotmetallisierung. Zum anderen hat eine Titanschicht auch eine Haftwirkung, d. h. eine Titanschicht kann als eine Haftschicht direkt auf der mindestens einen Anschlussfläche aufgebracht werden und die Haftung der Lotmetallisierung auf dem Substrat verbessern.
  • Eine Chromschicht kann die Titanschicht in ihrer Funktion als Diffusionssperrschicht und als Haftschicht substituieren. Um eine Chromschicht vor Oxidation zu schützen, kann diese z. B. mit einer Titanschicht oder einer Platinschicht überdeckt werden.
  • Eine Platinschicht erfüllt ebenfalls eine Funktion als Diffusionssperrschicht bzw. Diffusionsverzögerungsschicht, wobei die Platinschicht zudem eine Oxidation einer unter der Platinschicht liegenden weiteren Schicht verhindert. Da eine Platinschicht nur eine verminderte Haftwirkung auf dem Substrat zeigen würde, wird die Platinschicht vorzugsweise auf einer Haftschicht aufgebracht. Die gängigen Haftschichten aus Titan, Titan-Wolfram oder Chrom sollen an ihren Oberfläche nicht oxidieren, da dies bei einer vollständigen Auflösung der Platinschicht in der Lotmetallisierung oftmals zu einer Entnetzung der Lotmetallisierung auf der Haftschicht führt. Ob sich die Platinschicht vollständig in der Lotmetallisierung auflöst hängt von der Dauer der galvanischen Abscheidung und den Materialien der Lotmetallisierung ab, mit welchen die Platinschicht intermetallische Phasen ausbildet. Von daher ist die Wirkung der Platin schicht als eine Diffusionssperrschicht, welche sich nicht vollständig in der Lotmetallisierung auflöst, und einer Diffusionsverzögerungsschicht, welche sich erst nach einer gewissen Zeit in der Lotmetallisierung auflöst, von Prozessparametern wie der Dicke der Platinschicht, der Dicke der Lotmetallisierung, der Dauer der Kontaktierung mit dem flüssigen Lot und der Temperatur des Umschmelzens abhängig.
  • In einer weiteren Ausführungsform des Verfahrens ist auf einer Diffusionssperrschicht oder einer Diffusionsverzögerungsschicht des zweiten Metallisierungsverbunds eine Benetzungsschicht für die Lotmetallisierung, vorzugsweise aus Gold, Kupfer oder ggf. Nickel, aufgebracht. Oftmals verfügen die Diffusionssperr- und -verzögerungsschichten zwar über die gewünschten prozesstechnischen Eigenschaften hinsichtlich des Aufschmelzens durch die Lotmetallisierung, jedoch nicht über ausreichende Benetzungseigenschaften. In Verbindung mit den vorangehenden Ausführungsformen des Verfahrens stellt beispielsweise die Haftschicht keine benetzbare Grundlage für ein Gold/Zinn-Lot dar. Zudem ist die Benetzungsschicht vorteilhafterweise auch eine Schutzschicht zur Verhinderung einer Oxidation der Diffusionssperr- und/oder Diffusionsverzögerungsschichten.
  • In einer weiteren Ausführungsform wird vor der galvanischen Abscheidung ein Photolack aufgebracht und im Bereich der mindestens einen Anschlussfläche strukturiert. Die Strukturierung läßt dabei die Anschlussfläche frei, so dass die Lotmetallisierung auf dem auf der Anschlussfläche liegenden zweiten Metallisierungsverbund aufsetzen kann. Mit Hilfe des Fotolacks bzw. der Lithografie können dabei die verschiedensten Geometrien der Lotmetallisierung eingestellt werden.
  • Der Vorteil ist, dass diese Strukturierungstechnik gut beherrschbar ist.
  • Das erfindungsgemäße Verfahren ist insbesondere in Verbindung mit Lotmetallisierungen, welche Gold und/oder Zinn aufweisen, geeignet. Vorzugsweise wird dabei ein eutektisches Lot mit 80 Gew.-% Gold und 20 Gew.-% Zinn verwendet. Gold/Zinn-Lote werden häufig zur Kontaktierung optoelektronischer Komponenten eingesetzt. Dabei ist insbesondere das eutektische AuSn20-Lot mit einem Schmelzpunkt von 280°C gut geeignet, da es sich in Lötprozessen verarbeiten läßt, die keine Flussmittelrückstände auf den optisch aktiven Flächen verursachen. Zudem wird durch die Verwendung dieser mechanisch stabilen Lote sichergestellt, dass die optischen Komponenten ihre Position exakt beibehalten. Auch in anderen Bereichen, wie zur Kontaktierung von Komponenten der Hochfrequenztechnik oder zum hermetischen Verschluss, wird das AuSn20-Lot eingesetzt.
  • Die galvanische Abscheidung findet vorteilhafterweise in einem, vorzugsweise zwei Bädern statt. Dabei wird ein Strom an die Stromtransportschicht des ersten Metallisierungsverbunds angelegt und das mit der UBM versehene Substrat in ein galvanisches Bad gegeben, so dass sich das Material bzw. die Materialien der Lotmetallisierung auf dem zweiten Metallisierungsverbund niederlassen können. Insbesondere bei der Verwendung von zwei Bädern können beispielsweise Gold und Zinn in zwei aufeinander folgenden Prozessschritten aus verschiedenen Bädern abgeschieden werden.
  • Das Verfahren kann auch dann eingesetzt werden, wenn mehrere Lotmetallisierungen auf die Oberfläche des Substrats angebracht werden sollen. Dies hängt im We sentlichen lediglich von den Strukturmasken ab und kann prozesstechnisch gesteuert werden. Vorteil ist, dass sämtliche Lotmetallisierungen innerhalb eines Prozesses aufgebracht werden können. Der erste und der zweite Metallisierungsverbund werden vorteilhafterweise schichtweise aufgetragen, wobei das schichtweise Auftragen durch Sputtern oder Aufdampfen geschieht.
  • Die hier aufgeführten Ausführungsformen können untereinander miteinander kombiniert werden. Die Erfindung soll anhand eines Ausführungsbeispiels genauer beschrieben werden. Es zeigen:
  • 1 bis 14 Schritte einer Ausführungsform eines Verfahrens zur Herstellung einer AuSn20-Lotmetallisierung.
  • Anhand der 1 bis 14 soll der schrittweise Aufbau einer Lotmetallisierung beschrieben werden. In der 1 ist ein Substrat 1 mit einer Oberfläche 1' gezeigt, auf welchem eine Passivierungsschicht 2 und ein Pad 3 angeordnet sind. Das Substrat 1 ist aus Silizium, kann jedoch auch aus anderen bekannten Halbleitermaterialien wie beispielsweise Galliumarsenid (GaAs) bestehen. Die Passivierungsschicht 2 ist ein Siliziumdioxid, kann jedoch auch andere Siliziumoxide oder Siliziumnitride oder organische Dielektrika umfassen. Das Pad 3 ist eine Anschlussfläche für eine aufzubringende Lotmetallisierung und besteht aus Aluminium, kann jedoch auch aus Gold oder Kupfer bestehen.
  • Das in der 1 gezeigte Substrat 1 mit seiner Oberfläche 1' stellt ein bereits fertig strukturiertes mit Leiterbahnen versehenes Substrat dar. Ausgehend hiervon werden zunächst ein erster und ein zweiter Metallisierungsverbund aufgebracht und anschließend eine Lotmetallisierung galvanisch abgeschieden.
  • In der 2 ist eine Haftschicht 4 auf die Passivierungsschicht 2 und das Pad 3 aufgesputtert worden. Die Haftschicht besteht aus TiW, kann jedoch auch aus TiW(N) bestehen. Die Haftschicht 4 ist durchgehend und aus einem selektiv ätzbaren Material. Es dient als Haftvermittlungsschicht zwischen der noch aufzubringenden Stromtransportschicht 5 und der Oberfläche 1' des strukturierten Substrats. Das hier verwendete Material TiW hat zudem Eigenschaften einer Diffusionssperrschicht. Die hier verwendete Haftschicht 4 ist jedoch nicht geeignet, um direkt eine gold- und/oder zinnhaltige Lotmetallisierung aufzubringen, da diese auf dem Titan-Wolfram entnetzen würde.
  • In der 3 wird auf die Haftschicht eine Stromtransportschicht 5 aufgebracht. Auch diese ist durchgehend. Zusammen mit der Haftschicht 4 bildet die Stromtransportschicht den ersten Metallisierungsverbund 6 der dargestellten Ausführungsform des Verfahrens. Die in diesem Fall aufgebrachte Stromtransportschicht 5 besteht aus Gold.
  • Anschließend wird ein erster Fotolack 7 auf die Stromtransportschicht 5 aufgebracht und strukturiert, wobei eine Aussparung 8 im Bereich des Pads 3 als Anschlussfläche offen bleibt. Die fertig strukturierte Lackschicht ist in 4 dargestellt. Der erste Fotolack 7 ist lediglich im Bereich der Aussparung 8 unterbrochen. In der Aussparung 8 ist ein auf der Anschlussfläche liegender Teil der Stromtransportschicht 5 freigelegt. Mittels eines Ätzverfahrens wird die Stromtransportschicht 5 im Bereich der Aussparung 8 entfernt, so dass eine Anschlussfläche 9 im ersten Fotolack 7 frei wird. Dieses Szenario ist in 5 dargestellt. Die Stromtransportschicht 5 wird selektiv entfernt, um ein Aufschmelzen der Stromtransportschicht beim Aufschmelzen der Lotmetallisierung zu verhindern, da dies zu einem Abfallen der Lotmetallisierung führen würde. Anschließend wird der erste Fotolack 7 gestrippt, wie in 6 dargestellt. Als Nächstes wird ein weiterer Fotolack 10 auf den verbliebenen ersten Metallisierungsbund 6 aufgebracht und anschließend im Bereich der mindestens einen Anschlussfläche selektiv entfernt, so dass die Anschlussfläche 9 wieder offengelegt ist.
  • Bei dem weiteren Fotolack 10 handelt es sich um einen lift-off fähigen Fotolack. Dieser unterscheidet sich in seinen Bearbeitungseigenschaften vom ersten Fotolack 7, welcher für die Bearbeitung mittels eines Ätzverfahrens geeignet war. Auf den verbliebenen Fotolack 10 und die Haftschicht 4 des ersten Metallisierungsverbunds 6 wird im Bereich der Anschlussfläche 9, wie in 8 gezeigt, eine weitere Haftschicht 11 aufgetragen. Die Haftschicht besteht aus Titan, kann jedoch auch anderen Metallen wie z. B. Chrom bestehen. Wie bereits erwähnt bildet eine Titanschicht auch eine Diffusionssperrschicht. Wie in 8 erkennbar, befindet sich die Haftschicht 11 lediglich in der Aussparung 8' direkt auf der Haftschicht 4 des ersten Metallisierungsverbundes. Anschließend wird auf die Haftschicht 11 eine Diffusionsverzögerungsschicht 12 aufgebracht, wobei die Diffusionsverzögerungsschicht im vorliegenden Falle aus Platin besteht. Wie bereits erwähnt ist kann die Platinschicht auch eine Diffusionsperrschicht bilden, wobei dies von den Prozessparametern abhängt. An schließend wird, wie in 10 gezeigt, eine Benetzungsschicht 13 aufgetragen, wobei die Benetzungsschicht 13 aus Gold besteht. In der hier gezeigten Ausführungsform besteht der zweite Metallisierungsverbund 14 somit aus der Haftschicht 11, der Diffusionsverzögerungsschicht 12 und der Benetzungsschicht 13.
  • Der zweite Metallisierungsverbund 14 bildet die eigentliche UBM für das noch aufzubringende Lot. Im nächsten Prozessschritt wird der weitere Fotolack 10 im Rahmen eines Lift-Off-Prozesses entfernt, so dass der zweite Metallisierungsverbund 14 lediglich im Bereich der Anschlussfläche 9 verbleibt. Dies ist in 11 erkennbar. Der zweite Metallisierungsverbund 14 ist durch die verbliebene Stromtransportschicht 5 ankontaktiert. Die Stromtransportschicht 5 ist zwar nicht mehr im Bereich der Anschlussfläche, jedoch vollflächig um diese herum, angeordnet. Da auch die Haftschicht 11 elektrisch leitend ist, können geringe Abstände bis zu 20 μm zwischen der Anschlussfläche und der Stromtransportschicht 5 überbrückt werden.
  • Bei der galvanischen Abscheidung der Lotmetallisierung wird eine neue Schicht Fotolack 15 aufgetragen und strukturiert, wobei die Dicke des Fotolacks 15 im Wesentlichen die Höhe der aufzubringenden Lotmetallisierung bestimmt. Auch die Geometrie der Aussparung 8'' wird beim Strukturieren des Fotolacks 15 bestimmt. Nach dem Einbringen der Aussparung 8'' liegt die Benetzungsschicht 13 des zweiten Metallisierungsverbunds 14 frei. Auf dieser wird die aus im vorliegenden Fall Gold und Zinn bestehende Lotmetallisierung 16 aufgetragen.
  • Die galvanische Abscheidung findet dabei in zwei Bä dern statt. In einem ersten Bad wird eine Goldschicht 17 auf die Benetzungsschicht 13 des zweiten Metallisierungsverbunds 14 aufgetragen. Das Gold 17 verbindet sich dabei mit der Benetzungsschicht 13 und wächst auf ihr auf. Da jedoch im vorliegenden Falle die Benetzungsschicht 13 auch aus Gold besteht, kommt es zu keinen Verunreinigungen, welche möglicherweise die Schmelztemperatur des Lots herabsenken könnten.
  • In einem zweiten Bad wird das Zinn 18 der Lotmetallisierung galvanisch abgeschieden. Nach dem Entfernen des nun mit einer Lotmetallisierung 16 versehenen Substrats 1 aus im Galvanisierungsbad, wird der verbliebene Fotolack 15 entfernt. Dies ist in 13 dargestellt. In 13 ist zudem erkennbar, dass die verbliebene Stromtransportschicht 5, über welche das Potential an die UBM beim galvanischen Abscheiden der Lotmetallisierung angelegt wurde, außer im Bereich der Auflagefläche 9 weiterhin vollflächig vorhanden ist. In einem weiteren Ätzprozess wird die noch vorhandene Stromtransportschicht 5 selektiv entfernt, wobei anschließend bzw. im selben Arbeitsschritt auch die Haftschicht 4 des ersten Metallisierungsverbundes 6 außerhalb der Anschlussfläche 9 entfernt wird.
  • 14 zeigt nun die fertig hergestellte Lotmetallisierung 16 auf dem strukturierten Substrat 1, wobei zwischen der Lotmetallisierung 16 und dem Substrat bzw. dem Pad 3 eine Haftschicht 4 des ersten Metallisierungsbundes verblieben ist, auf welchem eine UBM vorhanden ist, welche durch den verbliebenen zweiten Metallisierungsverbund 14 gebildet wird.
  • Anschließend wird die Lotmetallisierung 16 mit Hilfe eines Verfahrens aus dem Stand der Technik umgeschmolzen und/oder gelötet oder auf andere Weise wei terbearbeitet. Aufgrund der Zusammensetzung des ersten und des zweiten Metallisierungsverbunds kommt es dabei zu keiner Entnetzung der Lotmetallisierung, wie bereits ausführlich beschrieben.
  • Die hier aufgebrachten Schichten 4, 5, 11, 12, 13 weisen unterschiedliche Dicken auf. So ist beispielsweise die Haftschicht 4 150 nm dick, wobei die Dicke zwischen 100 und 250 nm variiert werden kann. Die darauf aufgebrachte Stromtransportschicht 5 weist eine Dicke von 200 nm auf. Diese Dicke kann im Bereich zwischen 100 und 300 nm variieren. Die Haftschicht 11 des zweiten Metallisierungsverbundes 14 weist eine Dicke im Bereich von 200 nm auf.
  • Die Diffusionsverzögerungsschicht 12 weist eine Dicke von 300 nm auf. Die Dicke der Diffusionsverzögerungsschicht kann jedoch stark variieren, je nachdem welche Lotmetallisierung verwendet wird und welches Material als Diffusionsverzögerungsschicht 13 verwendet wird. Dabei können Dicken zwischen 100 und 400 nm vorteilhaft sein. Da die Auflösung der Diffusionsverzögerungsschicht sowohl von der Dicke der Schicht als auch von der Dauer der Kontaktierung mit der flüssigen Lot abhängt, kann allein über die Dicke der Schicht noch keine Aussage darüber getroffen werden, ob es sich um eine Diffusionsverzögerungsschicht oder einer Diffusionssperrschicht handelt. Die Benetzungsschicht 13 weist eine Dicke zwischen 50 und 150 nm auf. Sie kann jedoch auch dünner ausfallen, da hiermit lediglich eine Ankontaktierung zwischen der Lotmetallisierung und der UBM erreicht werden soll. Das Aufschmelzen der Benetzungsschicht wird oftmals in Kauf genommen. Der entscheidende Faktor ist dann die Dicke der Diffusionsverzögerungsschicht oder der Diffusionssperrschicht.
  • In einer nicht dargestellten Alternative des zweiten Metallisierungsverbunds kann die Haftschicht durch Chrom substituiert werden und anschließend mit einer Titanschicht oder einer Platinschicht vor Oxidation geschützt werden. Beim Aufbringen einer Titanschicht auf die Chromschicht kann auf die Titanschicht eine Platinschicht aufgebracht werden, um die Titanschicht vor Oxidation zu schützen. Anschließend kann eine Silber- oder Goldschicht als Benetzungsschicht auf die Platinschicht aufgebracht werden, je nach verwendetem Lot.
  • Alternativ können auch alternierende Schichten im zweiten Metallisierungsverbund vorhanden sein. Eine Reihenfolge der alternierenden Schichten ist z. B. Titan-Platin-Titan-Platin-Gold. Die Schichtdicken der einzelnen Schichten variiert zwischen 40 nm und 120 nm, vorzugsweise in der Ausführung Titan 50 nm, Platin 50 nm, Titan 50 nm, Platin 100 nm, Gold 50 nm.
    • 1
    Substrat
    1'
    Oberfläche
    2
    Passivierungsschicht
    3
    Pad
    4
    Haftschicht (TiW)
    4'
    verbliebene Haftschicht
    5
    Stromtransportschicht (Au)
    6
    erster Metallisierungsverbund
    7
    erster Photolack
    8, 8', 8''
    Aussparung
    9
    Anschlussfläche
    10
    Photolack
    11
    Haftschicht
    12
    Diffusionsschicht
    13
    Benetzungsschicht
    14
    zweiter Metallisierungsverbund
    15
    Photolack
    16
    Lotmetallisierung
    17
    Goldschicht
    18
    Zinnschicht

Claims (13)

  1. Verfahren zur Herstellung mindestens einer Lotmetallisierung (16) auf einer Oberfläche (1') eines Substrats (1), wobei das Verfahren folgende Schritte umfasst: a) Aufbringen eines ersten Metallisierungsverbunds (6) auf die Oberfläche (1'), wobei der erste Metallisierungsverbund (6) zumindest eine Stromtransportschicht (5) umfasst; b) Aufbringen und Strukturieren eines ersten Photolacks (7) auf den ersten Metallisierungsverbund (6) und Strukturieren des ersten Metallisierungsverbunds (6) mittels eines Ätzverfahrens, wobei durch teilweises Entfernen der Stromtransportschicht mindestens eine Anschlussfläche (9) geschaffen wird; c) Aufbringen eines zweiten Metallisierungsverbunds (14); d) Strukturieren des zweiten Metallisierungsverbunds (14) mittels eines Lift-Off Prozesses, so dass der zweite Metallisierungsverbund (14) auf der mindestens einen Anschlussfläche (9) verbleibt; e) Galvanisches Abscheiden der mindestens einen Lotmetallisierung (16) auf den auf der mindestens einen Anschlussfläche (9) aufgebrachten zweiten Metallisierungsverbund (14); f) Entfernen der Stromtransportschicht (5) des ersten Metallisierungsverbunds (6) außerhalb der mindestens einen Anschlussfläche (9).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Metallisierungsverbund (6) eine Haftschicht (4), vorzugsweise aus einer Titan-Wolframlegierung, umfasst, wobei die Haftschicht (4) zwischen der Oberfläche (1') und der Stromtransportschicht (5) angeordnet ist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Haftschicht nach dem galvanischen Abscheiden außerhalb der mindestens einen Anschlussfläche (9) entfernt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stromtransportschicht (5) Gold, Kupfer oder Nickel umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach der Schaffung der Anschlussfläche (9) der erste Photolack (7) entfernt wird und ein zweiter Lift-Off fähiger Photolack (10) auf den ersten Metallisierungsverbund (6) aufgebracht und strukturiert wird, so dass die mindestens eine Anschlussfläche (9) frei liegt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Metallisierungsverbund (14) mindestens eine schwer oder nicht ätzbare Schicht, vorzugsweise aus Platin oder Titan oder Chrom, aufweist.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der zweite Metallisierungsverbund min destens zwei schwer oder nicht ätzbare Schichten aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Metallisierungsverbund (14) eine Benetzungsschicht (13), vorzugsweise aus Gold, Kupfer oder Nickel, aufweist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem galvanischen Abscheiden ein Photolack (15) aufgebracht und im Bereich der mindestens einen Anschlussfläche (9) strukturiert wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Lotmetallisierung (16) Gold (17) und/oder Zinn (18) aufweist, und vorzugsweise aus einem Lot mit 80 Gew.-% Gold und 20 Gew.-% Zinn besteht.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Lotmetallisierung in mindestens einem Bad, vorzugsweise zwei Bädern, galvanisch abgeschieden wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Vielzahl von Anschlussflächen in einem Arbeitschritt mit einer Lotmetallisierung (16) versehen werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste und/oder zweite Metallisierungsverbund (6, 14) schichtweise durch sputtern oder bedampfen aufgebracht werden.
DE200810014577 2008-03-14 2008-03-14 Verfahren zur Herstellung einer Lotmetallisierung Active DE102008014577B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200810014577 DE102008014577B3 (de) 2008-03-14 2008-03-14 Verfahren zur Herstellung einer Lotmetallisierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200810014577 DE102008014577B3 (de) 2008-03-14 2008-03-14 Verfahren zur Herstellung einer Lotmetallisierung

Publications (1)

Publication Number Publication Date
DE102008014577B3 true DE102008014577B3 (de) 2009-07-16

Family

ID=40758677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810014577 Active DE102008014577B3 (de) 2008-03-14 2008-03-14 Verfahren zur Herstellung einer Lotmetallisierung

Country Status (1)

Country Link
DE (1) DE102008014577B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016200063A1 (de) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Metallstrukturen und elektronisches Bauteil mit mindestens einer Metallstruktur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224336A (ja) * 1989-02-27 1990-09-06 Nec Corp 半導体装置の製造方法
WO2001067494A2 (en) * 2000-03-09 2001-09-13 Hrl Laboratories, Llc. Precision electroplated solder bumps and method for manufacturing thereof
US6372545B1 (en) * 2001-03-22 2002-04-16 Taiwan Semiconductor Manufacturing Company Method for under bump metal patterning of bumping process
US20050014355A1 (en) * 2003-05-31 2005-01-20 Hong Kong University Of Science & Technology Under-bump metallization layers and electroplated solder bumping technology for flip-chip
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224336A (ja) * 1989-02-27 1990-09-06 Nec Corp 半導体装置の製造方法
WO2001067494A2 (en) * 2000-03-09 2001-09-13 Hrl Laboratories, Llc. Precision electroplated solder bumps and method for manufacturing thereof
US6372545B1 (en) * 2001-03-22 2002-04-16 Taiwan Semiconductor Manufacturing Company Method for under bump metal patterning of bumping process
US20050014355A1 (en) * 2003-05-31 2005-01-20 Hong Kong University Of Science & Technology Under-bump metallization layers and electroplated solder bumping technology for flip-chip
DE10355953B4 (de) * 2003-11-29 2005-10-20 Infineon Technologies Ag Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016200063A1 (de) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Metallstrukturen und elektronisches Bauteil mit mindestens einer Metallstruktur
US20170194257A1 (en) * 2016-01-06 2017-07-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for the manufacture of metal structures and an electronic component with at least one metal structure
DE102016200063B4 (de) * 2016-01-06 2017-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Metallstrukturen und elektronisches Bauteil mit mindestens einer Metallstruktur
US10074608B2 (en) * 2016-01-06 2018-09-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for manufacturing a contact bump by thermal expansion of a patterned sacrificial layer underneath a galvanic layer

Similar Documents

Publication Publication Date Title
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE2319883A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
DE102005028951A1 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung und Verfahren zur Herstellung derselben
EP1717854A2 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
DE1943519A1 (de) Halbleiterbauelement
DE4432774C2 (de) Verfahren zur Herstellung meniskusförmiger Lotbumps
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
DE102008014577B3 (de) Verfahren zur Herstellung einer Lotmetallisierung
EP2161748A2 (de) LTCC-Substratstruktur und Verfahren zur Herstellung derselben
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE112006003229B4 (de) Verfahren zur Herstellung eines Körpers mit einem darin gebildeten Fließweg und Körper mit dem darin gebildeten Fließweg
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE10350707B4 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE102006053146A1 (de) Goldhaltiges Lotdepot, Verfahren zu dessen Herstellung, Lötverfahren und Verwendung
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
DE102015101878B4 (de) Mit Aktivlot versiegelte Mikrosystemtechnik-Bauelemente, Komponenten hierfür und Lottransferverfahren zu ihrer Herstellung
EP2287899A1 (de) Lötverbindung mit einer mehrschichtigen lötbaren Schicht
DE10322135B4 (de) Bauelement mit einer Lötverbindung und Verfahren zur Herstellung der Lötverbindung
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE4129647B4 (de) Vorderseiten-Metallisierung zum Drahtbonden für ein III-V Halbleiterbauelement und Verfahren
EP1989343A2 (de) Ätzlösung und verfahren zur strukturierung eines ubm-schichtsystems
EP2559061B1 (de) Verfahren zur ausbildung von lotdepots auf erhöhten kontaktmetallisierungen eines substrats
WO2011076782A1 (de) Verfahren zur herstellung eines elektronischen bauteils und nach diesem verfahren hergestelltes elektronisches bauteil

Legal Events

Date Code Title Description
8364 No opposition during term of opposition