DE4301728C2 - Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen - Google Patents
Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen BauelementenInfo
- Publication number
- DE4301728C2 DE4301728C2 DE4301728A DE4301728A DE4301728C2 DE 4301728 C2 DE4301728 C2 DE 4301728C2 DE 4301728 A DE4301728 A DE 4301728A DE 4301728 A DE4301728 A DE 4301728A DE 4301728 C2 DE4301728 C2 DE 4301728C2
- Authority
- DE
- Germany
- Prior art keywords
- solder
- metal
- alloy
- metal layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12687—Pb- and Sn-base components: alternative to or next to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12868—Group IB metal-base component alternative to platinum group metal-base component [e.g., precious metal, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12882—Cu-base component alternative to Ag-, Au-, or Ni-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Leiterplatte gemäß Oberbe
griff des Anspruchs 1.
Eine solche Leiterplatte ist aus der EP 0 316 950 A2 bekannt, wobei das
erste Metall Cu oder Ni und das zweite Metall Cr ist.
Jede elektronische Schaltungsvorrichtung einschließlich eines elektronischen
Großcomputers weist viele elektronische Schaltungsteile bzw. Bauelemente
auf, wie z. B. LSIs, die auf jeder Leiterplatte oder Keramikleiter
platte montiert sind, um eine elektronische Schaltung zu bilden. Das
typische Montierverfahren für jene elektronischen Schaltungsteile ist wie
folgt: Zuerst wird ein Metallschichtmuster, das ein Lötkontaktierteil ist, auf
jeder Leiterplatte gebildet (hiernach abgekürzt zu "eine Platte"). Auf der
anderen Seite wird ein Metallanschluß für eine Elektrode auf jedem elek
tronischen Schaltungsteil gebildet. Dann werden die zwei durch Lot kon
taktiert.
Ein elektronisches Schaltungsteil, wie z.B. ein LSI, das auf einer Platte
montiert ist, kann von der Platte entfernt werden und durch ein neues Teil
ersetzt werden, z. B. um die Logik der elektronischen Schaltung zu ändern
(hiernach wird dieser Vorgang als "Reparatur" bezeichnet). Wenn das
elektronische Schaltungsteil von der Platte entfernt werden soll, wird der
Lötkontaktierteil des elektronischen Schaltungsteils erhitzt und geschmolzen.
In diesem Fall wird ein Teil der Metallschicht, der den Kontaktierteil der
Platte darstellt, von der Platte entfernt, wenn das Teil ersetzt wird. Der
Grund ist, daß die Lötkontaktierung durch Legieren eines Teils des Metalls
realisiert wird, das die Lotlegierung darstellt, sowie eines Teils der Metall
schicht, und ein Teil der Legierung oder die gesamte Legierung werden
entfernt, wenn das elektronische Schaltungsteil durch Erhitzen und Schmelzen
des Lötkontaktierteils entfernt wird. Als ein Beispiel des Kontaktiersystems,
das regelmäßig verwendet wird, wird das Kontaktieren durch Bilden von Sn-
Ni-Legierung realisiert, prinzipiell, wenn Sn-Pb-Lot verwendet wird und eine
Ni-Schicht als eine Metallschicht verwendet wird. Wenn das elektronische
Teil entfernt wird, wird gleichzeitig ein Teil dieser Legierung entfernt.
Wenn ein neues Teil montiert werden soll, wird eine neue Metallschicht an
dem gleichen Kontaktierteil verbraucht, um so Lot zu kontaktieren bzw. zu
binden.
Um die Produktionsausbeute von elektronischen Schaltungsvorrichtungen zu
verbessern, sind Reparaturen notwendig. Jedoch wird die Metallschicht
durch wiederholte Reparatur verbraucht und kann schließlich verlorengehen.
In diesem Zustand kann normales Kontaktieren nicht realisiert werden und
die Zuverlässigkeit des Lötkontaktierteils ist extrem reduziert oder Lötkon
taktieren selbst ist unmöglich. Um dies zu verhindern, ist es üblich, die
Metallisierung durch Plattieren zu bilden, von der erwartet wird, daß sie nach einer
bestimmten Anzahl von Reparaturen verbraucht wird.
Um den verstärkten Bedarf nach hochdichten und mit feineren Mustern
versehenen elektronischen Teilen, einem sauberen Formverfahren für Metall
schichten elektronischer Teile und hochzuverlässigen Teilekontaktierabschnitten
zu befriedigen, gibt es zunehmend Anforderungen zum Bilden einer Lötkon
taktiermetallschicht mit einer Dicke von höchstens 1 µm auf einer Platte
durch Sputtern oder Aufdampfen anstatt Plattieren. In diesem Fall ist
das Erhöhen der Metallschichtdicke durch Sputtern oder Aufdampfen, um vielma
lige Reparaturen zu realisieren, nicht angemessen, weil die verbleibenden
mechanischen Spannungen in solchen Schichten extrem hoch sind, im Vergleich mit den
verbleibenden Spannungen einer Plattierungsschicht und
die gebildete Metallschicht durch die verbleibende Spannung zur Rißbildung
neigt. Somit ist herkömmlicherweise eine Barriere (Unterschicht)
aus Metall, die langsam in Reaktion beim Legieren mit Lot tritt oder nicht
mit Lot legiert wird, auf einer Platte durch Sputtern oder Auf
dampfen gebildet. Darauf wird eine Metallschicht, die leicht mit Lot legiert, aufgebraucht.
Viele Techniken, die mit den obigen Techniken verwandt sind, sind bekannt
geworden. Eine der neuesten Techniken ist z. B. in 40th ECTC Proceedings,
Seiten 408 bis 411, (1990) "Production of MCP Carriers" angedeutet.
Jedoch kann das Verfahren zum Bilden einer Metallisierung entsprechend der
geschätzten Anzahl von Reparaturen durch vorheriges Plattieren unter den
obigen bekannten Techniken nicht die Anforderung zum Bilden einer Lötkon
taktiermetallschicht mit einer Dicke von höchstens 1 µm befriedigen, um
einen Bedarf nach hochdichten und mit verfeinertem Muster versehenen
elektronischen Teilen, einem sauberen Formverfahren für Metallschichten von
elektronischen Teilen und hochzuverlässigen Teilekontaktierabschnitten zu
befriedigen. Es ist klar, daß das Verfahren keine mehrfachen Reparatur
versuche zuläßt, die der geschätzten Anzahl entsprechen.
Das Verfahren, daß eine Metallschicht, die langsam in Reaktion beim
Legieren mit Lot tritt, als eine Barriere durch Sputtern oder Aufdampfen
gebildet wird und daß eine Metallschicht, die leicht mit Lot legiert wird,
auf ihr gebildet wird, stellt ein Problem dar, da die Metallschicht schließlich
nach vielmaligen Reparaturen verloren ist und normales Kontaktieren nicht
realisiert werden kann.
Weiterhin kann das Verfahren, daß Metall, das nicht auf Lot reagiert, als
eine Barriere verwendet wird und daß eine Metallschicht, die leicht mit Lot
legiert wird, auf ihr gebildet wird, schließlich normales Kontaktieren nicht
erreichen, weil, wenn die obere Metallschicht verloren ist, das Metall der
Barriere nicht mit Lot legiert wird.
Die vorliegende Erfindung ist darauf gerichtet, eine Leiterplatte mit einer
lötbaren dünnen Metallschicht gemäß Oberbegriff des Anspruchs 1 bereitzu
stellen, die selbst nach vielmaligen Reparaturen ein funktionssicheres Auflöten
von elektronischen Bauelementen ermöglicht.
Dieses Ziel wird erfindungsgemäß durch eine Leiterplatte gemäß Anspruch
1 erreicht. Die Anzahl von Reparaturen, nach welcher mit der erfindungs
gemäßen Metallschicht noch ein funktionssicheres Auflöten von elektronischen
Bauelementen erzielt werden kann, ist überraschend größer als die
entsprechende Anzahl von Reparaturen bei der aus der EP 0 316 950 A2
bekannten Metallschicht.
Vorteilhafte Ausgestaltungen der erfindungsgemäßen Leiterplatte sind in den
Unteransprüchen 2 bis 6 angeführt.
Im nachfolgenden werden Ausführungsbeispiele der vorliegenden Erfindung
in Verbindung mit der Zeichnung beschrieben. Darin zeigen:
Fig. 1 ein konzeptartiges Diagramm, das einen Ausschnitt
einer Lötkontaktiermetallschicht
zeigt,
Fig. 2 ein konzeptartiges Diagramm, das einen Ausschnitt
einer Lötkontaktiermetallschicht
zeigt, wenn er mit Lot kontaktiert ist,
Fig. 3 ein konzeptartiges Diagramm, das einen Ausschnitt
einer Lötkontaktiermetallschicht
zeigt, wenn er mit Lot kontaktiert ist und die Teile weg
genommen sind (Entlöten),
Fig. 4 ein konzeptartiges Diagramm, das einen Ausschnitt
einer Lötkontaktiermetallschicht
zeigt, wenn er mit Lot kontaktiert ist und einmal repariert
worden ist,
Fig. 5 ein konzeptartiges Diagramm, das einen Ausschnitt
einer Lötkontaktiermetallschicht
zeigt, wenn er mit Lot kontaktiert ist und viele Male
repariert worden ist,
Fig. 6 eine teilweise aufgebrochene perspektivische Ansicht, die die
Struktur einer elektronischen Schaltungsvorrichtung einer Aus
führungsform zeigt,
Fig. 7 graphische Darstellungen gemessener Ergebnisse der LSI-Kon
taktierfestigkeit,
Fig. 8 graphische Darstellungen gemessener Ergebnisse der LSI-Kon
taktierfestigkeit.
Fig. 1 ist eine konzeptartige Zeichnung, die schematisch ein Beispiel eines
Ausschnitts einer Metallschicht 20 zeigt, die einen Lötkontaktierabschnitt
darstellt, der auf einem Substrat 6 gebildet
ist. Die Metallschicht 20 ist z. B.
durch Sputtern, Vakuumverdampfen, Ionen-Plating, chemisches Aufdamp
fen oder Plattieren gebildet. Durch eines der obigen Verfahren wird die
dünne Schicht 20, in welcher ein erstes Metall
1 zum Bilden intermetallischer Verbindungen bei einer Temperatur, die
um 100°K höher als der Schmelzpunkt der Lotlegierung oder niedriger
ist, und ein zweites Metall 2 zum Bilden keiner intermetallischen Verbindun
gen und keiner festen Lösungen mit irgendeinem Metall, das das Lot
darstellt, in diesem Temperaturbereich angeordnet sind, auf dem Substrat 6 gebildet.
Fig. 2 ist ein konzeptartiges Diagramm, das ein Beispiel eines Ausschnitts
nahe der Metallschicht 20 des Kontaktierteils zeigt, nachdem Lot auf der
Metallschicht aufgeschmolzen ist. In diesem Fall besteht das Lot aus
einer Komponente 3 und einer Komponente 4, wobei die Komponente 4
eine intermetallische Verbindung mit dem ersten Metall 1 bei
einer Temperatur, die um 100°K höher als der Schmelzpunkt des Lots
oder niedriger ist, bildet. In dem Aufschmelzprozeß versucht ein Teil des
ersten Metalls 1, das die Metallschicht 20 aufbaut, eine intermetallische
Verbindung mit der Lotkomponente 4 zu bilden, so daß es
im geschmolzenen Lot gelöst wird. Wenn dies eintritt, werden die
Lotkomponenten 3 und 4 mit dem ersten Metall 1, das die Metallschicht
20 aufbaut, ersetzt. Demzufolge wird eine Lotlegierung gebildet und
Lötkontaktieren wird realisiert.
Als nächstes wird das Verhalten des Lötkontaktierteils während einer
Reparatur erklärt werden. Wenn das Lötkontaktierteil des Sub
strats 6 erhitzt wird, werden das Lot und das erste Metall 1, das die
Metallschicht 20 aufbaut in das Lot geschmolzen, teilweise ge
schmolzen. Wenn irgendein elektronisches Teil entfernt wird, wird ein
Teil dieses geschmolzenen Teils zusammen mit dem elektronischen Teil
entfernt. Der verbleibende Teil der geschmolzenen Legierung verbleibt
in der Metallschicht 20, wenn das elektronische Teil entfernt wird. Das
zweite Metall 2, das die Metallschicht 20 aufbaut, verbleibt in dem
Substrat 6, wenn das elektronische Teil entfernt wird, weil es nicht in
das Lot geschmolzen wird. Fig. 3 zeigt schematisch dieses Konzept.
Ein neues elektronisches Teil wird auf dem verbleibenden Teil der
Metallschicht montiert. Fig. 4 zeigt schematisch dieses Konzept.
Dieses Phänomen wird in den nachfolgenden Reparaturen wiederholt.
Nach vielmaligen Reparaturen ist das erste Metall 1, das die Metall
schicht 20 aufbaut, geschmolzen und eine der Lotkomponenten ist mit
ihm ersetzt, und die Lotkomponente und das zweite Metall 2, das die
Metallschicht 20 aufbaut, existieren nebeneinander, um ein Kontaktieren
zu realsieren. Fig. 5 zeigt schematisch dieses Konzept.
In der Metallschicht 20, die Komponenten aus einem erstem Metall 1,
das leicht mit den obigen Metallen benetzt wird, die das Lot darstellen,
und das leicht eine Legierung oder intermetallische Verbindungen bildet,
sowie aus einem zweiten Metall 2, das nicht leicht mit irgendeiner
Komponente des Lots benetzt wird und nicht geschmolzen wird, selbst
wenn die Metalle 1 und 2 nebeneinander existieren, mit solch einem
Konzentrationsgradienten aufweist, daß die Konzentration des ersten
Metalls auf der Lötkontaktieroberflächenseite hoch ist, wird normales
Kontaktieren nach vielmaligen Reparaturen realisiert aus dem gleichen
Grunde wie dem oben erwähnten. In diesem Fall ist die anfängliche
Lötoberfläche, die durch die Metallschicht 20 dargestellt wird, extrem
benetzbar, weil das erste Metall 1, das leicht intermetallische Verbindun
gen mit dem Lot bildet, dicht existiert.
Als nächstes wird der Betrieb, wenn z. B. Ni als obiges erstes Metall 1
und W als zweites Metall 2 und eine Sn-Pb-Legierung als Lot verwen
det wird, konkret beschrieben werden.
Ni, das das erste Metall 1 ist, wird leicht mit Sn legiert, das eine
Lotkomponente ist, um so eine intermetallische Verbindung zu bilden,
und W, das das zweite Metall 2 ist, wird nicht leicht mit Sn und Pb
benetzt, die Lotkomponenten sind, und wird nicht geschmolzen.
Zuerst wird der Bereich zum Bilden des Kontaktierteils der Keramiklei
terplatte 6, der dünnen Schicht 20, die Ni und W enthält, durch Sput
tern, Vakuumverdampfen, Ionen-Plating, chemisches Aufdampfen oder
Plattieren gebildet.
In dem Aufschmelzlötprozeß zum Kontaktieren eines elektronischen Teils
wird Ni (erstes Metall 1), das eine der Komponenten der dünnen Schicht
20 ist, wobei Ni und W gemischt sind, in das geschmolzene Lot ge
schmolzen, weil es leicht mit Sn legiert, das in dem Lot enthalten ist.
Dieses geschmolzene Ni bildet eine intermetallische Verbindung mit Sn.
Das geschmolzene Ni wird gleichzeitig mit Sn oder Pb ersetzt. Indem
dies durchgeführt wird, wird Lötkontaktieren realisiert. W (zweites
Metall 2) wird nicht leicht mit entweder Sn oder Pb benetzt und nicht
geschmolzen. Das Verhalten nahe der Lötkontaktier-Grenzfläche wäh
rend einer Reparatur ist wie unten gezeigt. Zunächst, wenn der Kon
taktierteil erhitzt wird, werden das Lot und die intermetallische Ver
bindung Ni-SN teilweise geschmolzen. Wenn ein elektronisches Teil
entfernt wird, wird dieser geschmolzene Teil teilweise zusammen mit dem
elektronischen Teil entfernt. Der verbleibende Teil der geschmolzenen
Legierung verbleibt in der Ni-W-Metallschicht 20 der Platte, wenn das
elektronische Teil entfernt wird. Ein neues elektronisches Teil wird an
diesen verbleibenden Teil der Metallschicht montiert. Dieses Phänomen
wird in den nachfolgenden Reparaturen wiederholt.
Nach vielmaligen Reparaturen, selbst wenn Ni geschmolzen wird, wird es
mit Sn oder Pb ersetzt und die ersetzte Komponente und W existieren
nebeneinander, um so einen Lötkontakt zu realisieren.
Selbst in der Metallschicht 20, worin Ni und W nebeneinander existieren,
so daß ein solcher Konzentrationsgradient, daß die Konzentration von Ni
auf der Lötoberfläche hoch ist, erhalten wird, wird normales Kontaktieren
nach vielmaligen Reparaturen realisiert aus dem gleichen Grund wie dem
oben erwähnten. In diesem Fall ist die anfängliche Lötoberfläche, die
durch die Metallschicht 20 dargestellt wird, extrem benetzbar, weil Ni,
das leicht eine intermetallische Verbindung mit Sn bildet, das in dem
Lot enthalten ist, in dichter Weise existiert.
Wie oben erwähnt, wird der Betrieb, wenn Ni und W als ein tatsächli
ches typisches Beispiel der Metallschicht 20 verwendet wird und wenn
eine Sn-Pb-Legierung als ein typisches Beispiel eines Lots verwendet
wird, erklärt. Da jedoch der Betrieb, wenn Au, Cu, Pt oder Sn als
erstes Metall 1 verwendet wird, und wenn eine andere Legierung als die
Sn-Pb-Legierung als Lot verwendet wid, der gleiche ist, wird die Er
klärung dieser Fälle weggelassen werden.
Als nächstes werden die Ausführungsbeispiele der vorliegenden Erfindung
mit Bezug auf die begleitende Zeichnung erklärt werden.
Fig. 6 ist eine teilweise aufgebrochene perspektivische Ansicht, die ein
Beispiel der elektronischen Schaltungsvorrichtung der vorliegenden Erfin
dung zeigt.
Eine vielfach geschichtete Keramikleiterplatte 8 wird als eine Leiterplatte
verwendet und auf dessen Kontaktierteil ist eine Lötkontaktiermetall
schicht gebildet, worin ein erstes Metall, das leicht mit wenigstens einem
Typ von Metall der Lotkomponenten benetzt wird und das leicht eine
Legierung oder eine intermetallische Verbindung bildet, sowie ein zweites
Metall, das nicht leicht mit irgendeinem Metall der Lotkomponenten
benetzt wird und nicht geschmolzen wird, nebeneinander existieren. Auf
dieser vielschichtigen Keramikleiterplatte 8 ist ein LSI-Chip 7, der einen
Elektrodenanschluß aufweist, der mit Au plattiert ist, als ein elektroni
sches Teil montiert und durch eine kleine Menge eines Lotballs 14, der
Komponenten aus Ag von 3 Gew.-% und dem Rest aus Sn aufweist,
kontaktiert. In dieser elektronischen Schaltungsvorrichtung ist eine
Vielzahl von LSI-Chips 7 auf der vielschichtigen Leiterplatte 8 gemäß
einem vorbestimmten Anordnungsmuster angeordnet, und eine Wärme
übertragungsplatte 11 ist auf jedem LSI-Chip montiert, und eine Kappe
10 ist auf der obigen vielschichtigen Leiterplatte 8 von der Wärmeüber
tragungsplatte 11 montiert, um so die vielschichtige Leiterplatte zu
bedecken, und eine Kühlplatte 9 ist auf der Oberseite der Kappe 10
laminiert. Diese vielschichtige Platte 8 ist an eine Leiterplatte 13 über
einen I/O-Anschlußstift 12 kontaktiert, um eine elektronische Schaltung
zu bilden.
Als nächstes wird das Herstellverfahren für eine elektronische Schaltungs
vorrichtung erklärt werden.
Als erstes wird ein Verfahren zum Bilden einer Lötkontaktiermetall
schicht auf der
vielschichtigen Keramikleiterplatte 8 erklärt werden. Als erstes wird in
einem Gerät, das eine Vielzahl von Zielen gleichzeitig besputtern kann,
z. B. ein Doppelziel-Ionenstrahl-Sputtergerät, eine Ni-Platte (erstes Metall)
mit 99,999% Reinheit und eine W-Platte (zweites Metall) mit 99,999%
Reinheit als Ziele platzgerecht montiert. Als nächstes wird eine nicht
rostende Stahlmaske, worin ein vorbestimmtes Muster entsprechend der
Gestalt des Kontaktierteils gestanzt ist, auf die vielschichtige Keramik
platte 8 gelegt, und die vielschichtige Keramikplatte 8 wird in dem
Sputtergerät platzgerecht montiert. Als nächstes werden die Ziele aus Ni
und W durch einen Ar-Ionenstrahl gleichzeitig besputtert, um so eine
dünne Schicht, worin Ni und W gleichmäßig gemischt sind (Zusammen
setzung aus Ni von 90 Atomprozent und W aus 10 Atomprozent), bis
auf eine Schichtdicke von 1 µm auf der vielschichtigen Keramikplatte zu
laminieren. In diesem Fall kann die vielschichtige Keramikplatte auf bis
zu 100 bis 300°C oder so erhitzt werden. Indem dies durchgeführt
wird, wird die Lötkontaktiermetallschicht, die die vorbestimmte Musterge
stalt aufweist, selektiv auf der Platte gebildet. Es ist auch möglich, eine
Metallschicht ohne Verwendung einer nichtrostenden Stahlmaske zu
bilden und dann die Metallschicht selektiv zu ätzen unter Verwendung
einer vorbestimmten Maske durch Lithographie, um so einen Kontaktier
teil zu bilden.
Als nächstes wird der mit Au platierte LSI-Chip 7, die Kühlplatte 8, die
Kappe 10, die Wärmeübertragungsplatte 11, der I/O-Anschlußstift 12 und
die Leiterplatte 13 auf dem zu lötenden Teil vorbereitet.
Weiterhin wird bezüglich einem Lot zum Zusammenbauen der Vorrich
tung ein feiner Lotball, der eine Zusammensetzung aus Ag von 3 Gew.-%
und Sn von 97 Gew.-%, als erstes Lot, eine Lotlegierung, die
eine Zusammensetzung aus Sn von 37 Gew.-%, Pb von 45 Gew.-% und
Bi von 18 Gew.-% aufweist, als zweites Lot, eine Lotlegierung, die eine
Zusammensetzung von Pb von 98 Gew.-% und Sn von 2 Gew.-% auf
weist, als drittes Lot und ein Silberlot, das eine Zusammensetzung aus
Ag von 72 Gew.-% und Cu von 28 Gew.-% aufweist, produziert und
vorbereitet.
Danach wird das obige Silberlot 17 zwischen die Rückseite der Kera
mikleiterplatte 8 und den I/O-Anschlußstift 12 gebracht und auf 800°C
erhitzt und dann gekühlt (hiernach einfach als Wärmebehandlung bezeich
net), um so die zwei zu verbinden bzw. zu kontaktieren.
Als nächstes wird eine kleine Menge eines Lotballs 14, der aus der
ersten Lotlegierung besteht, zwischen die obige Lötkontaktiermetallschicht,
die auf der Oberfläche der vielschichtigen
Keramikleiterplatte 8 gebildet ist, und dem Elektrodenanschluß des LSI-Chips
7 gebracht und der Wärmebehandlung bei 240°C unterworfen, um
so die zwei zu verbinden bzw. zu kontaktieren.
Auf der anderen Seite wird die obige dritte Lotlegierung 16 zwischen die
Kühlplatte 9 und die Kappe 10 gebracht und der Wärmebehandlung bei
340°C unterworfen, um so die zwei verbinden bzw. zu kontaktieren.
Weiterhin wird die Wärmeübertragungsplatte 11 auf dem LSI-Chip 7 an
geordnet, der auf der vielschichtigen Keramikleiterplatte 8 kontaktiert ist,
und dann wird die obige zweite Lotlegierung 15 zwischen die Peripherie
der vielschichtigen Keramikleiterplatte und der Peripherie der Kappe 10
gebracht, die vorher mit der Kühlplatte 9 kontaktiert ist, und der Wär
mebehandlung bei 200°C unterworfen, um so die zwei zu verbinden
bzw. zu kontaktieren.
Durch das vorgenannte Verfahren wird eine elektronische Schaltungsvor
richtung, die elektronische Teile aufweist, die auf der Leiterplatte
montiert und kontaktiert sind, hervorgebracht.
Als nächstes wird durch das folgende Verfahren konkret bewertet wer
den, ob das Kontaktierverfahren, das die Lötkontaktiermetallschicht dieser
Ausführungsform verwendet, normale Kontaktierung nach vielmaligen
Reparaturen realisiert, was eine technische Problemstellung der vorliegen
den Erfindung ist.
Um ein Reparaturexperiment durchzuführen, wird eine Probe vorbereitet,
worin eine kleine Menge eines Lotballs 14, der aus der ersten Lotlegie
rung hergestellt ist, zwischen die vielschichtige Keramikleiterplatte 8 und
den LSI-Chip 7 gebracht und der Wärmebehandlung bei 240°C unter
worfen, um so die zwei zu kontaktieren.
Weiterhin wird zum Vergleich von einer Lötkontaktiermetallschicht auf
einer vielschichtigen Keramikleiterplatte, die nach dem herkömmlichen
Verfahren vorbereitet ist, eine Reparaturexperimentprobe durch das oben
erwähnte Verfahren vorbereitet. Als eine Lötkontaktierschicht wird durch
das herkömmliche Verfahren zuerst Cr gesputtert, um so eine Schicht
mit einer Dicke von 0,2 µm als eine Unterschicht (Barriere) zu bilden,
und dann wird Ni gesputtert, um so eine Schicht mit einer Dicke von
1 µm zu bilden, und eine dünne Schicht einer Zweischichtstruktur ist
gebildet. Cr der Unterschicht bildet keine intermatallische Verbindung
mit Lot.
Eine Reparatur wird in den zwei Proben durch das folgende Verfahren
wiederholt, und die Lötkontaktierfestigkeit des LSI-Chips wird bei jeder
Reparatur gemessen.
Zunächst wird das Chipreparaturverfahren erklärt werden. Der auf der
vielschichtigen Keramikplatte montierte LSI-Chip wird durch eine In
frarotlampe erhitzt, so daß die Temperatur des Lötkontaktierteils auf bis
zu 240°C ansteigt und das Lötkontaktierteil schmilzt. Der LSI-Chip
wird in diesem Zustand hochgenommen und von der Platte entfernt.
Als nächstes wird eine Cu-Platte auf die Leiterplatte an der Stelle
entsprechend dem entfernten LSI gelegt, auf bis zu 240°C durch die
Infrarotlampe erhitzt und in diesem Zustand hochgenommen, so daß ein
Teil des verbleibenden Lots auf der Leiterplatte entfernt wird und das
Lötkontaktierteil auf der Leiterplatte abgeflacht wird. Als nächstes wird
ein neuer LSI-Chip auf der vielschichtigen Leiterplatte mit Lot nach dem
Verfahren kontaktiert, durch das die Proben zuerst vorbereitet werden.
Eine Reparatur wird danach durch das gleiche Verfahren wiederholt.
Die Lötkontaktierfestigkeit des LSI-Chips bei jeder Reparatur wird durch
das folgende Verfahren gemessen. Als erstes wird eine hexagonale
Metallmutter mit der Oberseite (Kontaktieroberfläche ohne Lot) des LSIs
mit Klebemittel kontaktiert bzw. verbunden. Als nächtes wird diese
Mutter auf der gleichen Ebene wie jener der LSI-Chips rotiert, und die
maximale Kraft, die erzeugt wird, bevor alle Lötkontakte der LSI-Chips
gebrochen sind, wird durch eine Testmaschine gemessen. Die Testergeb
nisse sind in Fig. 7 gezeigt. Die Zeichnung zeigt, daß bei Verwendung
der Lötkontaktiermetallschicht (Zweischichtstruktur aus Cr und Ni) nach
dem herkömmlichen Verfahren sich die Festigkeit merklich reduziert,
wenn die Anzahl von Reparaturen zwei überschreitet, und normales
Kontaktieren wird nicht realisiert. Bei Kontaktieren unter Verwendung
der Lötkontaktiermetallschicht (zwei Typen von Metallen Ni und W
existieren nebeneinander) nach der vorliegenden Erfindung wird keine
Verminderung der Kontaktierfestigkeit festgestellt bis die Anzahl von
Reparaturen fünf erreicht, und die Anzahl von Reparaturen wird verbes
sert. Damit kann die Wirksamkeit der vorliegenden Erfindung bestätigt
werden.
Dieses Ausführungsbeispiel zeigt ein Beispiel, in dem Ni als erstes Metall
verwendet wird, das leicht mit wenigstens einem Metalltyp der Lotkom
ponenten benetzt wird und das leicht eine Legierung oder eine inter
metallische Verbindung bildet, und in dem W als zweites Metall ver
wendet wird, das nicht leicht mit irgendeinem Metall der Lotkomponen
ten benetzt wird und nicht geschmolzen wird. Jedoch ist es müßig zu
sagen, daß selbst, wenn ein Teil oder das Gesamte von Au, Cu und Sn
anstatt von Ni verwendet werden und eine andere Lotlegierung als die
Sn-Ag-Legierung verwendet wird, eine elektronische Schaltungsvorrichtung
durch das gleiche Verfahren hergestellt werden kann. Weiterhin ist die
Struktur der elektronischen Schaltungsvorrichtung gemäß Fig. 6 nur ein
Beispiel und die Strukturen können geändert werden.
Gemäß diesem Ausführungsbeispiel ist der in dem Ausführungsbeispiel 1
aufgezeigte Herstellprozeß für die Metallschicht geändert; d. h. Ausfüh
rungsbeispiel 1 verwendet eine dünne Schicht, worin das erste Metall und
das zweite Metall gleichmäßig gemischt sind und Ausführungsbeispiel 2
weist einen solchen Konzentrationsgradienten auf, daß die Konzentration
des ersten Metalls auf der Kontaktieroberfläche hoch ist. Eine Metall
schicht wird durch diesen Prozeß erzeugt, der exakt der gleiche ist, wie
jener von Ausführungsbeispiel 1, außer daß dieses Herstellverfahren für
eine Metallschicht und eine elektronische Schaltungsvorrichtung mit der
Struktur gemäß Fig. 6 realisiert wird.
Ein Verfahren zum Bilden einer Lötkontaktiermetallschicht 20, die einen
Konzentrationsgradienten aufweist,
wird hiernach beschrieben werden. Als erstes wird in
einem Gerät, das eine Vielzahl von Zielen gleichzeitig besputtern kann,
z. B. ein Doppelziel-Ionenstrahl-Sputtergerät, eine Ni-Platte (erstes Metall)
von 99,999% Reinheit und eine W-Platte (zweites Metall) von 99,999%
Reinheit als Ziele platzgerecht montiert. Als nächtes wird eine nicht
rostende Stahlmaske, worin ein vorbestimmtes Kontaktiermuster gestanzt
ist, auf eine vielschichtige Keramikplatte 6 gelegt, die eine Leiterplatte
ist, und die vielschichtige Keramikplatte 6 wird in dem Sputtergerät
platzgerecht montiert.
Danach wird das W-Ziel intensiv durch einen Ar-Ionenstrahl zuerst
besputtert, um eine W-Schicht auf der vielschichtigen Keramikplatte 6 zu
laminieren. Wenn die Dicke der W-Schicht etwa 0,2 µm erreicht, wird
die Sputterintensität für das W-Ziel langsam reduziert, und es wird
gleichzeitig damit begonnen, das Ni-Ziel zu besputtern, und die Sputter
intensität wird langsam erhöht, so daß ein Konzentrationsgradient zwi
schen den beiden erzeugt wird. Wenn die Dicke dieser Mischmetall
schicht 0,8 µm erreicht, wird aufgehört, das W-Ziel zu besputtern, und
nur das Ni-Ziel wird ununterbrochen besputtert, bis die N-Schichtdicke
0,2 µm erreicht.
Durch die obigen Prozesse wird eine Schicht mit einer Dicke von 0,8 µm,
die eine Mischung aus Ni und W (eine Schicht mit einem solchen
Konzentrationsgradienten, daß die Konzentration von Ni auf der Lötober
fläche hoch ist) aufweist, auf einer W-Schicht mit einer Dicke von etwa
0,2 µm gebildet, und dann wird eine Ni-Schicht mit einer Dicke von 0,2 µm
auf ihr gebildet; d. h. eine Metallschicht mit einer Gesamtdicke von
1 µm wird gebildet. In diesem Fall kann die vielschichtige Keramik
platte 6 auf bis zu 100 bis 300°C oder so erhitzt werden.
Teile 7, wie z. B. LSIs, werden auf die vielschichtige Keramikleiterplatte
8 mit einer Lötkontaktiermetallschicht montiert und kontaktiert, die wie
oben erwähnt gebildet wird. Da jedoch die Prozesse die gleichen sind
wie jene in Ausführungsbeispiel 1, wird die Beschreibung weggelassen.
Als nächstes wird ein Bewertungstest konkret durch die in Ausführungs
beispiel 1 verwendeten Mittel durchgeführt, ob die Kontaktierung, die die
Lötkontaktiermetallschicht dieses Ausführungsbeispiels verwendet, normale
Kontaktierung nach vielmaligen Reparaturen realisiert, was eine Problem
stellung der vorliegenden Erfindung ist. Die Ergebnisse sind in Fig. 8
gezeigt.
In Fig. 8 wird die Beziehung zwischen der maximalen Bruchlast und der
Anzahl von Reparaturen mit jener des herkömmlichen Verfahrens ver
glichen. Die Zeichnung zeigt, daß keine Verminderung in der Kon
taktierfestigkeit in diesem Ausführungsbeispiel beobachtet wird, selbst
wenn die Anzahl von Reparaturen 20 erreicht, und normale Kontaktie
rung wird ausgeführt. Da die Schicht, die eine Mischung aus Ni und W
in diesem Ausführungsbeispiel enthält, einen solchen Konzentrationsgra
dienten aufweist, daß die Konzentration von Ni auf der Lötkontaktierseite
hoch ist, ist die Benetzbarkeit vom Lot verglichen mit Ausführungsbei
spiel 1 gut, und die Anzahl von Reparaturen nimmt zu, und Lötkon
taktieren mit extrem hoher Zuverlässigkeit kann realisiert werden.
Obwohl die Ausführungsbeispiele der vorliegenden Erfindung oben be
schrieben sind, unterliegen sie keinen Einschränkungen und sie können
geändert werden. Zum Beispiel kann die Lötkontaktiermetallschicht der
vorliegenden Erfindung auf die Lötkontaktierstelle der vielschichtigen
Leiterplatte 8 und der Kappe 10 einer elektronischen Schaltungsvorrich
tung mit der in Fig. 6 gezeigten Struktur angewendet werden. Weiterhin
gibt es keine Einschränkungen auf die Komponenten der in Fig. 6
gezeigten elektronischen Schaltungsvorrichtung. Bezüglich Bilden einer
Lötkontaktiermetallschicht gibt es keine Einschränkungen auf das Doppel
ziel-Ionenstrahl-Sputterverfahren. Zum Beispiel kann ein Verfahren zum
Besputtern einer Zielplatte, die eine Mischung aus zwei Typen von
Metallen enthält, verwendet werden.
Gemäß diesem Ausführungsbeispiel sind die Metallschichtstruktur und die
Lotzusammensetzung von Ausführungsbeispiel 1 geändert. Die Metall
schichtstruktur, die Lotzusammensetzung und Ergebnisse sind in Tabelle 1
gezeigt. Das Herstellungsverfahren für eine Lötkontaktiermetallschicht ist
das gleiche wie jenes, das in Ausführungsbeispiel 1 aufgezeigt ist, und
das Zusammensetzungsverhältnis zwischen dem ersten Metall und dem
zweiten Metall ist 80 : 20 in Atomprozent, und die Schichtdicke ist 1 µm.
Zum Vergleich ist eine Lötkontaktiermetallschicht nach dem herkömm
lichen Verfahren eine dünne Schicht mit einer Zweischichtstruktur, die
eine Unterschicht (Barriere) aus Cr mit einer Dicke von 0,2 µm und
eine Schicht eines ersten Metalls mit einer Dicke von 1 µm aufweist.
Tabelle 1 zeigt die maximale Anzahl von Reparaturen zum Aufrecht
erhalten der anfänglichen Kontaktierfestigkeit für jede Kombination aus
Au, Cu, Ni, Pt oder Sn als ein erstes Metall, W als ein zweites Metall
und Sn-Pb, Sn-Bi, Sn-Pb-Bi, Sn, Sn-Ag, Au-Sn, Au-Ge, Pb-Bi oder Pb-Ag
als Lotzusammensetzung. Jeder Wert in der oberen Reihe in der Tabelle
zeigt die Anzahl von Reparaturen der Kontaktierung der herkömm
lichen Metallschichtstruktur, die zum Vergleich verwendet wird, und jeder
Wert in jeder unteren Reihe zeigt die Anzahl von Reparaturen der
Kontaktierung der Metallschichtstruktur dieses Ausführungsbeispiels. In
jedem Fall ist die Anzahl von Reparaturen der Metallschichtstruktur der
vorliegenden Erfindung verbessert und gutes Kontaktieren ist erreicht.
Wie oben im Detail beschrieben, können die erwarteten Ziele durch die
vorliegende Erfindung erreicht werden; d. h. Lötkontaktieren mit einer
hohen Reparaturwiderstandsfähigkeit kann realisiert werden. Um die
Produktionsausbeute elektronischer Schaltungsvorrichtungen, die hochdicht
und in der Zukunft zunehmend integriert sein werden, besonders von
elektronischen Computern, sind Reparaturen von elektronischen Teilen,
wie z. B. LSIs, notwendig, und die vorliegende Erfindung kann dazu
beitragen. Die vorliegende Erfindung trägt auch besonders zur Verbes
serung der Zuverlässigkeit der Festigkeit des Kontaktierteils nach einer
Reparatur bei.
Claims (6)
1. Leiterplatte mit einer lötbaren dünnen Metallschicht zum Auflöten von
elektronischen Bauelementen, wobei die Metallschicht als Hauptbestand
teil ein leicht mit Lot benetzbares erstes Metall und als Zusatz ein
schwer benetzbares zweites Metall aufweist,
dadurch gekennzeichnet, daß
der Anteil des ersten Metalls (1) größer oder gleich 80 Atomprozent
und der Anteil des zweiten Metalls (2) kleiner oder gleich 20 Atom
prozent ist und daß das zweite Metall (2) Wolfram ist.
2. Leiterplatte gemäß Anspruch 1, dadurch gekennzeichnet, daß in der
Metallschicht (20) ein solcher Konzentrationsgradient eingestellt ist, daß
die Konzentration des ersten Metalls (1) auf der Schichtoberfläche groß
ist.
3. Leiterplatte gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß das
Lot (3, 4) aus Sn-Pb-Legierung, Sn-Bi-Legierung, Sn-Pb-Bi-Legierung
und/oder Sn und das erste Metall (1) aus Au, Cu, Ni und/oder Pt
besteht.
4. Leiterplatte gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß das
Lot (3, 4) aus Sn-Ag-Legierung, Sn-Sb-Legierung, Sn-In-Legierung, Pb-
In-Legierung, Pb-Sb-Legierung, Au-Sn-Legierung, Au-Ge-Legierung, Sn-
Ag-Sb-Legierung, Sn-Pb-In-Legierung, Sn-Pb-Sb-Legierung, Sn-Pb-Ag-
Legierung, Sn-Bi-In-Legierung, Pb-Ag-In-Legierung und/oder Sn-Pb-Bi-
In-Legierung und das erste Metall (1) aus Au, Cu, Ni und/oder Sn
besteht.
5. Leiterplatte gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß das
Lot (3, 4) aus einer Pb-Bi-Legierung und das erste Metall (1) aus Au
und/oder Ni besteht.
6. Leiterplatte gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß das
Lot (3, 4) aus einer Pb-Ag-Legierung und das erste Metall (1) aus Au
und/oder Sn besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP929992 | 1992-01-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4301728A1 DE4301728A1 (en) | 1993-07-29 |
DE4301728C2 true DE4301728C2 (de) | 1997-12-11 |
Family
ID=11716595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4301728A Expired - Fee Related DE4301728C2 (de) | 1992-01-22 | 1993-01-22 | Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen |
Country Status (2)
Country | Link |
---|---|
US (1) | US5476726A (de) |
DE (1) | DE4301728C2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996019314A1 (de) * | 1994-12-22 | 1996-06-27 | Siemens Aktiengesellschaft | Lotmetall und dessen verwendung zur bildung einer lötverbindung zwischen zwei objekten |
FR2729878A1 (fr) * | 1995-02-01 | 1996-08-02 | Alcatel Nv | Dispositif comprenant des plots de soudage formes sur un substrat et methode de fabrication de tels plots de soudage |
US6204490B1 (en) * | 1998-06-04 | 2001-03-20 | Hitachi, Ltd. | Method and apparatus of manufacturing an electronic circuit board |
US6056831A (en) * | 1998-07-10 | 2000-05-02 | International Business Machines Corporation | Process for chemically and mechanically enhancing solder surface properties |
US6250540B1 (en) * | 1999-04-30 | 2001-06-26 | International Business Machines Corporation | Fluxless joining process for enriched solders |
US6607613B2 (en) | 1998-07-10 | 2003-08-19 | International Business Machines Corporation | Solder ball with chemically and mechanically enhanced surface properties |
US6936531B2 (en) * | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
US7932603B2 (en) | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
US6570260B1 (en) * | 2002-02-15 | 2003-05-27 | Delphi Technologies, Inc. | Solder process and solder alloy therefor |
KR101009564B1 (ko) * | 2006-06-30 | 2011-01-18 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | 도전성 충전재 |
DE102009010874A1 (de) * | 2009-02-27 | 2010-09-02 | Siemens Aktiengesellschaft | Mehrlagige Schaltungsanordnung und Verfahren zu deren Herstellung |
JP5482214B2 (ja) * | 2010-01-19 | 2014-05-07 | パナソニック株式会社 | 接合構造体の製造方法及び接合構造体 |
US20220158053A1 (en) * | 2019-03-08 | 2022-05-19 | Kyocera Corporation | Joint body and light source device |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1087561A (en) * | 1911-07-01 | 1914-02-17 | Lewis B Tebbetts | Printing-plate. |
US1029152A (en) * | 1911-07-01 | 1912-06-11 | Hoyt Metal Company | Composite metal. |
US3042550A (en) * | 1958-05-23 | 1962-07-03 | Corning Glass Works | Solid delay line improvements |
US3249408A (en) * | 1962-01-04 | 1966-05-03 | Corning Glass Works | Flux free bonded article |
US3457539A (en) * | 1967-02-16 | 1969-07-22 | Nytronics Inc | Electrical component with a cladded lead |
US3579312A (en) * | 1967-03-28 | 1971-05-18 | Du Pont | Printed circuits from nonmigrating solders |
DE2724641C2 (de) * | 1977-06-01 | 1986-04-03 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Aufbringen von Lötungen auf Goldschichten |
USRE30348E (en) * | 1979-01-10 | 1980-07-29 | Semi-Alloys, Inc. | Solder preform |
US4434434A (en) * | 1981-03-30 | 1984-02-28 | International Business Machines Corporation | Solder mound formation on substrates |
JPS59208094A (ja) * | 1983-05-13 | 1984-11-26 | Mitsubishi Chem Ind Ltd | ブロンズ調鏡面製品 |
US4479892A (en) * | 1983-05-16 | 1984-10-30 | Chugai Denki Kogyo K.K. | Ag-Metal oxides electrical contact materials |
US4559279A (en) * | 1983-06-30 | 1985-12-17 | Matsushita Electric Industrial Co., Ltd. | Electrode on heat-resisting and isolating substrate |
DD274967A3 (de) * | 1987-11-18 | 1990-01-10 | Akad Wissenschaften Ddr | Weichlötbare Dünnschicht in einer ein- oder mehrschichtigen Metallisierung |
US4839141A (en) * | 1988-03-28 | 1989-06-13 | Gte Products Corporation | Gold-palladium-nickel-copper-manganese filler metal for joining superalloy parts |
US5156322A (en) * | 1988-07-22 | 1992-10-20 | Hoechst Ceramtec Aktiengesellschaft | Process for the production of a solder coating on metallized materials |
US5223347A (en) * | 1989-02-23 | 1993-06-29 | Composites Technology International, Inc. | Creep resistant composite alloys |
US5086966A (en) * | 1990-11-05 | 1992-02-11 | Motorola Inc. | Palladium-coated solder ball |
-
1993
- 1993-01-19 US US08/005,353 patent/US5476726A/en not_active Expired - Lifetime
- 1993-01-22 DE DE4301728A patent/DE4301728C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4301728A1 (en) | 1993-07-29 |
US5476726A (en) | 1995-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60037057T2 (de) | Halbleiterelement und Herstellungsverfahren dafür | |
DE69021438T2 (de) | Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung. | |
DE4301728C2 (de) | Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen | |
DE4110373C2 (de) | Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben | |
DE102006011232B4 (de) | Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil | |
DE69523991T2 (de) | Löt-Anschlusskontakt und Verfahren zu seiner Herstellung | |
DE3685647T2 (de) | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. | |
DE3785720T2 (de) | Verfahren zum herstellen eines filmtraegers. | |
DE69503824T2 (de) | Verfahren von Ternär-C4 Typ bei niedriger Temperatur | |
EP1883962B1 (de) | Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung | |
DE69434160T2 (de) | Mit Lötkugeln Verbindensverfahren damit versehen | |
DE69414929T2 (de) | Leiterrahmen für eine integrierte Schaltungsanordnung | |
WO1996016442A1 (de) | Kernmetall-lothöcker für die flip-chip-technik | |
DE102005042780A1 (de) | Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben | |
EP1351298A2 (de) | Method for producing a semiconductor wafer | |
DE102005009358B4 (de) | Lötfähiger Kontakt und ein Verfahren zur Herstellung | |
DE102009044086A1 (de) | Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil | |
DE3788263T2 (de) | Verfahren zum elektrischen Verbinden von zwei Objekten. | |
DE19542043A1 (de) | Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung | |
DE3523808C2 (de) | ||
DE102022130878A1 (de) | Verfahren zum herstellen eines elektronischen bauelements | |
EP0193128A2 (de) | Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung | |
DE102020130638A1 (de) | Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung | |
DE102005024430B4 (de) | Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips | |
DE1764572A1 (de) | Mehrschichtiger,loetfaehiger Halbleiteranschluss |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |