DE69021438T2 - Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung. - Google Patents

Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.

Info

Publication number
DE69021438T2
DE69021438T2 DE69021438T DE69021438T DE69021438T2 DE 69021438 T2 DE69021438 T2 DE 69021438T2 DE 69021438 T DE69021438 T DE 69021438T DE 69021438 T DE69021438 T DE 69021438T DE 69021438 T2 DE69021438 T2 DE 69021438T2
Authority
DE
Germany
Prior art keywords
solder
wettable
pads
metallization
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69021438T
Other languages
English (en)
Other versions
DE69021438D1 (de
Inventor
David John Pedder
Kim Louise Pickering
David John Warner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Electronics Ltd
Original Assignee
Marconi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB8911147A external-priority patent/GB2228825B/en
Application filed by Marconi Co Ltd filed Critical Marconi Co Ltd
Publication of DE69021438D1 publication Critical patent/DE69021438D1/de
Application granted granted Critical
Publication of DE69021438T2 publication Critical patent/DE69021438T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Flip- Chip-Lötvorrichtung.
  • Das Flip-Chip-Verlöten zieht zur Zeit als ein Mittel, Flächenverbindungen zwischen einem Chip und einem Substrat bereitzustellen, als Verbindungsverfahren mit sehr attraktiven elektrischen Eigenschaften (niedriger Induktivität und Kapazität) für elektronische Hochgeschwindigkeitsvorrichtungen und als ein Verfahren, um eine sehr genaue Ausrichtung und Trennung der Komponenten für mikrooptische oder verwandte Anwendungen zu erzielen, bedeutende Aufmerksamkeit auf sich. Beispiele spezieller Anwendungen beinhalten gelötete thermische Detektor-Siliciumhybridschaltungen für die IR-Aufnahme und Abbildung, Silicium-integrierte Schaltungen mit großen Anschlußzahlen und sehr hohem Intergrationsgrad (VLSI), Flip- Chip-verbundene GaAs-Vorrichtungen für Mikrowellenanwendungen und verlötete, mit V-förmigen Vertiefungen versehene Silicium Mikrotische zur Ausrichtung von Lichtwellenleitern auf ein Substrat der integrierten Optik (LiNbO&sub3;).
  • Alle diese Vorrichtungen beinhalten grundsätzlich eine 'Chip'-Komponente und eine 'Substrat'-Komponente, die beide mit passenden Feldern lötbarer Metallisierungspolster (normalerweise wird eine CrCuAu-Mehrschichtmetallisierung verwendet) versehen sind, und von denen eines oder beide mit erhöhten Kontaktflecken aus Lötmetall über den lötbaren Polstern versehen ist oder sind (normalerweise wird ein Lötmetall verwendet, das in Gewichtsprozent 95pb:5Sn oder 63Sn:37Pb enthält), wie es in Figur 1 dargestellt ist.
  • In Figur 1 haben ein Chip 2 mit einer integrierten Schaltung und eine Substratkomponente 4 (die selbst ein Chip sein kann) jeweils auf einer ihrer Oberflächen ein Aufnahmefeld aus verlötbaren Metallisierungspolstern 6, 8, und eines oder beide sind mit erhöhten Kontaktflecken aus Lötmetall 10 über den verlötbaren Polstern versehen. Um die beiden Komponenten zu verbinden, werden die Komponenten 2, 4 zunächst mit einer Genauigkeit ausgerichtet, die erforderlich ist, so daß die erhöhten Kontaktflecke aus Lötmetall 10 die entsprechenden benetzbaren Polster 8 oder erhöhten Kontaktflecke (innerhalb ~1/2 Polsterdurchmesser) berühren. Die Anordnung wird anschließend über den Schmelzpunkt des Lötmetalls unter inerten oder reduzierenden Bedingungen erhitzt. Das Lötmetall benetzt das benetzbare Metallisierungspolster und Oberflächenspannungskräfte bewirken dann, daß die zwei Komponenten in eine sehr exakte Endausrichtung gezogen werden. Die verbundene Anordnung wird dann abgekühlt, um eine fest verbundene Hybridstrukturvorrichtung zu bilden. Die endgültige Gleichgewichtsverbindungsform und der Abstand der beiden Komponenten wird durch den Ausgleich der Oberflächenspannungs- und Gravitationskräfte bei den Verbindungstemperaturen gesteuert und kann ohne weiteres für ein regelmäßiges Feld aus kreisförmigen Bindungen berechnet werden, wenn die einzelnen Volumina der erhöhten Kontaktflecke aus Lötmetall, die Abmessungen der benetzbaren Polster, die Masse des Chips und die Oberflächenspannung des Lötmetalls bekannt sind. Bei großen Verbindungsfeldern mit kreisförmigen, benetzbaren Polstern und bei geringen Chipmassen entspricht die Geometrie der endgültigen Lötverbindung einer beidseitig abgestumpften Kugel, wodurch die Berechnung besonders einfach wird. Der Verbindungsvorgang ist schematisch in Figur 2 dargestellt.
  • Es sollte angemerkt werden, daß das Lötmetall, damit es die erhöhten Kontaktflecke bildet, über Bereiche aufgebracht werden kann, die größer sind als die benetzbare Metallisierung, wobei eine Vielzahl unterschiedlicher Maskierungstechniken verwendet wird, um ein definiertes 'Abperl'-Verhältnis bereitzustellen und eine unabhängige Steuerung der Höhen der erhöhten Kontaktflecke aus Lötmetall über einer Lötbeschichtung mit einer gleichmäßigen Dicke bereitzustellen, wie es in Figur 3 dargestellt ist.
  • Die Verwendung von 'Abperlen' oben hat bedeutet, daß das aufgebrachte Lötmetall in Kontakt mit Aluminium oder eine ähnliche nicht-benetzbare Metallisierung, ein Polyimid oder eine Oxidpassivierung gebracht worden ist, von denen allen ein Abperlen erfolgen kann.
  • Jedoch haben die kürzlich durchgeführten Arbeiten, die sich auf die Flip-Chip- Verbindung von III-V-Halbleitern auf keramische Substraten konzentrieren, wobei Gold für Mikrostripbahnen mit geringem Widerstand auf Vorrichtungen und Substraten verwendet werden, einige Probleme aufgezeigt.
  • Gold wird in derartigen Vorrichtungen verwendet, da es nicht anlaufen, nicht korridieren kann und hochgradig zuverlässig ist und daher bevorzugt ist, da derartige Vorrichtungen häufig für Anwendungen im Militärbereich eingesetzt werden, wo eine hohe Genauigkeit erforderlich ist.
  • Rückfluß- und Lötversuche mit Lötmetall in Kontakt mit Gold würden zu einer metallurgischen Wechselwirkung führen (Gold in Kontakt mit einem 95%-igen Blei-Zinn-Lötmetall würde zu Phasen mit niedrigem Schmelzpunkt führen), die einen schlecht bestimmten Lötkontaktbereich und eine Abnahme des Volumens an Lötmetall verursacht, das die abgestumpfte Kugel bildet, was zu einer katastrophalen Verschlechterung der Höheneinstellung der erhöhten Kontaktflecke führen würde.
  • Metallurgische Wechselwirkungen würden ebenfalls eine Veränderung der Bahngeometrie und die Möglichkeit einer Bildung von intermetallischen Verbindungen aus Gold und Zinn, Gold-Blei-Phasen mit einem niedrigeren Schmelzpunkt und eine Versprödung der Verbindung mit sich bringen.
  • Intersoc. conf. Thermal Phenomena in fab. and operation of elect. comp., I-therm'88, Los Angeles CA, 11.-13. Mai 1988, Seite 67-70, beschreibt die thermische Stabilität von BLM-Schichten (ball-limited-metal layers), die durch den gesteuerten Zusammenfall von erhöhten Kontaktflecken aus Lötmetall (Blei-5 Gew.-% Zinn) für Flip-Chip-Verbindungen gebildet werden. Alle BLM-Schichten bestehen aus einer dreifachen Schichtablagerung von Cr oder Ti als Häftschicht, Ni, Mo, Pd oder Pt als Sperrschicht und Au als Oberflächenmetall.
  • Pat. Abs. Jap., Vol. 4, Nr. 44 (E-005), 5/4/80 (JP-A-55152235) offenbart Dünnfilmschaltungen, in denen Cr und Au auf ein Aluminiumsubstrat aufgebracht sind und ein gewünschtes Muster im Spiegelbild eingeätzt wird, um einen Dünnfilmdrahtleiter herzustellen. Mit Hilfe einer Schutzmaske wird Nickel als Lötmetall-Diffusionssperrschicht auf dem Au abgeschieden. Anschließend wird wieder mit Cu und Lötmetall beschichtet, indem die Maske auf dem Nickel des Verbindungsanschlusses verwendet wird, um einen Schutz zu entfernen. Wenn das Lötmetall aufgelöst werden kann, indem der Dünnfilmschaltkreis erhitzt wird, bleibt das Lötmetall an dem Ort des Verbindungsanschlusses und fließt nicht auf das Gold aus. Diese Lötverbindung kann mit Au erfolgen. Das Metall für die Lötmetall-Diffuionssperrschicht beinhaltet Ni. Ti, Mo, W und Ta als Sperrmittel. Sn, Cu, Pb, Zn, Ag werden als das Metall mit guten Eigenschaften für Lötanwendungen eingesetzt.
  • WO-A-8701509 offenbart einen Flip-Chip-Verbindungsvorgang, in dem es erforderlich ist, daß ein Chip genau auf einer Linie mit einem Muster aus elektrischen Verbindungspads auf einem Substratkörper liegt. Elektrische Verbindungen zwischen dem Chip und dem Polster auf dem Körper werden durch erhöhte Kontaktflecke aus Lötmetall gebildet, die verschmolzen werden, um die Verbindungen beständig zu machen. Das Verfahren stellt Vorrichtungen bereit, um den Chip genau auszurichten, indem die Oberflächenspannungskräfte, die in den Lötmetallbereichen auftreten, ausgenutzt werden. Eine Lötmetallkugel mit einem Durchmesser von 40 um sorgt für eine entsprechende Kraft für die Ausrichtung und erlaubt Lötverbindungen mit einem geringeren Durchmesser zwischen zwei Komponenten exakt auszurichten.
  • Pat. Abs. Jap., Vol. 10. Nr. 293 (E-443) 4/10/86 (JP-A-61111550) beschreibt eine Dünnfilmvorrichtung, in der eine Anschlußverdrahtung aus leitfähigem Metall, wie Titan oder Chrom gefertigt ist, die eine ausgezeichnete Haftfähigkeit mit einem isolierenden Substrat hat und sich nicht in weiches Lötmetall einfügt. Eine Verbindungsverdrahtung ist aus Au oder ähnlichem, einem leitfähigen Metall, das sich in weiches Lötmetall einfügt und gegen Korrosion beständig ist, gefertigt. Die Verbindungsanordnung ist mit runden Verbindungssitzen an Teilen versehen, die den erhöhten Kontaktflecken eines Chips entsprechen, der mit "Kontaktflecken" an diesen Verbindungssitzen angebracht ist und mit diesen Teilen durch Wärmeverschmelzung der erhöhten Kontaktflecke verbunden ist.
  • Erfindungsgemäß ist ein Verfahren zur Herstellung einer Flip-Chip-Lötverbindungsvorrichtung vorgesehen, das die Schritte beinhaltet, ein III-V-Halbleitersubstrat bereitzustellen, das auf dem Substrat eine Metallisierungsschicht eines Metalls bildet, das aus der Gruppe ausgewählt ist, die aus Gold, Silber und Kupfer besteht, auf der Metallisierungsschicht eine Sperrschicht aus einem nicht benetzbaren Lötmetall zu bilden, das aus der Gruppe ausgewählt ist, die aus Chrom, Titan, Wolfram und Titan-Wolfram besteht, benetzbare Lötpolster auf der Sperrschicht zu bilden, und anschließend auf jedem dieser benetzbaren Lötpolster einen erhöhten Kontaktfleck aus Lötmetall zu bilden, der größere seitliche Abmessungen als die jeweiligen benetzbaren Lötpolster hat.
  • Folglich bestehen die Metallisierungsschichten in einer bevorzugen Anordnung aus Gold auf III-V-Halbleiterkomponenten und eine Sperrschicht, bevorzugt aus Chrom. ist auf den Metallisierungsschichten ausgebildet. Die Sperrschicht ist derart angeordnet, daß ihre Fläche größer als die Fläche ist, auf die Lötmetall aufgebracht werden soll.
  • Obwohl sich die Erfindung prinzipiell mit Gold befaßt, kann die Erfindung gleichermaßen gut auf Metallisierungsschichten aus Silber und Kupfer angewendet werden, die vergleichbare metallurgische Eigenschaften wie Gold haben. Das Problem tritt gewöhnlich nicht bei Aluminium auf, das normalerweise als Metallisierungsschicht verwendet wird, da Aluminium auf natürliche Weise eine selbstschützende Oxidschicht ausbildet.
  • Eine bevorzugte Ausführungsform der Erfindung wird nun anhand der beiliegenden Zeichnungen beschrieben, wobei
  • Figur 1 eine schematische Darstellung des bekannten Flip-Chip-Verbindungsverfahrens ist,
  • Figur 2 eine schematische Ansicht ist, die darstellt, wie ein erhöhter Kontaktfleck aus Lötmetall einen selbstausrichtenden Vorgang während der Bildung der Lötverbindung bewirkt,
  • Figur 3 ein Verfahren darstellt, durch das die Höhe einer Lötverbindung gesteuert wird,
  • Figur 4 eine Struktur gemäß einer bevorzugten Ausführungsform der Erfindung darstellt und
  • Figur 5 eine vollständige Lötverbindung mit zwei wie in Figur 4 dargestellten Strukturen zeigt.
  • Von den Figuren zeigt Figur 4 eine bevorzugte Ausführungsform der Erfindung, wobei auf einem Substrat 40 aus Galliumarsenid eine Goldmetallisierungsschicht 42 ausgebildet ist. Eine Sperrschicht 44 aus einem Material, das gegenüber Lötmetall inert ist, in diesem Fall Chrom, ist auf der Goldschicht 42 ausgebildet. Ein benetzbares Lötpolster 46 ist auf der Sperrschicht 44 ausgebildet. Das Lötmetallpolster 46 bildet ein Polster eines Feldes aus Polstern, die über dem Substrat 40 ausgebildet sind, und unter jedem Polster 46 angeordnet ist ein entsprechender Sperrschichtbereich 44 vorgesehen. Eine Lötmetallkugel 48 aus einer Zusammensetzung aus 95 % Blei und 5 % Zinn wird auf dem Lötpolster 46 ausgebildet. Wie in gestrichelten Linien dargestellt ist, überlappt der erhöhte Kontaktfleck aus Lötmetall 48 in seinem Ausgangszustand das Lötpolster 46, so daß ein Lötpolster mit den erforderlichen Abmessungen bereitgestellt wird. Das Lötpolster ist in durchgezogenen Linien dargestellt, nachdem es zurückgeflossen ist, um eine Lötverbindung bereitzustellen, die ungefähr die Form einer Kugel hat, die sich von dem Lötpolster 46 erstreckt. Es versteht sich, daß das Material der Sperrschicht Chrom, nicht benetzbar ist und es daher erlaubt, daß verschiedene 'Abperl'-Verhältnisse dazu genutzt werden, um eine Einstellung der Höhe des erhöhten Kontaktflecks aus Lötmetall zu erreichen.
  • Eine vollständige Lötverbindung ist in Figur 5 gezeigt, in der die Struktur aus Figur 4 über einen erhöhten Kontaktfleck aus Lötmetall 48 mit einer ähnlichen Struktur verbunden ist, die ein Substrat 50, Metallisierungsschichten 52 aus Gold, eine Sperrmetallschicht 54 und ein Lötpolster 56 aufweist.
  • Ein weiteres Kriterium für die Abmessungen des Sperrschichtmetalllsierungsbereiches steht im Zusammenhang mit dem Ausrichtungsschritt des Flip-Chip-Verbindungsverfahrens. Die Sperrschichtmetallisierung muß eine ausreichend große Fläche haben, um zu verhindern, daß sich der erhöhte Kontaktfleck aus Lötmetall aus einer Komponente in Kontakt mit der Goldbahn auf der anderen Komponente befindet. Dieser Bereich ist demzufolge durch die Genauigkeit der Bildung und des verwendeten Ausrichtungszubehörs bestimmt.
  • Um eine wirksame Sperrschicht zu bilden darf das Material nicht mit Lötmetall in Wechselwirkung treten, muß in Schichten herstellbar sein, die frei von Defekten sind, und als gute Diffusionssperrschicht gegenüber Lötmetall wirken. Die Sperrschicht darf ebenfalls nicht durch Lötmetall benetzbar sein, so daß ein Abperlen erfolgen kann.
  • Es hat sich herausgestellt, daß Chrom eine wirksame Sperrschicht ist. Es kann verdampft oder aufgesprüht werden, wobei das Aufsprühverfahren bevorzugt ist, da es eine bessere Beschichtung mit niedriger Spannung, eine gute Bedeckung topographischer Stufen und eine gute Haftung ergibt. Titan kann eine geeignete alternative Metallisierungsschicht zu Chrom sein.
  • Der Einsatz der Sperrschichtmetall-Technologie hat bedeutet, daß es möglich war, Flip-Chip-Lötverbindungen für MMIC-Vorrichtungen auszunutzen, in denen Au als Bahnmaterial eingesetzt wird. Funktionsfähige Vorrichtungen sind hergestellt worden, indem ein GaAs-IC, das aktive Elemente enthält, mit Hybridschaltungen auf Aluminiumoxid und andere keramische Mikroowellensubstrate. die Verbindungen und Frequenzselektionselemente tragen, durch das Flip-Chip-Bindungsverfahren verbunden worden sind.

Claims (2)

1. Verfahren zur Herstellung einer Flip-Chip-Lötverbindungsvorrichtung, enthaltend die Schritte, ein III-V-Halbleitersubstrat (40) bereitzustellen, das auf dem Substrat eine Metallisierungsschicht (42) aus einem Metall bildet, das aus der Gruppe ausgewählt ist, die aus Gold, Silber und Kupfer besteht, auf der Metallisierungsschicht eine Sperrschicht (44) aus einem durch Lötmetall benetzbaren Metall zu bilden, das aus der Gruppe ausgewählt ist, die aus Chrom, Titan, Wolfram und Titan-Wolfram besteht, benetzbare Lötpolster (46) auf der Sperrschicht (44) zu bilden, und anschließend auf jedem dieser benetzbaren Lötpolster (46) einen erhöhten Kontaktfleck aus Lötmetall (48) zu bilden, der größere seitliche Abmessungen als die jeweiligen benetzbaren Lötpolster (46) hat.
2. Verfahren gemäß Anspruch 1, in dem ein getrennter Sperrschichtmetallisierungsbereich aus dem nicht durch Lötmetall benetzbaren Metall für jedes benetzbare Lötpolster eines Feldes aus benetzbaren Lötpolstern, die auf dem Substrat ausgebildet sind, vorgesehen ist, wobei jeder Sperrschichtmetallisierungsbereich so dimensioniert ist, daß er das benetzbare Lötpolster aufnehmen kann.
DE69021438T 1989-05-16 1990-04-04 Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung. Expired - Fee Related DE69021438T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8911147A GB2228825B (en) 1989-02-03 1989-05-16 A method of making a flip chip solder bonding device

Publications (2)

Publication Number Publication Date
DE69021438D1 DE69021438D1 (de) 1995-09-14
DE69021438T2 true DE69021438T2 (de) 1996-01-25

Family

ID=10656767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69021438T Expired - Fee Related DE69021438T2 (de) 1989-05-16 1990-04-04 Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.

Country Status (4)

Country Link
US (1) US5108027A (de)
EP (1) EP0398485B1 (de)
JP (1) JPH03101242A (de)
DE (1) DE69021438T2 (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734997B2 (ja) * 1991-04-04 1995-04-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 金属化構造体
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
GB2290171B (en) * 1994-06-03 1998-01-21 Plessey Semiconductors Ltd Inductor chip device
GB2290913B (en) * 1994-06-30 1998-03-11 Plessey Semiconductors Ltd Multi-chip module inductor structure
GB2292016B (en) * 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Inductor device
GB2292015B (en) * 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Trimmable inductor structure
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
TW253856B (en) * 1994-12-13 1995-08-11 At & T Corp Method of solder bonding, and article produced by the method
FR2729878A1 (fr) * 1995-02-01 1996-08-02 Alcatel Nv Dispositif comprenant des plots de soudage formes sur un substrat et methode de fabrication de tels plots de soudage
WO1996026808A1 (de) * 1995-03-01 1996-09-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Untermetallisierung für lotmaterialien
US5541135A (en) * 1995-05-30 1996-07-30 Motorola, Inc. Method of fabricating a flip chip semiconductor device having an inductor
US5985692A (en) * 1995-06-07 1999-11-16 Microunit Systems Engineering, Inc. Process for flip-chip bonding a semiconductor die having gold bump electrodes
FR2745120A1 (fr) * 1996-02-15 1997-08-22 Solaic Sa Circuit integre comportant des plots conducteurs recouverts d'une couche barriere
DE19606101A1 (de) * 1996-02-19 1997-08-21 Siemens Ag Halbleiterkörper mit Lotmaterialschicht
US6395991B1 (en) 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US5773897A (en) * 1997-02-21 1998-06-30 Raytheon Company Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps
US7288471B2 (en) * 1997-05-27 2007-10-30 Mackay John Bumping electronic components using transfer substrates
US6609652B2 (en) 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
US7007833B2 (en) 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6293456B1 (en) 1997-05-27 2001-09-25 Spheretek, Llc Methods for forming solder balls on substrates
US7654432B2 (en) 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US20020076910A1 (en) * 1999-12-15 2002-06-20 Pace Benedict G. High density electronic interconnection
US6781065B1 (en) 2000-06-08 2004-08-24 The Whitaker Corporation Solder-coated articles useful for substrate attachment
US6429046B1 (en) * 2000-07-13 2002-08-06 Motorola, Inc. Flip chip device and method of manufacture
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP2015060097A (ja) 2013-09-19 2015-03-30 ソニー株式会社 光伝送モジュール
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
US20060186180A1 (en) * 2005-02-24 2006-08-24 Northrop Grumman Corporation Accurate relative alignment and epoxy-free attachment of optical elements
DE102005052563B4 (de) * 2005-11-02 2016-01-14 Infineon Technologies Ag Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
KR100680997B1 (ko) * 2005-12-05 2007-02-09 한국전자통신연구원 플립칩 본딩방법 및 이를 이용한 광모듈
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
KR101675727B1 (ko) * 2010-03-09 2016-11-14 주식회사 케이씨씨 금속접합 세라믹기판
JP2013125768A (ja) * 2011-12-13 2013-06-24 Japan Oclaro Inc はんだ接合デバイス及び受信モジュール
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US9609752B1 (en) 2013-03-15 2017-03-28 Lockheed Martin Corporation Interconnect structure configured to control solder flow and method of manufacturing of same
US10422870B2 (en) 2015-06-15 2019-09-24 Humatics Corporation High precision time of flight measurement system for industrial automation
US10591592B2 (en) 2015-06-15 2020-03-17 Humatics Corporation High-precision time of flight measurement systems
KR20180096695A (ko) * 2015-12-17 2018-08-29 휴매틱스 코포레이션 무선-주파수 위치 측정 기술 및 관련 시스템, 디바이스 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1483574A (de) * 1965-06-24 1967-09-06
JPS4838096A (de) * 1971-09-14 1973-06-05
JPS5950106B2 (ja) * 1976-10-15 1984-12-06 株式会社東芝 半導体素子の電極構造
JPS5568654A (en) * 1978-11-20 1980-05-23 Toshiba Corp Semiconductor device and manufacture thereof
JPS5571023A (en) * 1978-11-24 1980-05-28 Toshiba Corp Method of forming electrode on compound semiconductor
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
US4510514A (en) * 1983-08-08 1985-04-09 At&T Bell Laboratories Ohmic contacts for semiconductor devices
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
GB8522429D0 (en) * 1985-09-10 1985-10-16 Plessey Co Plc Alignment for hybrid device
GB2194387A (en) * 1986-08-20 1988-03-02 Plessey Co Plc Bonding integrated circuit devices
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
BE1001855A3 (nl) * 1988-06-29 1990-03-20 Picanol Nv Pneumatische draadklem voor een kanteninlegapparaat bij weefmachines.
US4907734A (en) * 1988-10-28 1990-03-13 International Business Machines Corporation Method of bonding gold or gold alloy wire to lead tin solder

Also Published As

Publication number Publication date
JPH03101242A (ja) 1991-04-26
US5108027A (en) 1992-04-28
EP0398485A1 (de) 1990-11-22
EP0398485B1 (de) 1995-08-09
DE69021438D1 (de) 1995-09-14

Similar Documents

Publication Publication Date Title
DE69021438T2 (de) Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.
DE60131402T2 (de) Layout und verfahren für eine anordnung mit segmentierter blm (ball limiting metallurgy) für ein- und ausgänge
DE3685647T2 (de) Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
US5480835A (en) Electrical interconnect and method for forming the same
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
DE102008028942A1 (de) Halbleiterbauelement
DE3788263T2 (de) Verfahren zum elektrischen Verbinden von zwei Objekten.
DE3787772T2 (de) Halbleiterchip mit einer Höckerstruktur für automatische Bandmontage.
DE68907033T2 (de) Löten und Verbinden von Halbleiterkontakten.
DE3523808C3 (de) Verfahren zum Löten von Teilen einer elektronischen Anordnung aus unterschiedlichen Werkstoffen und dessen Verwendung
DE102019120872A1 (de) Löten eines Leiters an eine Aluminiumschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee