DE102005009358B4 - Lötfähiger Kontakt und ein Verfahren zur Herstellung - Google Patents

Lötfähiger Kontakt und ein Verfahren zur Herstellung Download PDF

Info

Publication number
DE102005009358B4
DE102005009358B4 DE102005009358.2A DE102005009358A DE102005009358B4 DE 102005009358 B4 DE102005009358 B4 DE 102005009358B4 DE 102005009358 A DE102005009358 A DE 102005009358A DE 102005009358 B4 DE102005009358 B4 DE 102005009358B4
Authority
DE
Germany
Prior art keywords
metallization
layer
ubm
pad
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005009358.2A
Other languages
English (en)
Other versions
DE102005009358A1 (de
Inventor
Konrad Kastner
Michael Obesser
Robert Hammedinger
Martin Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Priority to DE102005009358.2A priority Critical patent/DE102005009358B4/de
Priority to US11/817,554 priority patent/US8456022B2/en
Priority to PCT/EP2006/001160 priority patent/WO2006092200A1/de
Priority to JP2007557354A priority patent/JP5248868B2/ja
Publication of DE102005009358A1 publication Critical patent/DE102005009358A1/de
Application granted granted Critical
Publication of DE102005009358B4 publication Critical patent/DE102005009358B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Abstract

Lötfähiger Kontakt für ein elektrisches Bauelement,- mit einer auf einem Substrat (SU) aufgebrachten Padmetallisierung (PM),- mit einer darüber in dem für das Lot vorgesehenen Bereich aufgebrachten UBM-Metallisierung (UBM),- bei dem die Padmetallisierung unterhalb der UBM-Metallisierung strukturiert ist, so dass dort Teile der Substratoberfläche freigelegt sind, auf denen die UBM-Metallisierung direkt aufliegt und- die Padmetallisierung (PM) unterhalb der UBM-Metallisierung (UBM) eine Struktur in Form eines mehrfach alternierenden Musters (SM) aufweist.

Description

  • Die Erfindung betrifft einen lötfähigen Kontakt für ein elektrisches Bauelement, über den das Bauelemente verlötet und damit elektrisch kontaktiert werden kann. Insbesondere betrifft die Erfindung einen lötfähigen Kontakt für ein Bauelement, welches eine Aluminium umfassende Metallisierung aufweist. Da Aluminium nicht direkt verlötbar ist, ist auf der Aluminiummetallisierung eine zusätzliche lötfähige Beschichtung erforderlich.
  • Lötfähige Kontakt sind beispielsweise für SMD-Bauelemente (oberflächenmontierbare Bauelemente) oder für in Flip-Chip-Anordnung montierte Bauelemente erforderlich. Bei der Flip-Chip-Anordnung wird ein auf seiner Oberfläche Bauelementstrukturen aufweisender Chip mit Hilfe von aus Lot bestehenden Bumps auf ein Trägersubstrat gelötet. Dies hat den Vorteil, dass der Aufwand zur Kontaktierung gering ist, dass neben dem für den Chip erforderlichen Platz auf dem Trägersub strat keine weitere Fläche für die Kontaktierung erforderlich ist und dass die Bauelementstrukturen durch die Anordnung zwischen Chip und Trägersubstrat geschützt sind.
  • SAW-Bauelemente, die beispielsweise als Filter in Handys eingesetzt werden können, unterliegen wie diese einer zunehmenden Tendenz zur immer weiter fortschreitenden Miniaturisierung. Mit Hilfe einer Flip-Chip-Anordnung können SAW-Bauelemente mit Hilfe der von der Anmelderin entwickelten CSS-Plus-Technik in einfacher Weise so verkapselt werden, dass die Chipgröße praktisch direkt die Bauelementgröße bestimmt und so das CSSP-Package (Chip-Sized-SAW-Package) erhalten wird. Eine beispielhafte Ausführungsmöglichkeit einer solchen CSSPlus-Verpackung ist beispielsweise der WO03/058812 zu entnehmen.
  • Aus der US 6,426,556 B1 sind Bump-Verbindungen und Verfahren zur Herstellung von Bump-Verbindungen bekannt. Die Bump-Verbindungen sind auf strukturierten Kontaktpads angeordnet.
  • Durch die zunehmende Miniaturisierung entsteht ein Zwang, auf der Chipoberfläche möglichst viel Platz einzusparen und alle Bauelementstrukturen auf der Oberfläche flächenmäßig zu minimieren. Dies hat zur Folge, dass beispielsweise auch die lötfähigen Kontakte bzw. die Under-Bump-Metallisierungen (UBM) kleiner werden müssen und in modernen Bauelementen für den 2 GHz-Bereich nur noch Durchmesser von beispielsweise ca. 90 µm aufweisen. Es hat sich jedoch herausgestellt, dass bei diesen geringen Bump-Durchmessern die mechanische Stabilität der Lötstellen leidet und die Gefahr zunimmt, dass Lötstellen abreißen und damit das Bauelement beschädigt wird.
  • Aufgabe der vorliegenden Erfindung ist es daher, die mechanische Festigkeit solcher miniaturisierter Lötstellen zu verbessern.
  • Diese Aufgabe wird erfindungsgemäß durch einen lötfähigen Kontakt mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur Herstellung des Kontakts gehen aus weiteren Ansprüchen hervor.
  • In einer Reihe von Abreißversuchen haben die Erfinder erkannt, dass das Problem der mangelnden mechanischen Festigkeit der Lötstellen nicht im Bump selbst, sondern in der für den lötfähigen Kontakt verwendeten Metallisierung begründet ist. Insbesondere an der Grenzfläche zwischen UBM-Metallisierung und der darunter liegenden Pad-Metallisierung können Abrisse auftreten.
  • Mit dem erfindungsgemäßen lötfähigen Kontakt kann die mechanische Festigkeit der Bump-Verbindungen so weit verbessert werden, dass Abrisse nur noch innerhalb des Bumps erfolgen, sodass die von den Erfindern erkannte Fehlerquelle innerhalb des lötfähigen Kontakts vollständig ausgeschlossen werden kann. Dies gelingt erfindungsgemäß dadurch, dass unterhalb der UBM-Metallisierung die Pad-Metallisierung so strukturiert wird, dass die UBM-Metallisierung teilweise auf der Oberfläche des Substrats aufliegen kann. Dies hat zum einen den Vorteil, dass die mechanische Festigkeit sowohl über die Verbindung UBM-Metallisierung zur Substratoberfläche als auch durch die Verbindung der UBM-Metallisierung mit der PadMetallisierung erzielt wird. Ein weiterer Vorteil ist, dass über die Strukturierung der Pad-Metallisierung die Oberfläche am Interface vergrößert wird, was ebenfalls die Haftung an der Grenzfläche Pad/UBM erhöht. Darüber hinaus kommt es zu einer gewissen Verschränkung der Strukturen, die ebenfalls die Festigkeit erhöht.
  • Eine diesbezügliche Verbesserung wird bereits erreicht, wenn unterhalb der UBM-Metallisierung ein Teil der Pad- - Metallisierung entfernt ist, sodass die UBM dort direkt auf der Substratoberfläche aufliegen kann. Vorteilhaft ist es jedoch, wenn die Strukturierung der Pad-Metallisierung so erfolgt, dass eine mehrfach alternierende Struktur erhalten wird, mit der das Interface zur UBM weiter erhöht ist.
  • Eine vorteilhafte Strukturierung der Pad-Metallisierung kann in Form eines Musters erfolgen, das mehrere parallele Streifen aufweist, zwischen denen die Oberfläche des Substrats freiliegt, bzw. in denen die darüber angeordnete UBM-Metallisierung in Kontakt mit der Chip-Oberfläche treten kann. Die parallelen Streifen können über quer dazu verlaufende Verbindungsstreifen miteinander verbunden sein, um die elektrischen Parameter für den Lötkontakt zu verbessern.
  • Die UBM-Metallisierung kann einen Mehrschichtaufbau aufweisen, der an der Oberfläche zumindest eine für Lot benetzungsfähige Schicht und im Inneren eine Diffusionssperrschicht aufweist. Für die mit Lot benetzbare Schicht ist insbesondere Gold geeignet. Prinzipiell ist es auch möglich, für diese Schicht Nickel einzusetzen. Die Diffusionssperrschicht ist üblicherweise ein Edelmetall mit vorzugsweise hoher Dichte, insbesondere Platin.
  • Eine weitere Verbesserung der Festigkeit wird bei dem Lötkontakt dadurch erreicht, dass als unterste Schicht der UBM-Metallisierung eine Haftvermittlerschicht eingesetzt wird, die die Haftung der UBM-Metallisierung auf der Substratoberfläche verbessert. Für aus Lithiumtantalat Chips gefertigte SAW-Bauelemente ist es bekannt, Haftvermittlerschichten aus Titan zu verwenden. Ein lötfähiger Kontakt mit einer Titan umfassenden Haftvermittlerschicht direkt über der strukturieren Pad-Metallisierung- verbessert die mechanische Festigkeit des lötfähigen Kontakts weiter.
  • Eine Pad-Metallisierung kann zwischen der Haftvermittlerschicht und der benetzungsfähigen Oberfläche eine oder mehrere weitere Schichten umfassen, die zur Stresskompensation insbesondere bei oder nach thermischer Belastung des Bauelements und insbesondere der Bump-Verbindung am lötfähigen Kontakts entstehen können. Über solche Schichten können mechanisch-thermische Verspannungen ausgeglichen werden.
  • Vorteilhaft ist die Pad-Metallisierung ausschließlich unterhalb der UBM-Metallisierung strukturiert und im übrigen Bereich durchgehend metallisiert. Obwohl die angestrebte Miniaturisierung auch eine Verkleinerung der von der PadMetallisierung eingenommenen Fläche erfordert, ist diese üblicherweise doch größer als die UBM-Metallisierung, insbesondere weil die Pad-Metallisierung vorzugsweise rechteckig ausgebildet wird, die UBM-Metallisierung dagegen dem gewünschten Bump-Querschnitt entsprechend rund oder oval ist. Die PadMetallisierung weist dann einen runden oder ovalen strukturierten Bereich auf, auf dem die UBM-Metallisierung aufliegt.
  • Die Pad-Metallisierung selbst kann in üblicher und an sich bekannter Bauweise ausgeführt sein. Eine Standardmetallisierung weist z. B. eine Schicht aus Aluminium oder eine aluminiumhaltige Legierung auf und kann einschichtig ausgeführt sein. In mehrschichtiger Ausführung kann die PadMetallisierung neben einer solchen Schicht noch weitere und gegenüber Aluminium insbesondere härtere Schichten enthalten, insbesondere Kupferschichten. Ein bevorzugter Aufbau für eine Pad-Metallisierung weist z. B. eine Schichtenfolge Aluminium/Kupfer/Aluminium auf. Zusätzlich können-unter der PadMetallisierung natürlich auch noch Haftvermittlerschichten insbesondere aus Titan vorgesehen sein.
  • Im Folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein der Veranschaulichung der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Gleiche oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet.
    • 1 zeigt einen lötfähigen Kontakt auf einem Substrat,
    • 2 zeigt eine strukturierte Pad-Metallisierung in der Draufsicht,
    • 3 zeigt verschiedene Verfahrensstufen bei der Herstellung eines lötfähigen Kontakts,
    • 4 zeigt einen Schichtaufbau für eine UBM-Metallisierung im schematischen Querschnitt,
    • 5 zeigt einen weiteren Schichtaufbau für eine UBM-Metallisierung.
  • 1 zeigt einen lötfähigen Kontakt auf einem Substrat im schematischen Querschnitt (1a) bzw. in der Draufsicht (1b). Der auf dem Substrat SU, beispielsweise einem Halbleitersubstrat oder einem piezoelektrischen Substrat, aufgebrachte lötfähige Kontakt umfasst eine direkt auf dem Substrat aufgebrachte Pad-Metallisierung PM und eine darüber aufgebrachte UBM-Metallisierung UBM. Die Pad-Metallisierung PM weist einen strukturierten Bereich SB auf, der in Erhebungen EH undAusnehmungen AN strukturiert ist, wobei in Letzteren die Oberfläche des Substrats SU freigelegt ist. Die PadMetallisierung ist eine herkömmliche Metallisierung, wie sie auch zur Herstellung elektrisch leitender Strukturen auf der Oberfläche von Bauelementen Verwendung findet und wie sie insbesondere zusammen mit diesen elektrisch leitenden Strukturen gemeinsam und mit vorzugsweise gleichem Aufbau erzeugt wird. Die UBM-Metallisierung ist zumindest im strukturierten Bereich SB aufgebracht und tritt in den Ausnehmungen AN mit der Oberfläche des Substrats SU in Kontakt. Möglich ist es auch, dass die UBM-Metallisierung flächenmäßig kleiner oder größer als der strukturierte Bereich SB ist.
  • 1b zeigt den lötfähigen Kontakt in der Draufsicht. Die Pad-Metallisierung ist eine flächige Metallisierung, die über eine nur abschnittsweise dargestellte Zuleitung ZL mit elektrisch leitenden Strukturen eines Bauelements verbunden sein kann. Möglich ist es jedoch auch, dass die elektrische Kontaktierung der Pad-Metallisierung PM mit aktiven Bauelementstrukturen von unten durch das Substrat hindurch erfolgt, sodass der elektrisch Anschluss der Pad-Metallisierung beispielsweise über eine Durchkontaktierung durch das Substrat oder zumindest durch eine obere Substratschicht hindurch erfolgt. Die UBM-Metallisierung deckt den strukturierten Bereich SB in der gezeigten Ausführung vollständig ab.
  • 2 zeigt mögliche Strukturierungen der Pad-Metallisierung PM in der Draufsicht, wobei in 2a eine geringere Anzahl von Strukturen, in der 2b dagegen eine höhere Metallisierungsdichte, also ein höherer von Pad-Metallisierung belegter Anteil an Oberfläche innerhalb des strukturierten Bereichs SB dargestellt ist. In beiden Fällen besteht die Strukturierung der Pad-Metallisierung aus einer Reihe paralleler streifenförmiger Ausnehmungen die oneinander durch ein entsprechendes Streifenmuster SM an Metallisierung (Erhebungen) getrennt sind. Quer zum Streifenmuster verläuft ein das Streifenmuster SM verbindender Verbindungsstreifen VS, der, wie dargestellt, eine etwas höhere Breite aufweisen kann als das Streifenmuster SM. Das Streifenmuster steht hier mit allen seinen äußeren Enden mit der restlichen Pad-Metallisierung PM in elektrisch leitender Verbindung, so dass dadurch der elektrische Serienwiderstand des Lötkontakts klein gehalten wird.
  • Der Flächenanteil der Pad-Metallisierung im strukturierten Bereich SB wird abhängig von den gewünschten elektrischen Werten und dem dazu benötigten elektrischen Kontakt zwischen Streifenmuster SM, Verbindungsstreifen VS und der darüber angeordneten, in der Figur jedoch nicht dargestellten UBM-Metallisierung ausgewählt. Wird eine größerer Anteil Metallfläche benötigt, wird entweder die Dicke des Streifenmusters SM oder die Anzahl der einzelnen Streifen erhöht, wie dies beispielsweise in 2b dargestellt ist.
  • Prinzipiell sind jedoch beliebige Strukturierungen im strukturierten Bereich SB möglich. Die dargestellten Strukturierungen haben jedoch den Vorteil, dass sie sich in einfacher Weise mit einem Stepper strukturieren lassen, beispielsweise durch Strukturieren eines Abhebelacks und Durchführen einer Abhebetechnik. Als zusätzlicher Vorteil ergibt sich, dass die für das Streifenmuster SM gewählten geradlinigen Strukturen besonders einfach mittels einer Abhebetechnik strukturiert werden können. Über solchen Strukturen lässt sich die Abhebeschicht mit dem darüber angeordneten Bereich der Metallisierung besonders einfach abheben. Metallisierungsstärke und Art des Musters werden auch in Abhängigkeit vom Durchmesser der UBM gewählt., wobei mit kleiner werdender UBM eir höherer Metallisierungsanteil vorteilhaft sein kann, der jedoch aus Gründen der einfacheren Strukturierbarkeit nicht durch zusätzliche Streifen im Streifenmuster, sondern durch breitere Streifen verwirklicht werden kann. Über den Verbindungsstreifen VS wird ein besserer elektrischer Kontakt zwischen allen Streifen des Streifenmusters hergestellt, was den elektrischen Widerstand reduziert und für einen besseren elektrischen Kontakt zwischen Pad-Metallisierung und UBM führt.
  • 3 zeigt die Herstellung eines lötfähigen Kontakts anhand schematischer Querschnitte während verschiedener Verfahrensstufen.
  • Im ersten Schritt wird auf der Oberfläche eines Substrats SU ganzflächig eine Schicht eines Abhebelacks aufgebracht und zu einer ersten Abhebemaske AM1 strukturiert. Die Strukturierung erfolgt so, dass in den Bereichen, die zur Metallisierung vorgesehen sind, die Oberfläche des Substrats SU freiliegt.
  • Im nächsten Schritt wird eine Schicht PMS für die Pad-Metallisierung ganzflächig über der ersten Abhebemaske AM1 aufgebracht. Die Pad-Metallisierung kann auch mehrere Schichten umfassen und daher in mehreren hintereinanderfolgenden Schritten aufgebracht werden. Bevorzugt ist ein Aufdampfen der Einzelschichten. 3b zeigt die Anordnung an dieser Verfahrensstufe.
  • 3c zeigt die fertige Pad-Metallisierung PM, die durch Ablösen der ersten Abhebemaske AM1 samt darüber liegender Anteile der für die Pad-Metallisierung aufgebrachten Metallschicht PMS. Die Pad-Metallisierung PM weist im zentralen Bereich eine Strukturierung auf, die Erhebungen EH und Ausnehmungen AN umfasst.
  • Im nächsten Schritt wird eine zweite Abhebemaske AM2 durch ganzflächiges Aufbringen und Strukturieren einer Abhebelackschicht erzeugt. Im Bereich der UBM-Metallisierung ist der Abhebelack entfernt. 3d zeigt die Anordnung auf dieser Stufe.
  • 3e zeigt die Anordnung nach ganzflächigem Aufbringen einer Schicht UBMS für die UBM-Metallisierung.
  • 3f: Im nächsten Schritt wird die zweite Abhebemaske AM2 samt des darüber liegenden Teils der Metallschicht UBMS für die UBM-Metallisierung abgehoben, wobei der fertige lötfähige Kontakt erhalten wird.
  • Auch für die UBM-Metallisierung gilt, dass sie aus mehreren Schichten aufgebaut ist. 4 zeigt einen möglichen Schichtaufbau für die UBM-Metallisierung UBM. Als unterste, gut auf dem Substrat SU haftende Schicht wird vorzugsweise eine Haftvermittlerschicht HS1 eingesetzt. Die oberste Schicht der UBM-Metallisierung ist eine von Lot benetzbare Schicht BS, während eine dazwischen angeordnete DiffusionsbarriereschichtDB eine unerwünschte Diffusion von Metallen in oder unter den Kotakt und insbesondere in das Substrat SU hinein verhindert. Diffusion kann aus der benetzbaren Schicht BS oder aus einer durch den Lötvorgang entstehenden Legierung von Lot und dem Material der benetzenden Schicht BS erfolgen.
  • Für eine auf piezoelektrischem Material und insbesondere auf Substraten aus Lithiumtantalat aufzubringenden UBM-Metallisierung ist ein nur beispielhaft genannter Schichtaufbau geeignet, der eine erste Haftschicht HS1 aus 100 nm Titan, eine Diffusionsbarriereschicht DB aus 200 rm Platin und eine benetzende Schicht BS aus 100 nm Gold umfasst. Für ändere Substrate können für die Haftvermittlerschicht HS auch andere Materialien gewählt werden. Für die Diffusionsbarriere sind weitere Schwermetalle geeignet. Für die benetzende Schicht BS stellt Gold die bevorzugte Lösung dar, kann jedoch, bei schneller Verarbeitung bzw. bei schneller Verlötung der UBM, durch Nickel ersetzt werden.
  • 5 zeigteine weitere beispielhafte Ausführung für eine UBM-Metallisierung, bestehend aus einer zweiten Haftschicht HS2, einer Stresskompensationsschicht SK, einer ersten Haftvermittlerschicht HS1 sowie der Diffusionsbarriereschicht DB und der benetzenden Schicht BS. Die Stresskompensationsschicht SK kann insbesondere dazu dienen, einen Großteil der Spannungen aufzunehmen und auszugleichen, die beim Erzeugen einer Lötstelle auf der UBM und insbesondere beim Verlöten des Bauelements mit beispielsweise einem Träger auftreten. Dies gelingt durch eine entsprechend hohe Schichtdicke und durch geeignete Auswahl des Metalls für die Stresskompensationsschicht über sein E-Modul und seinen thermischen Ausdehnungskoeffizienten. Eine für eine UMB auf Lithiumtantalatsubstraten geeignete UBM-Metallisierung umfasst beispielsweise 30 nm Titan als zweite Haftvermittlerschicht HS2, 400 nm Aluminium als Stresskompensationsschicht SK, 100 nm Titan als erste Haftvermittlerschicht HS1, 200 nm Platin als Diffusionsbarriereschicht DB sowie 100 nm Gold als benetzende Schicht BS.
  • Der erfindungsgemäße lötfähige Kontakt ist besonders geeignet für Bauelemente, deren elektrisch leitende Bauelementstrukturen auf der Oberfläche eines Substrats angeordnet sind und zusammen mit den Pads erzeugt und strukturiert werden. Vorteilhaft ist der lötfähige Kontakt- daher für- mit akustischen Wellen arbeitende Bauelemente, insbesondere für mit Oberflächenwellen arbeitende Bauelemente, SAW-Bauelement oder mit Volumenwellen arbeitende FBAR-Resonatoren geeignet. Jedoch wird mit dem angegebenen lötfähigen Kontakt auch bei allen anderen Substratmaterialien eine verbesserte Haftung des Kontakts auf dem Substrat und ein besserer Verbund aus Pad-Metallisierung und UBM-Metallisierung erzielt, der zu einer verbesserten Lötstelle führt, mit der der lötfähige Kontakt mit einer äußeren Umgebung elektrisch und mechanisch verbunden wird. Damit wird auch die Zuverlässigkeit des entsprechenden Bauelements und damit dessen Lebensdauer erhöht.
  • Die Erfindung ist nicht auf die angegebenen Ausführungsbeispiele beschränkt. Insbesondere bezüglich der verwendeten Materialien, der angegebenen Strukturen und der entsprechenden Schichtdicken sind im Rahmen der Erfindung eine Reihe, von Variationsmöglichkeiten gegeben, die hier nicht alle einzeln angeführt werden können.
  • Bezugszeichenliste
    • SU
    Substrat
    PM
    Padmetallisierung
    UBM
    UBM-Metallisierung
    SB
    Strukturierter Bereich
    EH
    Erhebung
    AN
    Ausnehmung
    ZL
    Zuleitung
    SM
    Streifenmuster
    Vs
    Verbindungsstreifen
    PMS
    Schicht für PM
    UBMS
    Schicht für UBM
    BS
    Mit Lot benetzbare Schicht
    DB
    Diffusionsbarriereschicht
    HS
    Haftvermittlerschicht
    SK
    Stresskompensationsschicht
    AM
    Abhebemaske

Claims (11)

  1. Lötfähiger Kontakt für ein elektrisches Bauelement, - mit einer auf einem Substrat (SU) aufgebrachten Padmetallisierung (PM), - mit einer darüber in dem für das Lot vorgesehenen Bereich aufgebrachten UBM-Metallisierung (UBM), - bei dem die Padmetallisierung unterhalb der UBM-Metallisierung strukturiert ist, so dass dort Teile der Substratoberfläche freigelegt sind, auf denen die UBM-Metallisierung direkt aufliegt und - die Padmetallisierung (PM) unterhalb der UBM-Metallisierung (UBM) eine Struktur in Form eines mehrfach alternierenden Musters (SM) aufweist.
  2. Kontakt nach Anspruch 1, bei dem Padmetallisierung (PM) unterhalb der UBM-Metallisierung (UBM) in Form mehrerer paralleler Streifen (SM, EH) strukturiert ist.
  3. Kontakt nach einem der Ansprüche 1 bis 2, bei dem UBM-Metallisierung (UBM) einen Mehrschichtaufbau aufweist, umfassend zumindest eine benetzungsfähige Schicht (BS) und eine Diffusionssperrschicht (DB).
  4. Kontakt nach Anspruch 3 , bei dem der Mehrschichtaufbau zumindest eine weitere Schicht aufweist, die ausgewählt ist aus Stresskompensationsschicht (SK) und Haftvermittlungsschicht (HS).
  5. Kontakt nach Anspruch 3 oder 4, bei dem der Mehrschichtaufbau zumindest aufweist eine Titan umfassende Haftvermittlungsschicht (HS), eine Pt um-fassende Diffusionssperrschicht (DB) und eine Gold umfassende benetzungsfähige Schicht (BS).
  6. Kontakt nach einem der Ansprüche 1 bis 5, bei dem der strukturierte Bereich (SB) der Padmetallisierung (PM) ungefähr der Größe der UBM-Metallisierung (UBM) entspricht und bei dem das Pad im übrigen Bereich eine durchgehende und unstrukturierte Padmetallisierung (PM) aufweist.
  7. Kontakt nach einem der Ansprüche 1 bis 6, bei dem die Padmetallisierung (PM) eine Schicht aus Aluminium oder einer Aluminium enthaltende Legierung, oder ei-nen eine solche Schicht zusammen mit einer weiteren Schicht umfassenden Mehrschichtaufbau aufweist.
  8. Kontakt nach einem der Ansprüche 1 bis 7, bei dem unter der Padmetallisierung (PM) eine weitere Titan umfassende Haftvermittlerschicht (HS2) angeordnet ist.
  9. Verfahren zur Herstellung eines lötfähigen Kontakts, bei dem auf der Substratoberfläche eines Bauelements eine Abhebeschicht (AM) aufgebracht und in der Negativform einer gegebenen, zumindest eine Anschlussfläche - Pad - aufweisende Metallisierungsstruktur strukturiert wird, bei dem die für die Padmetallisierung (PM) erforderlichen Schichten (PMS) ganzflächig aufgebracht werden bei dem die strukturierte Abhebeschicht (AM1) samt darüber liegender Schichtbereiche der Metallisierung (PMS) abgehoben wird, bei dem anschließend eine weitere Abhebeschicht (AM2) aufgebracht und in der Negativform der UBM-Metallisierung (UBM) strukturiert wird, bei dem die weitere Abhebeschicht abgehoben wird, wobei die Strukturierung der ersten Abhebeschicht im Bereich der UBM-Metallisierung in einem Muster (SM) erfolgt, das alternierend Ausnehmungen (AN) und Erhebungen (EH) aufweist.
  10. Verfahren nach Anspruch 9, bei dem die Strukturierung der ersten und zweiten Abhebeschicht (AM1, AM2) photolithographisch erfolgt, wobei zur Belichtung für die erste Abhebeschicht ein Stepper und für die zweite eine Belichtungsmaske verwendet wird.
  11. Verwendung eines lötfähigen Kontakts nach einem der Ansprüche 1 bis 8 bei SAW Bauelementen, die in Flip-Chip Anordnung auf einem Träger montiert sind.
DE102005009358.2A 2005-03-01 2005-03-01 Lötfähiger Kontakt und ein Verfahren zur Herstellung Expired - Fee Related DE102005009358B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005009358.2A DE102005009358B4 (de) 2005-03-01 2005-03-01 Lötfähiger Kontakt und ein Verfahren zur Herstellung
US11/817,554 US8456022B2 (en) 2005-03-01 2006-02-09 Weldable contact and method for the production thereof
PCT/EP2006/001160 WO2006092200A1 (de) 2005-03-01 2006-02-09 Lötfähiger kontakt und ein verfahren zur herstellung
JP2007557354A JP5248868B2 (ja) 2005-03-01 2006-02-09 ろう付け可能な接合部及び該接合部の形成のための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005009358.2A DE102005009358B4 (de) 2005-03-01 2005-03-01 Lötfähiger Kontakt und ein Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102005009358A1 DE102005009358A1 (de) 2006-09-07
DE102005009358B4 true DE102005009358B4 (de) 2021-02-04

Family

ID=36293646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005009358.2A Expired - Fee Related DE102005009358B4 (de) 2005-03-01 2005-03-01 Lötfähiger Kontakt und ein Verfahren zur Herstellung

Country Status (4)

Country Link
US (1) US8456022B2 (de)
JP (1) JP5248868B2 (de)
DE (1) DE102005009358B4 (de)
WO (1) WO2006092200A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007023590A1 (de) * 2007-05-21 2008-11-27 Epcos Ag Bauelement mit mechanisch belastbarer Anschlussfläche
FR2952314B1 (fr) * 2009-11-12 2012-02-10 Sagem Defense Securite Procede de brasage, gyroscope et piece brasee
US9053943B2 (en) * 2011-06-24 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad design for improved routing and reduced package stress
WO2014050450A1 (ja) * 2012-09-28 2014-04-03 株式会社村田製作所 弾性波装置及びその製造方法
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
DE102014217985A1 (de) * 2014-09-09 2016-03-10 Robert Bosch Gmbh Verfahren zum Herstellen eines Bondpads, Bondpad und Bondverfahren
US10670626B2 (en) 2017-12-15 2020-06-02 Keysight Technologies, Inc. Test fixture for observing current flow through a set of resistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
WO2003058812A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verfahren zur hermetischen verkapselung eines bauelements

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310551A (ja) 1986-07-01 1988-01-18 Nec Corp 集積回路装置
JPS6310551U (de) * 1986-07-09 1988-01-23
JP2697116B2 (ja) * 1989-04-19 1998-01-14 富士通株式会社 インジウム半田の接合構造
DE4227848B4 (de) * 1991-11-28 2009-05-07 Robert Bosch Gmbh Bauteilträger und Verfahren zum Halten eines aus einem ferromagnetischen Werkstoff ausgebildeten Bauteils
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JP3206243B2 (ja) 1993-09-20 2001-09-10 富士通株式会社 ボンディングパッド及びその形成方法
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3345588B2 (ja) * 1998-11-12 2002-11-18 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
JP2000284492A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 露光装置、露光方法及びプログラムを記録した記憶媒体
JP2001021868A (ja) * 1999-06-30 2001-01-26 Ind Technol Res Inst 液晶表示素子の製造方法
JP4021104B2 (ja) * 1999-08-05 2007-12-12 セイコーインスツル株式会社 バンプ電極を有する半導体装置
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
US6387793B1 (en) * 2000-03-09 2002-05-14 Hrl Laboratories, Llc Method for manufacturing precision electroplated solder bumps
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
JP3925133B2 (ja) * 2000-12-26 2007-06-06 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
JP2003017521A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US6808955B2 (en) * 2001-11-02 2004-10-26 Intel Corporation Method of fabricating an integrated circuit that seals a MEMS device within a cavity
TW521407B (en) * 2002-01-30 2003-02-21 Advanced Semiconductor Eng Under bump structure, wafer and the manufacture method
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US6881654B2 (en) * 2002-10-31 2005-04-19 United Electronics Corp. Solder bump structure and laser repair process for memory device
TWI244184B (en) * 2002-11-12 2005-11-21 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy and method for fabricating the same
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
DE10301934A1 (de) 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
US20050014313A1 (en) * 2003-03-26 2005-01-20 Workman Derek B. Underfill method
US6900538B2 (en) * 2003-06-03 2005-05-31 Micrel, Inc. Integrating chip scale packaging metallization into integrated circuit die structures
US6943396B2 (en) * 2003-06-17 2005-09-13 Infineon Technologies Ag Electro-static discharge protection circuit and method for making the same
JP3884729B2 (ja) 2003-07-30 2007-02-21 Ｔｄｋ株式会社 表面弾性波素子の製造方法及び電極膜の評価方法
KR100804392B1 (ko) * 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US20080169555A1 (en) * 2007-01-16 2008-07-17 Ati Technologies Ulc Anchor structure for an integrated circuit
JP4693852B2 (ja) * 2008-02-22 2011-06-01 パナソニック株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
WO2003058812A1 (de) * 2001-12-28 2003-07-17 Epcos Ag Verfahren zur hermetischen verkapselung eines bauelements

Also Published As

Publication number Publication date
US20090020325A1 (en) 2009-01-22
DE102005009358A1 (de) 2006-09-07
US8456022B2 (en) 2013-06-04
WO2006092200A1 (de) 2006-09-08
JP5248868B2 (ja) 2013-07-31
JP2008537636A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
DE102005009358B4 (de) Lötfähiger Kontakt und ein Verfahren zur Herstellung
DE10164502B4 (de) Verfahren zur hermetischen Verkapselung eines Bauelements
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE10134748B4 (de) Oberflächenwellenbauelement
DE1965546C3 (de) Halbleiterbauelement
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE102004058016B4 (de) Mit akustischen Oberflächenwellen arbeitendes Bauelement mit hoher Bandbreite
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE19548048C2 (de) Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement (OFW-Bauelement)
DE19811870A1 (de) Thermistorelement
WO2016155965A2 (de) Kontaktanordnung und verfahren zu herstellung der kontaktanordnung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
EP2008287B1 (de) Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung
DE4301728C2 (de) Leiterplatte mit lötbarer dünner Metallschicht zum Auflöten von elektronischen Bauelementen
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE19628702A1 (de) Flußmittelfreie Kontaktierung von Bauelementen
EP2044405B1 (de) Temperaturmesssensor und verfahren zu dessen herstellung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
EP2901504B1 (de) Kontaktierung eines elektrischen bauelements und verfahren zur herstellung derselben
WO2008142081A2 (de) Bauelement mit mechanisch belastbarer anschlussfläche
DE102016119676A1 (de) Verfahren und Halbleiterchipvorrichtung
EP1692476B1 (de) Bauelement und verfahren zu dessen herstellung
DE10063914A1 (de) Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
DE10246784B4 (de) Mit akustischen Wellen arbeitendes Bauelement mit geringer Einfügedämpfung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120207

R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee