JP5248868B2 - ろう付け可能な接合部及び該接合部の形成のための方法 - Google Patents

ろう付け可能な接合部及び該接合部の形成のための方法 Download PDF

Info

Publication number
JP5248868B2
JP5248868B2 JP2007557354A JP2007557354A JP5248868B2 JP 5248868 B2 JP5248868 B2 JP 5248868B2 JP 2007557354 A JP2007557354 A JP 2007557354A JP 2007557354 A JP2007557354 A JP 2007557354A JP 5248868 B2 JP5248868 B2 JP 5248868B2
Authority
JP
Japan
Prior art keywords
layer
ubm
metallization
pad
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007557354A
Other languages
English (en)
Other versions
JP2008537636A (ja
Inventor
ハメディンガー ローベルト
カストナー コンラート
マイアー マルティン
オプエッサー ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2008537636A publication Critical patent/JP2008537636A/ja
Application granted granted Critical
Publication of JP5248868B2 publication Critical patent/JP5248868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電気的な構成部材のためのろう付け可能な接合部であって、該接合部によって前記構成部材をろう付けして電気的に接続する形式のものに関する。特に本発明は、アルミニウムを含む金属被覆若しくは金属膜を備えた構成要素のためのろう付け可能な接合部に関する。アルミニウムは直接にはろう付けできないので、アルミニウム金属被覆上に付加的にろう付け可能な被覆若しくは層を必要としている。
ろう付け可能な接合部は、例えばSMD用構成要素（表面実装用の構成要素若しくは構成部品）のため、若しくはフリップチップ内に組み込まれる構成要素のために用いられる。フリップチップ部品において、表面に構成要素パターン若しくは構成構造体を有するチップは、ろう材から成るバンプを用いて支持基板若しくはサブストレート上にろう付けされている。このような接合方法においては利点として、接合若しくは接続のために必要な費用が少なく、基板上に実装されるチップは接合若しくは接続のための広い面を必要とせず、かつ構成要素パターンはチップと支持基板との間に配置することによって保護されている。
例えば携帯電話内でフィルタとして用いられるSAW構成要素は、さらに小型化されている。フリップチップ部品においてSAW用構成要素は、公知技術を用いて、例えば本発明の出願人によって開発されたCSS-Plus法と呼ばれる技術を用いて容易にパッケージされるようになっており、この場合にチップ寸法は実質的に構成要素寸法を規定し、ひいてはCSSPパッケージ(Chip-Sized-SAM-Package)を規定している。CSSPlusパッケージの例は例えば国際公開０３／０５８８１２号パンフレットに記載されている。
小型化に際して、チップ表面において所要スペースを節減し、かつ表面上の平面的な構成要素パターンを小さくする必要がある。このために、例えばろう付け可能な接合部若しくはアンダーバンプ金属被覆（UBM）も小さくする必要があり、最新の２ＧＨz範囲の構成要素においてバンプの直径は例えばほぼ９０μｍである。しかしながらバンプ直径を小さくすると、ろう付け箇所の機械的な安定性を損ない、ろう付け箇所のろう材若しくはバンプは裂断され、ひいては構成要素を損傷するおそれがある。
本発明の課題は、小さくされたろう付け箇所の機械的な強度を改善することである。
前記課題を解決するために本発明の構成では、電気的な構成部材のためのろう付け可能な接合部は、サブストレート若しくは基板上に施されたパッド金属被覆、及び、ろう付けのための領域で前記パッド金属被覆上に施されたアンダーバンプ金属被覆（下面バンプ用金属被覆）を備えており、この場合に、前記パッド金属被覆は、前記アンダーバンプ金属被覆の下側でパターン形成されており、該パターン形成によって基板表面の一部分を露出させてあり、露出させてある前記一部分は前記アンダーバンプ金属被覆と直接に接触しており、つまり換言すると、前記パッド金属被覆は所定のパターンで除去されており、前記パッド金属被覆の除去された部分では前記アンダーバンプ金属被覆は基板の表面と直接に接触している。
本発明は、ろう付け箇所の機械的な強度不足の原因がバンプ自体にあるのではなく、ろう付け可能若しくは溶融接着可能な接合部のために用いられる金属被覆にあるという本発明者による知見に基づくものである。特にUBM金属被覆（アンダーバンプ金属被覆）とその下に位置するパッド金属被覆との間の境界面では、剥離若しくは裂断が生じやすい。
本発明に基づくろう付け可能な接合部では、バンプ結合部の機械的な強度は、剥離がバンプ内でしか剥離を生ぜしめないように改善されており、ろう付け可能な接合部内の強度不足は完全に解消されている。このことは、本発明に基づきUBM金属被覆の下側でパッド金属被覆を、UBM金属被覆が部分的に基板の表面と接触できるようにパターン形成することによって達成されている。このような構成の利点として、機械的な強度はUBM金属被覆と基板表面との結合並びに、UBM金属被覆とパッド金属被覆との結合によって得られるようになっている。さらなる利点として、パッド用金属被覆のパターン形成によってインターフェースの表面を拡大してあり、これによってUBM金属被覆とパッド金属被覆との間の境界面の付着力若しくは接着力を増大している。さらにパターンの交差も強度を高めている。
強度の改善は、UBM金属被覆の下側でパッド金属被覆の一部分を除去してあり、その結果、該部分でUBM金属被覆を直接に基板表面に接触させ、つまり基板表面と結合してあることによってすでに達成されている。有利には、パッド金属被覆はUBM金属被覆の下側で、複数回繰り返される模様、つまり繰り返し模様でパターン形成されており、このようなパターンはUBMに対するインターフェースをさらに増大している。
パッド金属被覆の、UBM金属被覆の下側でのパターン形成は有利には、互いに平行に並べられた複数のストリップ（条片状部分若しくは隆起部）から成る模様、例えば縞模様（縦縞模様若しくは横縞模様）で行われており、ストリップ間では、つまり溝状若しくはスリット状の切欠き部では基板表面は露出しており、その結果、パッド金属被覆上に施されるUBM金属被覆はチップの表面と接触するようになっている。平行な各ストリップは、該ストリップに対して横方向、例えば垂直方向に延びる単数若しくは複数の結合ストリップによって互いに接続されて、ろう付け接合部の電気的なパラメータを改善している。
UBM金属被覆は多層構造で形成され、つまり多層構造体として形成されていてよく、多層構造体は表面側にろう材のための濡れ性の少なくとも１つの層と内部に少なくとも１つの拡散バリア層を有している。これらの層のために原理的にはニッケルを混入することも可能である。拡散バリア層は、有利には比重の高い貴金属、特にプラチナによって形成されている。
ろう付け接合部の強度のさらなる改善は、UBM金属被覆の最下位の層として接着剤層を設けることによって達成され、接着剤層は基板表面へのUBM金属被覆への付着を改善している。タンタル酸リチウム製のチップとして製造されたSAW構成要素にとって、チタンから成る接着剤層を用いることは知られている。パターン形成されたパッド金属被覆を介して、チタンを含む接着剤層を基板に直接に接触させるようになっているろう付け接合部は、ろう付け接合部の機械的な強度をさらに改善している。
パッド金属被覆は、接着剤層と濡れ性のある表面との間に別の１つ若しくは複数の層を備えていてよく、該層は構成要素の熱負荷に際して特にろう付け接合部のバンプ結合部に生じるストレス若しくは負荷（応力）を補償するようになっている。これによって機械的な熱応力を補償できるようになっている。
パッド金属被覆は有利にはUBM金属被覆の下側でのみパターン形成（パターニング）されていて、ほかの領域では、つまりUBM金属被覆の外側の領域では一貫して延びるように施され、すなわち中断されることなく施されている。パッド用金属被覆によって占められる面を小さくする場合でも、パッド金属被覆は一般的にUBM金属被覆よりも大きくなっており、それというのは特にパッド金属被覆は有利には方形に形成されているのに対して、UBM金属被覆はバンプ断面に対応して円形若しくは楕円形に形成されているからである。したがってパッド金属被覆は円形若しくは楕円形にパターン形成された領域を有しており、該領域の上にUBM金属被覆は施されている。
パッド金属被覆自体は一般的に公知の構成で形成されていてよい。標準の金属被覆は、アルミニウムから成る１つの層、若しくはアルミニウムを含む合金から成る１つの層を有している。パッド金属被覆は、アルミニウム若しくはアルミニウム合金から成る１つの層と、アルミニウムよりも硬い別の層若しくは銅層とから成る多層構造体として形成されていてよい。パッド金属被覆のための有利な多層構造体は、アルミニウム／銅／アルミニウムの層順序で形成されている。もちろんパッド金属被覆の下側に、特にチタンから成る接着剤層を付加的に設けることもできる。
ろう付け可能な接合部の形成のために、構成要素（構成部材）の基板の表面上に、第１のレジスト樹脂層（マスク用のネガ型レジスト若しくはポジ型レジストとして用いられて後で除去される被膜、樹脂被膜）を施し、該レジスト樹脂層に、少なくとも１つの接続面若しくは少なくとも１つのパッドを有する金属被覆のためのパターンを形成し、次いでパッド金属被覆のために必要な層（被膜）を前記第１のレジスト樹脂層の面全体に施し、次いでパターン形成された前記第１のレジスト樹脂層及び前記パッド金属被覆のための層の、前記パターン形成された第１のレジスト樹脂層上に付着する層部分を除去し、次いで第２のレジスト樹脂層を施して、所定のパターンを形成し、つまりUBM金属被覆のためのパターンを形成し、次いでUBM金属被覆（バンプ用層若しくはバンプ用膜）を施し、次いで前記第２のレジスト樹脂層及び該層上の金属被覆を除去するようになっており、この場合に前記第１のレジスト樹脂層のパターンは、UBM金属被覆の領域でパッド金属被覆のために繰り返しの模様で形成され、つまり互いに平行にかつ交互に並べられた切欠き部と隆起部とを有している。
第１及び第２のレジスト樹脂層のパターン形成は有利にはフォトリソグラフィによって行われてよい。第１のレジスト樹脂層の照射（露光）はステッパを用いて行われ、第２のレジスト樹脂層の照射は露光マスクを用いて行われる。ろう付け可能な接合部は、フリップチップでSAW用構成要素を支持体若しくは基板に組み付ける際に用いられる。
次に本発明を図示の実施例に基づき詳細に説明してある。図面は本発明の理解のために用いられ、概略的に示されたものであり、正確な寸法比で示されてものではない。同じ構成部分若しくは同じ機能の構成部分には、同じ符号を付してある。図面において、
図１は、基板上のろう付け可能な接合部を示しており、
図２は、パターン形成されたパッド金属被覆の平面を示しており、
図３は、ろう付け可能な１つの接合部の形成時の各工程を示しており、
図４は、UBM金属被覆の層構造の１つの実施例の概略断面図であり、
図５は、UBM金属被覆の層構造の別の実施例の概略断面図である。
図１は、基板上のろう付け可能な接合部を断面（図１ａ）及び平面（図１ｂ）で概略的に示している。基板ＳＵ、例えば半導体基板若しくは圧電用基板上に設けられたろう付け可能な接合部は、基板上に直接に施されたパッド金属被覆ＰＭ及び、該パッド金属被覆（接続用金属被覆）上に施されたＵＢＭ金属被覆ＵＢＭを含んでいる。パッド金属被覆は、パターン形成された領域ＳＢを有しており、該領域（パターン形成領域）は隆起部ＥＨと切欠き部ＡＮとによってパターン形成されており、この場合に、切欠き部では基板ＳＵの表面は露出され、つまり金属被覆で覆われていない。パッド金属被覆は、例えば構成要素の表面に導電性のパターンを形成するために用いられるものと同じ通常の金属被覆若しくは金属膜であり、導電性のパターンでもって形成され、有利には同じ構造で生ぜしめられる。ＵＢＭ金属被覆ＵＢＭは、少なくともパターン形成された領域ＳＢに施されていて、切欠き部（貫通部）ＡＮ内に入り込んで、基板ＳＵの表面と接触している。ＵＢＭ金属被覆の面積を、パターン形成された領域ＳＢよりも小さく若しくは大きくすることも可能である。
図１ｂはろう付け可能な接合部の平面を示している。パッド金属被覆は平面的な若しくは扁平な金属被覆であり、該金属被覆は、部分的に示すリード線若しくはリード端子ＺＬを介して構成部材若しくは構成要素の導電性のパターンに接続されるようになっている。パッド金属被覆ＰＭと能動素子用パターン若しくは起動素子用パターンとの電気的な接続を、下側から基板を通して行うことも可能であり、この場合にパッド金属被覆の電気的な接続は、例えば基板若しくは少なくとも１つの上側の基板層を貫く貫通接触部によって行われる。このような実施例ではＵＢＭ金属被覆は、パターン化された領域ＳＢを完全に覆っている。
図２は、パッド金属被覆ＰＭの可能なパターン形成を示しており、この場合に図２ａには、表面のパターン形成領域ＳＢ内の密度の低いパターンを示してあり、図２ｂには、密度の高いパターン、つまり金属被覆割合の高いパターンを示してある。パッド金属被覆のパターンは、互いに平行にかつ一列に並べて配置された筋状若しくは溝状の複数の切欠き部ＡＮから成っており、各切欠き部は互いに金属被覆の適切なストリップパターンＳＭ（複数の隆起部若しくは条片状部分）によって仕切られている。ストリップパターンのストリップに対して横方向、例えば垂直方向に、該ストリップパターンＳＭよりも幅の広い１つの接続ストリップＶＳを延在させてあり、該接続ストリップは、ストリップパターンＳＭの各ストリップを互いにつないでいる。ストリップパターンは外側のすべての端部で残りのパッド金属被覆ＰＭと導電接続されており、これによってはんだ接合部の直列抵抗は小さく保たれるようになっている。
パターン形成領域ＳＢのパッド金属被覆ＰＭの面積割合は、電気的な所定の値及びストリップパターンＳＭ及び接続ストリップＶＳとこれらの上に施されるＵＢＭ金属被覆（図示省略）との間の必要な電気接続に依存して規定される。金属面の高い面積割合を必要とする場合には、ストリップパターンの厚さが厚くされるか、若しくはストリップパターンの個別のストリップ（縞若しくは条片状部分）の数が、図２ｂに示してあるように増大される。
原理的には、パターン形成領域ＳＢには任意のパターン形成が可能である。しかしながら図示のパターンは、利点としてステッパを用いて、後で除去されるべき樹脂被覆の露光及び除去によって簡単に作成される。さらなる利点として、ストリップパターンＳＭのために選ばれた直線状のパターンは、除去技術若しくは切除技術によって特に簡単に形成される。樹脂被覆は金属被覆の、樹脂被覆のパターン上にある金属被覆部分と一緒に簡単に除去される。金属被覆の厚さ及びパターンは、バンプの直径に依存して選ばれ、バンプを小さくすることに伴って金属被覆割合を増大すると有利であり、しかしながら金属被覆割合の増大は、パターン形成を簡単にするために、ストリップパターン（縞模様パターン）にストリップを追加的に設けることによって行われるのではなく、ストリップパターンのストリップの幅を大きくすることによって実施されてよい。接続ストリップＶＳによって、ストリップパターンのすべてのストリップ間の相互の接続（接触）を改善しており、このことは、電気抵抗を減少させ、パッド金属被覆とＵＢＭ金属被覆との間の電気的な接続の改善につながっている。
図３に、ろう付け可能な接合部の形成を概略的な断面で示してある。第１の工程で基板ＳＵの表面全体に、後で除去される樹脂被膜（樹脂被覆、レジスト樹脂層若しくはラッカー層）を施して、第１のマスクＡＭ１をパターン形成してある。樹脂被膜は除去被膜若しくは除去層とも称される。樹脂被膜のパターン形成は、金属被覆のための領域で基板ＳＵの表面を露出させることによって行われている。
次の工程で、パッド金属被覆ＰＭＳのための層を第１のマスクＡＭ１上に形成してある。パッド金属被覆は、複数の層を含んでいてよく、この場合に金属被覆の各層は連続する複数の工程で順次に形成される。個別の層は有利には蒸着によって形成される。金属被覆の該形成工程は図３Ｂに示してある。
図３Ｃは完成したパッド金属被覆ＰＭを示しており、パッド金属被覆は第１のマスクＡＭ１を、該マスク上にある金属層ＰＭＳと一緒に除去することによって形成されている。パッド金属被覆ＰＭは中央の領域に、隆起部ＥＨと切欠き部ＡＮとから成るパターンを有している。
次の工程で第２のマスクＡＭ２は、樹脂被膜を面全体に施し、かつパターン形成することによって形成されている。ＵＢＭ金属被覆の領域では、樹脂被膜を除去してある。第２のマスクの形成工程は、図３Ｄに示してある。
図３Ｅの工程では、ＵＢＭ金属被覆のための層ＵＢＭを面全体に形成してある。図３Ｆに示す次の工程では、第２のマスクＡＭ２はＵＢＭ金属被覆のための金属層ＵＢＭＳの、該マスク上にある部分と一緒に除去されており、完成したろう付け可能な接合部を達成している。
ＵＢＭ金属被覆も複数の層で形成されていてよい。図４は、ＵＢＭ金属被覆ＵＢＭのための可能な層構造を示している。基板ＳＵに良好に付着する最下位の層として、有利には粘着剤層若しくは接着剤層ＨＳ１を設けてある。ＵＢＭ金属被覆の最上位の層は、はんだの濡れやすい層ＢＳであり、中間に位置する拡散バリア層は、金属から接合部及び特に基板ＳＵへの不都合な拡散を防止している。拡散は、濡れやすい層ＢＳから起こり、或いははんだ付け過程において濡らされる層ＢＳの金属とろう材との間に生じる合金から起こるものである。
圧電性の材料上に施されるＵＢＭ金属被覆若しくはタンタル酸リチウムから成る基板上に施されるＵＢＭ金属被覆に、例えば１００ｎｍのチタンから成る第１の接着層ＨＳ１、２００ｎｍのプラチナから成る拡散バリア層及び１００ｎｍの金から成る層ＢＳを含む層構造が適している。別の基板の場合に接着材層ＨＳにとって、別の材料を選ぶこともできる。拡散バリアにとっては別の重金属も適している。濡れ性の層ＢＳのための溶解しやすい金は、ＵＢＭ金属被覆を迅速に処理してろう付けする場合にはニッケルによって代替される。
図５はＵＢＭ金属被覆のための別の実施例を示しており、該金属被覆は、第２の接着剤層ＨＳ２、応力補償層ＳＫ、第１の接着剤層ＨＳ１、拡散バリア層ＤＢ及び濡れ性の層ＢＳから成っている。応力補償層ＳＫは、構成要素を支持体若しくは基板上にろう付けする場合にＵＢＭ金属被覆のろう付け箇所に生じる応力を吸収して補償するために用いられている。応力補償（ストレス補償）は、層厚さを厚くすること並びに圧力補償層のための弾性係数及び熱膨張係数の高い材料を用いることによって達成される。タンタル酸リチウム製の基板上のＵＭＢのために適したＵＢＭ金属被覆は、例えば第２の接着剤層ＨＳ２としての３０ｎｍのチタン、応力補償層ＳＫとしての４００ｎｍのアルミニウム、第１の接着剤層ＨＳ１としての１００ｎｍのチタン、拡散バリア層ＤＢとしての２００ｎｍのプラチナ及び濡れ性の層ＢＳとしての１００ｎｍの金を含んでいる。
本発明に基づくろう付け可能な接合部は、接続部若しくはパッドと一緒に形成して基板上に配置された導電性のパターンを有する構成要素に特に適している。該ろう付け可能な接合部は、音波で作動する構成要素、特に地上波で作動する構成要素、SAW構成要素若しくはバルク音波で作動するFBAR共鳴器に適している。本発明に基づくろう付け可能な接合部は、ほかのあらゆる基板材料において基板上での接合部の付着若しくは接着の改善を達成し、かつパッド金属被覆とＵＢＭ金属被覆との改善された複合体を形成しており、このような複合体は、ろう付け可能な接合部と外周部分とを電気的及び機械的に結合するための改善されたろう付け箇所を成している。これによって、構成要素の信頼性も、ひいては構成要素の耐用年数も高められている。本発明は図示の実施例に限定されるものではなく、特に使用される材料、パターン及び層厚さはそれぞれ任意に選ばれ得るものである。
基板上のろう付け可能な接合部の断面図 基板上のろう付け可能な接合部の平面図 パターン形成されたパッド金属被覆の１つの実施例の平面図 パターン形成されたパッド金属被覆の別の実施例の平面図 接合部の形成時の第１の工程を示す図 接合部の形成時の第２の工程を示す図 接合部の形成時の第３の工程を示す図 接合部の形成時の第４の工程を示す図 接合部の形成時の第５の工程を示す図 接合部の形成時の第６の工程を示す図 UBM金属被覆の１つの実施例の概略断面図 UBM金属被覆の別の実施例の概略断面図
符号の説明
ＳＵ 基板、 ＰＭ パッド金属被覆、 ＵＢＭ ＵＢＭ金属被覆、ＳＢ 領域、 ＥＨ 隆起部、 ＡＮ 切欠き部、 ＺＬ リード端子、 ＳＭ ストリップパターン、 ＶＳ 接続ストリップ、 ＰＭＳ 層、 ＵＢＭＳ 層、 ＢＳ 層、 ＤＢ 拡散バリア層、 ＨＳ 接着剤層、 ＳＫ 応力補償層、 ＡＭ マスク

Claims (8)

  1. 電気的な構成部材のためのろう付け可能な接合部であって、基板（SU）上に施されたパッド金属被覆（PM）、及び、ろう付けのための領域で前記パッド金属被覆上に施され多層構造体として形成されたUBM金属被覆（UBM）を備えており、前記パッド金属被覆は、前記UBM金属被覆の下側でパターン形成されており、該パターン形成によって基板表面の一部分を露出させてあり、露出させてある前記一部分は前記UBM金属被覆と直接に接触しており、前記パッド金属被覆（PM）は前記UBM金属被覆（UBM）の下側に、互いに平行に並べられた複数のストリップ（SM,EH）から成るパターンを有しており、該パターンの前記複数のストリップは、該ストリップに対して垂直に延びる１つの接続ストリップ（VS）によって互いに接続されており、
    前記パッド金属被覆（PM）は、アルミニウムまたはアルミニウムを含む合金から成る層を有し、
    前記多層構造体は、チタンを含む接着剤層（HS）、Pｔを含む拡散バリア層（DB）、及び金を含む濡れ性の層（BS）を有し、
    前記多層構造体はさらに、応力補償層（SK）及び接着剤層（HS）から選ばれた別の層を有することを特徴とする電気的な構成部材のためのろう付け可能な接合部。
  2. パッド金属被覆（PM）はUBM金属被覆（UBM）の下側に、繰り返し模様（SM）のパターンを有している請求項１に記載の接合部。
  3. パッド金属被覆（PM）のパターン形成された領域（SB）は、UBM金属被覆（UBM）の大きさに略一致しており、前記パッド金属被覆（PM）の前記領域以外の領域は、一貫して延びる、パターンが形成されていない金属被覆（PM）を有している請求項１又は２に記載の接合部。
  4. パッド金属被覆（PM）は、更なる層を含む多層構造体を有する請求項１から３のいずれか１項に記載の接合部。
  5. チタンを含む別の接着剤層（HS２）を、パッド金属被覆（PM）の下側に配置してある請求項１から４のいずれか１項に記載の接合部。
  6. 請求項１から５のいずれか１項に記載のろう付け可能な接合部を形成する方法において、
    構成部材の基板の表面上に、第１の除去層（AM１）を施し、
    前記第１の除去層に、少なくとも１つの接続面若しくはパッドを有する金属被覆のためのパターンを形成し、
    パッド金属被覆（PM）のために必要な層（PMS）を全面的に施し、
    パターン形成された前記第１の除去層（AM１）及び前記パッド金属被覆のための層（PMS）の、前記パターン形成された第１の除去層上に付着する層部分を除去し、
    第２の除去層（AM２）を施して、UBM金属被覆（UBM）のパターンを形成し、
    前記第２の除去層を除去し、UBM金属被覆の領域でパッド金属被覆が互いに交互に並べられた切欠き部（AN）と隆起部（EH）とを有する模様（SM）で、前記第１の除去層のパターンが形成され、
    前記パッド金属被覆（PM）は前記UBM金属被覆（UBM）の下側に、互いに平行に並べられた複数のストリップ（SM,EH）から成るパターンを形成し、前記複数のストリップは、該ストリップに対して垂直に延びる１つの接続ストリップ（VS）によって互いに接続されることを特徴とする、ろう付け可能な接合部を形成する方法。
  7. 第１及び第２の除去層（AM１，AM２）のパターン形成をフォトリソグラフィによって行い、第１の除去層の露光のためにステッパを用い、かつ第２の除去層の露光のために露光マスクを用いることを特徴とする請求項６に記載の方法。
  8. フリップチップで支持体上に組み付けられるSAW用構成要素において用いることを特徴とする請求項１から６のいずれか１項に記載のろう付け可能な接合部の使用法。
JP2007557354A 2005-03-01 2006-02-09 ろう付け可能な接合部及び該接合部の形成のための方法 Expired - Fee Related JP5248868B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005009358.2 2005-03-01
DE102005009358.2A DE102005009358B4 (de) 2005-03-01 2005-03-01 Lötfähiger Kontakt und ein Verfahren zur Herstellung
PCT/EP2006/001160 WO2006092200A1 (de) 2005-03-01 2006-02-09 Lötfähiger kontakt und ein verfahren zur herstellung

Publications (2)

Publication Number Publication Date
JP2008537636A JP2008537636A (ja) 2008-09-18
JP5248868B2 true JP5248868B2 (ja) 2013-07-31

Family

ID=36293646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557354A Expired - Fee Related JP5248868B2 (ja) 2005-03-01 2006-02-09 ろう付け可能な接合部及び該接合部の形成のための方法

Country Status (4)

Country Link
US (1) US8456022B2 (ja)
JP (1) JP5248868B2 (ja)
DE (1) DE102005009358B4 (ja)
WO (1) WO2006092200A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269581B2 (ja) 2017-12-15 2023-05-09 キーサイト テクノロジーズ， インク． １組の抵抗器を通る電流の流れを観測するテストフィクスチャ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007023590A1 (de) * 2007-05-21 2008-11-27 Epcos Ag Bauelement mit mechanisch belastbarer Anschlussfläche
FR2952314B1 (fr) * 2009-11-12 2012-02-10 Sagem Defense Securite Procede de brasage, gyroscope et piece brasee
US9053943B2 (en) * 2011-06-24 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad design for improved routing and reduced package stress
WO2014050450A1 (ja) * 2012-09-28 2014-04-03 株式会社村田製作所 弾性波装置及びその製造方法
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
DE102014217985A1 (de) * 2014-09-09 2016-03-10 Robert Bosch Gmbh Verfahren zum Herstellen eines Bondpads, Bondpad und Bondverfahren

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310551A (ja) 1986-07-01 1988-01-18 Nec Corp 集積回路装置
JPS6310551U (ja) * 1986-07-09 1988-01-23
JP2697116B2 (ja) 1989-04-19 1998-01-14 富士通株式会社 インジウム半田の接合構造
DE4227848B4 (de) 1991-11-28 2009-05-07 Robert Bosch Gmbh Bauteilträger und Verfahren zum Halten eines aus einem ferromagnetischen Werkstoff ausgebildeten Bauteils
US5376584A (en) 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JP3206243B2 (ja) 1993-09-20 2001-09-10 富士通株式会社 ボンディングパッド及びその形成方法
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP3345588B2 (ja) * 1998-11-12 2002-11-18 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
JP2000284492A (ja) * 1999-03-30 2000-10-13 Seiko Epson Corp 露光装置、露光方法及びプログラムを記録した記憶媒体
JP2001021868A (ja) * 1999-06-30 2001-01-26 Ind Technol Res Inst 液晶表示素子の製造方法
JP4021104B2 (ja) * 1999-08-05 2007-12-12 セイコーインスツル株式会社 バンプ電極を有する半導体装置
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
US6387793B1 (en) * 2000-03-09 2002-05-14 Hrl Laboratories, Llc Method for manufacturing precision electroplated solder bumps
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
JP3925133B2 (ja) 2000-12-26 2007-06-06 株式会社村田製作所 弾性表面波装置の製造方法及び弾性表面波装置
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection
JP2003017521A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
US6808955B2 (en) * 2001-11-02 2004-10-26 Intel Corporation Method of fabricating an integrated circuit that seals a MEMS device within a cavity
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
TW521407B (en) * 2002-01-30 2003-02-21 Advanced Semiconductor Eng Under bump structure, wafer and the manufacture method
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US6881654B2 (en) 2002-10-31 2005-04-19 United Electronics Corp. Solder bump structure and laser repair process for memory device
TWI244184B (en) * 2002-11-12 2005-11-21 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy and method for fabricating the same
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
DE10301934A1 (de) 2003-01-20 2004-07-29 Epcos Ag Elektrisches Bauelement mit verringerter Substratfläche
US20050014313A1 (en) * 2003-03-26 2005-01-20 Workman Derek B. Underfill method
US6900538B2 (en) * 2003-06-03 2005-05-31 Micrel, Inc. Integrating chip scale packaging metallization into integrated circuit die structures
US6943396B2 (en) * 2003-06-17 2005-09-13 Infineon Technologies Ag Electro-static discharge protection circuit and method for making the same
JP3884729B2 (ja) 2003-07-30 2007-02-21 Ｔｄｋ株式会社 表面弾性波素子の製造方法及び電極膜の評価方法
KR100804392B1 (ko) * 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
DE102006025162B3 (de) 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US20080169555A1 (en) * 2007-01-16 2008-07-17 Ati Technologies Ulc Anchor structure for an integrated circuit
JP4693852B2 (ja) * 2008-02-22 2011-06-01 パナソニック株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7269581B2 (ja) 2017-12-15 2023-05-09 キーサイト テクノロジーズ， インク． １組の抵抗器を通る電流の流れを観測するテストフィクスチャ

Also Published As

Publication number Publication date
US20090020325A1 (en) 2009-01-22
WO2006092200A1 (de) 2006-09-08
JP2008537636A (ja) 2008-09-18
US8456022B2 (en) 2013-06-04
DE102005009358A1 (de) 2006-09-07
DE102005009358B4 (de) 2021-02-04

Similar Documents

Publication Publication Date Title
JP5248868B2 (ja) ろう付け可能な接合部及び該接合部の形成のための方法
TWI298913B (ja)
JP4706907B2 (ja) 圧電デバイスとその製造方法
US20070145603A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US10424715B2 (en) Elastic wave device and manufacturing method for same
JP6267803B2 (ja) 配線基板、電子装置および電子モジュール
JP3502800B2 (ja) 半導体装置の製造方法
JP2009283484A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
WO2019004264A1 (ja) 電子部品モジュール及びその製造方法
JPH10261507A (ja) サーミスタ素子
EP1881603A2 (en) Surface acoustic wave device
US9065420B2 (en) Fabrication method of acoustic wave device
JP3772983B2 (ja) 電子装置の製造方法
US6951047B2 (en) Method of manufacturing a surface acoustic wave element
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JP2017175000A (ja) 電子部品およびその製造方法、ならびに、インターポーザ
CN111656516A (zh) 电子部件封装及其制造方法
WO2019004266A1 (ja) 電子部品モジュール
US20210203302A1 (en) Multilayer body and method of manufacturing the same
JP4611871B2 (ja) 半導体装置及びその製造方法、並びに電子装置
US20100116531A1 (en) Component with Mechanically Loadable Connecting Surface
US6734042B2 (en) Semiconductor device and method for fabricating the same
CN1237580C (zh) 具有焊块底部金属化结构的半导体装置及其制程
JP2000286662A (ja) 弾性表面波素子、その製造方法、及びｓａｗデバイスの構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120406

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120427

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120509

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120606

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5248868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees