CN111656516A - 电子部件封装及其制造方法 - Google Patents

电子部件封装及其制造方法 Download PDF

Info

Publication number
CN111656516A
CN111656516A CN201980008251.5A CN201980008251A CN111656516A CN 111656516 A CN111656516 A CN 111656516A CN 201980008251 A CN201980008251 A CN 201980008251A CN 111656516 A CN111656516 A CN 111656516A
Authority
CN
China
Prior art keywords
electronic component
conductor
resin layer
ground
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980008251.5A
Other languages
English (en)
Other versions
CN111656516B (zh
Inventor
松川喜孝
高木阳一
胜部彰夫
越川祥高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111656516A publication Critical patent/CN111656516A/zh
Application granted granted Critical
Publication of CN111656516B publication Critical patent/CN111656516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064—Earth or grounding circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

电子部件封装(100)具备：树脂层(40)、电子部件(10)、接地部件(30)、导体膜(50)。接地部件(30)包含层叠体(31)和设置于层叠体(31)的层叠方向的端部的外部导体(32)。在层叠体(31)中，层叠有至少一个树脂膜(31a)与至少一个图案导体(31b)，并且设置有沿上述层叠方向延伸而与外部导体(32)连接的至少一个通路导体(31c)。在层叠体(31)中，图案导体(31b)中至少一个图案导体(31b)的周缘的至少局部与导体膜(50)连接，并且与通路导体(31c)电连接。外部端子以及外部导体(32)的各自的局部在树脂层(40)的同一个面暴露。

Description

电子部件封装及其制造方法
技术领域
本发明涉及电子部件封装及其制造方法。
背景技术
作为具备电子部件、树脂层、导体膜而不具备支承基板的电子部件封装的一个例子，可列举国际公开第2016/092633号(专利文献1)所记载的电子部件封装。图14是用于对在专利文献1中记载的电子部件封装进行说明的剖视图。
电子部件封装200具备：电子部件210、树脂层240、导体膜250、引线框280、线材290，而不具备支承基板。电子部件210、引线框280、线材290埋入树脂层240。
引线框280具有：第1部分281、第2部分282、配置为包围第2部分282的第3部分283。第2部分282是内部布线，第3部分283是接地端子。电子部件210固定在第1部分281之上，通过线材290而与第2部分282连接。导体膜250被赋予在树脂层240的外表面上，并与第3部分283的从树脂层240暴露的部位连接。
另外，图15是用于对电子部件封装200的制造工序的一部分进行说明的剖视图。在电子部件封装200的制造工序中，首先，如图15的(A)所示，制造封装的集合体，该封装的集合体是通过将连接有电子部件210的引线框280的集合体埋入结合树脂层240A而成的。在封装的集合体中，第3部分283成为包含邻接的两个第3部分283的结合体283W。
接下来，如图15的(B)所示，例如使用切割锯等切断封装的集合体。此时，结合体283W被切断为两个第3部分283。然后，如图15的(C)所示，向切断后的半成品赋予导体膜250，由此完成电子部件封装200。此外，导体膜250与第3部分283的从树脂层240暴露的部位连接。
专利文献1：国际公开第2016/092633号
上述的电子部件封装200的特征之一在于，是使用包含第1部分281、第2部分282、第3部分283的结合体283W的引线框280的集合体而制造的。因此，在该制造工序中，利用切割锯等同时切断由结合树脂层240A与金属构成的结合体283W。
通常，从结合树脂层240A侧开始切断。若切割锯的刀刃从结合树脂层240A到达金属所构成的结合体283W，则待切断的对象物的硬度急剧地变化。因此，欲切入对象物的切割锯的刀刃的磨损发展，或者进一步产生形变而破损，而存在需要更换切割锯的刀刃的情况。此时，刀刃的更换作业较麻烦，存在无法顺利地进行制造之担忧。
另外，结合体283W被切割锯的刀刃按压，由此存在结合体283W与结合树脂层240A剥离之担忧。而且，存在该剥离部位成为在电子部件封装200中对耐湿性等带来负面影响的构造缺陷之担忧。
发明内容
即，本发明的目的在于，提供一种能够抑制构造缺陷的产生的电子部件封装及其制造方法。
基于本发明的第1方面的电子部件封装具备：树脂层、电子部件、接地部件、导体膜。电子部件的局部被树脂层覆盖，电子部件具有外部端子。接地部件的局部被树脂层覆盖。导体膜设置于树脂层的表面。接地部件包含层叠体与设置于层叠体的层叠方向的端部的外部导体。在层叠体中，层叠有至少一个树脂膜与至少一个图案导体，并且设置有沿上述层叠方向延伸而与外部导体连接的至少一个通路导体。层叠体具有第1面、在上述层叠方向上位于与第1面相反一侧的第2面、连接第1面与第2面的第3面。在层叠体中，图案导体中至少一个图案导体的周缘的至少局部在第3面处与导体膜连接，并且与通路导体电连接。外部端子以及外部导体各自的局部在树脂层的同一个面暴露。
基于本发明的第2方面的电子部件封装的制造方法是具备树脂层、电子部件、接地部件、导体膜的电子部件封装的制造方法。电子部件的局部被树脂层覆盖，电子部件具有外部端子。接地部件的局部被树脂层覆盖。接地部件包含，层叠至少一个树脂膜与至少一个图案导体而得的层叠体以及设置于层叠体的层叠方向的端部的外部导体。导体膜设置于树脂层的表面。电子部件封装的制造方法具备：保持工序、树脂层赋予工序、除去工序、切断工序、导体膜赋予工序。在保持工序中，制造或者准备包含基材与被赋予于基材一个主面的粘着层的基台、电子部件、包含结合多个层叠体而成的结合层叠体的结合接地部件，在粘着层之上配置电子部件的外部端子与结合接地部件的外部导体，由此在基台上保持电子部件与结合接地部件。在树脂层赋予工序中，将树脂层赋予在粘着层之上，并覆盖电子部件的除了外部端子与粘着层接触的区域之外的表面以及结合接地部件的除了外部导体与粘着层接触的区域之外的表面。在除去工序中，除去基台，使电子部件的外部端子的至少局部与结合接地部件的外部导体的至少局部在树脂层的同一个面暴露。在导体膜赋予工序中，连同树脂层一起切断结合接地部件，由此分离出多个接地部件，并且图案导体的周缘的局部暴露。在导体膜赋予工序中，将导体膜赋予于树脂层的表面，并使它与暴露的图案导体的周缘的局部连接。
根据本发明，能够抑制电子部件封装中的构造缺陷的产生。
附图说明
图1是作为本发明的电子部件封装的实施方式的电子部件封装100的剖视图。
图2是接地部件30的立体透视图、以及在电子部件封装100的制造工序中使用的结合接地部件30W的立体切口图。
图3是用于对电子部件封装100的制造工序的一个例子进行说明的剖视图。
图4是在电子部件封装100的制造工序的一个例子中，表示在基台B保持有电子部件10、电子部件20以及结合接地部件30W的状态的俯视图。
图5是表示结合接地部件30W的第1变形例～第3变形例的仰视图。
图6是表示结合接地部件30W的第4变形例的仰视图以及剖视图，和切断结合接地部件30W的第4变形例而获得的接地部件30的变形例的主视图。
图7是表示结合接地部件30W的第5变形例的仰视图以及剖视图，和切断结合接地部件30W的第5变形例而获得的接地部件30的变形例的主视图。
图8是在电子部件封装100的制造工序的其他的一个例子中，表示在基台B保持有电子部件10、电子部件20以及结合接地部件30W的第6变形例的状态的俯视图(顶视图)。
图9是在电子部件封装100的制造工序的其他的一个例子中，表示在基台B保持有电子部件10、电子部件20以及结合接地部件30W的第7变形例的状态的俯视图。
图10是作为本发明的电子部件封装的实施方式的第1变形例的电子部件封装100A的剖视图。
图11是作为本发明的电子部件封装的实施方式的第2变形例的电子部件封装100B的剖视图。
图12是用于对电子部件封装100B的制造工序的一个例子进行说明的图，且是用于对工序的局部进行说明的剖视图。
图13是用于对电子部件封装100B的制造工序的一个例子进行说明的图，且是用于对接着图12的工序进行说明的剖视图。
图14是背景技术的电子部件封装200的剖视图。
图15是用于对电子部件封装200的制造工序的一部分进行说明的剖视图。
具体实施方式
以下，表示本发明的实施方式，进一步详细地说明本发明的特征之处。本发明例如应用于被要求低背化的构成电路模块的电子部件封装等，但不限定于此。
－电子部件封装的第1实施方式－
＜电子部件封装的构造＞
使用图1以及图2，对作为本发明的电子部件封装的第1实施方式的电子部件封装100的构造及其特征进行说明。
此外，各附图为示意图。另外，在制造工序上产生的各构成要素的形状的差别等不是必须反映在各附图中。即，以下，在该说明书中用于说明的附图，即使存在与实际的制品不同的部分，也能够称为在本质方面表示实际的制品。
图1是电子部件封装100的剖视图。图2的(A)是电子部件封装100所含的接地部件30的立体透视图。另外，图2的(B)是在后述的电子部件封装100的制造工序中使用的结合接地部件30W的立体切口图。
如图1所示，电子部件封装100具备：具有外部端子的电子部件10、接地部件30、树脂层40、导体膜50。电子部件10具备电子部件本体11与向电子部件本体11的表面暴露的外部端子。电子部件10例如是各种IC(Integrated Circuit)，或者是比电子部件封装100小型的电路模块等的电子部件。
在第1实施方式中，外部端子包含外部电极12和构成连接于外部电极12的第1连接部件的焊接凸点S1。焊接凸点S1使用Sn－Ag－Cu系无铅焊锡材料。此外，焊接凸点S1所使用的材料不限定于此。另外，如后所述，外部端子也可以不包含焊接凸点S1。
如图1所示，电子部件封装100也可以进一步具备具有电子部件本体21与外部电极22的电子部件20。电子部件20例如是层叠电容器、层叠电感器、各种滤波器或者各种IC等的电子部件。
在将电子部件封装100连接于电子设备的电路基板(未图示)时，接地部件30与电路基板的接地电极连接。如图2的(A)所示，接地部件30包含层叠体31与设置于层叠体31的在层叠方向上的一个端部的外部导体32。也可以是，在接地部件30包含有设置于层叠体31的在层叠方向上的另一个端部的外部导体33。
层叠体31具有第1面P1、位于与第1面P1相反一侧的第2面P2、连接第1面P1与第2面P2的第3面P3。在第1实施方式中，层叠体31呈长方体形状，在图2中，下表面是第1面P1，上表面是第2面P2，四个侧面是第3面P3。其中，层叠体31的形状不限定于此。
外部导体32设置在第1面P1上。在接地部件30具有外部导体33的情况下，外部导体33设置在第2面P2上。在外部导体33设置在第2面P2上的情况下，无需区分接地部件30的上下，从而能够更加高效地实施电子部件封装100的制造。
在第1实施方式中，层叠体31包含三个树脂膜31a、两个图案导体31b、三个通路导体31c。另外，层叠体31交替层叠树脂膜31a与图案导体31b，并使树脂膜31a的主面成为第1面P1。如下所述，通路导体31c配置于层叠体31的内部。但是，层叠体31的结构不限定于上述方式。例如，层叠体31也可以是由一个树脂膜31a、设置于树脂膜31a的一个通路导体31c、以及层叠在树脂膜31a上的一个图案导体31b构成的结构。另外，层叠体31也可以包含树脂膜31a、图案导体31b以及通路导体31c以外的构成要素。
在层叠体31中，各个图案导体31b的周缘在作为层叠体31的四个侧面的第3面P3处暴露。另外，各个图案导体31b与一端在作为层叠体31下表面的第1面P1暴露的通路导体31c直接电连接，或者经由其它通路导体31c而与通路导体31c间接地电连接。但是，不局限于上述，图案导体31b中至少一个图案导体31b只要周缘的至少局部在层叠体31的第3面P3处暴露，并且与一端在层叠体31的第1面P1处暴露的通路导体31c电连接即可(参照后述的图5)。
外部导体32设置于层叠体31的第1面P1，周缘与通路导体31c的一端电连接，该通路导体31c与在层叠体31的第3面P3暴露的图案导体31b电连接。如上述那样，设置有沿层叠体31的层叠方向延伸而与外部导体32连接的至少一个通路导体31c。
接地部件30使用例如通过已知的制造方法而制造的树脂多层基板等。树脂膜31a使用环氧树脂等绝缘性的树脂材料。图案导体31b使用Cu箔。通路导体31c使用使Cu糊料固化而得的部件。外部导体32使用被赋予了从镀Sn膜、镀Ni膜以及镀Au膜等选择出的金属镀膜的Cu箔。
但是，各构成要素所使用的材料不限定于上述方式。例如，树脂膜31a也可以使用包含玻璃等的织物或者无纺布和环氧树脂等绝缘性的树脂而成的复合材料，或者液晶聚合物等的树脂材料。另外，通路导体31c也可以通过Cu镀敷而形成。
树脂层40覆盖电子部件10的局部与接地部件30的局部。层叠体31的在第3面P3暴露的图案导体31b的周缘的局部从树脂层40暴露。另外，电子部件10的外部端子的局部即构成第1连接部件的焊接凸点S1的局部和接地部件30的外部导体32的局部，从树脂层40暴露。即，作为电子部件10的外部端子的焊接凸点S1的局部与接地部件30的外部导体32的局部，从树脂层40的相同的面暴露。
树脂层40使用使玻璃材料或者二氧化硅等分散的树脂材料作为填料。但是，不局限于此，也可以利用树脂材料单体形成树脂层40。
导体膜50覆盖树脂层40的表面，并与层叠体31的图案导体31b的从树脂层40暴露的周缘的局部连接。导体膜50使用通过溅射在树脂层40上附着金属微粒所形成的Cu膜。但是，不局限于此，也可以是使Cu糊料呈薄膜状固化而得的部件等。
如后所述，就电子部件封装100而言，首先以集合体的状态制造半成品，并经由使用切割锯等的切断工序来单片化，由此高效地被制造。在半成品的制造中，使用图2的(B)所示的包括，包含通路导体31c且结合树脂膜31Wa与结合图案导体31Wb交替层叠而成的结合层叠体31W的结合接地部件30W。
在图2的(B)的结合接地部件30W中包含有两个接地部件30。如上所述，结合接地部件30W使用通过已知的制造方法而制造的树脂多层基板等。然后，在上述的切断工序中，切削除去利用虚线表示的部位，而分离出两个接地部件30。
如上述那样，在结合接地部件30W包含有结合树脂膜31Wa，因此与在背景技术中说明的金属单体所构成的引线框的第3部分283的结合体283W相比，结合接地部件30W较柔软。即，结合接地部件30W的硬度与后述的结合树脂层40A(参照图3的(C))的硬度之差小于，上述的结合体283W的硬度与结合树脂层40A的硬度之差。因此，切割锯的刀刃从结合树脂层40A进入，即使在到达结合接地部件30W时，也能够被抑制切入待切断物时的阻力的增大。
即，切割锯的刀刃的作用于结合接地部件30W的沿行进方向按压的力较小。因此，能够抑制结合层叠体与结合树脂层间界面处的剥离的产生。因此，能够抑制完成后的电子部件封装100的构造缺陷的产生。
＜电子部件封装的制造方法＞
使用图3以及图4，对电子部件封装100的制造方法进行说明。
图3是对电子部件封装100的制造工序的一个例子进行了说明的附图。图3的(A)～(F)是分别示意性地表示在电子部件封装100的制造工序的一个例子中依次进行的各工序的剖视图。此外，图3的各图相当于图1的电子部件封装100的剖视图。
图3的(A)以及图3的(B)是表示保持工序的剖视图。在保持工序中，首先，如图3的(A)所示，制造或者准备包含基材B1和赋予在基材B1的一个主面B11上的粘着层B2的基台B、电子部件10、电子部件20、结合多个接地部件30而成的结合接地部件30W。电子部件10、电子部件20以及结合接地部件30W具有上述的构造。因此，省略详细的说明。基台B使用已知的附带粘着层的薄板等。
然后，如图3的(B)所示，在粘着层B2之上分别配置作为电子部件10的外部端子的局部的焊接凸点S1、电子部件20的外部电极22、结合接地部件30W的外部导体32。由此，在基台B上保持有电子部件10、电子部件20、结合接地部件30W。图4的(A)是表示在粘着层B2上配置有电子部件10、电子部件20以及结合接地部件30W的状态的俯视图。外部导体33省略图示。图3的(B)所示的剖视图相当于利用包含X1－X1线的面剖切处于图4的(A)所示的集合状态的电子部件封装的半成品的情况下的向视剖视图。
结合接地部件30W配置有多个，以在后述的切断工序中被切断之后，作为各个剖切面的第3面P3向作为树脂层40的四个侧面的第6面P6暴露。这样配置，由此，在切断后，图案导体31b的周缘的局部在第3面P3以及第6面P6暴露。即，能够使在树脂层40的四个侧面各自暴露的图案导体31b与导体膜50接地。
如图4的(B)所示，也可以是，结合接地部件30W配置为在切断后获得的接地部件30存在于电子部件封装100内的电子部件10以及电子部件20较少的区域。与图4的(A)相同，外部导体33省略图示。即，在各电子部件在电子部件封装100内的某个部位配置于侧面附近的情况下，能够避开这个部位，而在附近没有配置有各电子部件的侧面，配置结合接地部件30W。在该情况下，能够实现电子部件封装100的小型化。
图3的(C)是表示树脂层赋予工序的剖视图。在树脂层赋予工序中，将具有与粘着层B2接触的第4面P4及位于与第4面P4相反一侧的第5面P5的结合树脂层40A，赋予在粘着层B2上。此时，电子部件10的除了焊接凸点S1与粘着层B2接触的区域之外的表面、电子部件20的除了外部电极22与粘着层B2接触的区域之外的表面、结合接地部件30W的除了外部导体32与粘着层B2接触的区域之外的表面，被结合树脂层40A覆盖。
图3的(D)是表示除去工序的剖视图。在除去工序中，除去基台B，使第4面P4暴露，并且电子部件10的焊接凸点S1的局部、电子部件20的外部电极22的局部、结合接地部件30W的外部导体32的局部，在结合树脂层40A的第4面P4暴露。该除去工序是例如通过从结合树脂层40A剥离基台B而进行的。
图3的(E)是表示切断工序的剖视图。在切断工序中，通过切割锯的刀刃D，将结合树脂层40A切断为具有第4面P4、第5面P5、连接第4面P4与第5面P5的第6面P6的树脂层40。在该实施方式中，树脂层40成为长方体形状，在将长方体的下表面设为第4面P4，将上表面设为第5面P5时，四个侧面成为第6面P6。
通过该工序，连同结合树脂层40A一起切断结合接地部件30W，由此，分离成两个接地部件30，并且图案导体31b的周缘的局部在第3面P3以及第6面P6暴露。
图3的(F)是表示导体膜赋予工序的剖视图。在导体膜赋予工序中，向树脂层40的作为表面的第5面P5与第6面P6赋予导体膜，并使它们与图案导体31b的周缘的在第6面P6处暴露的局部连接。
在上述的电子部件封装100的制造方法中，在切断结合接地部件30W时，施加于切割锯的刀刃D的负担小于背景技术那样的切断全部由金属构成的结合接地部件的情况。而且，切断中途的被切断物的硬度的变化较小。因此，能够减少因切割锯的欲切入待切断物的刀刃D的磨损发展、或者进一步产生形变而破损而所需的刀刃D的更换作业，从而能够顺利地进行电子部件封装100的制造。
＜结合层叠体的变形例＞
使用图5～图9，对作为第1实施方式的电子部件封装100的制造所使用的结合接地部件30W的、第1变形例～第7变形例的构造及其特征进行说明。
图5是表示结合接地部件30W的第1变形例～第3变形例的仰视图。结合接地部件30W的第1变形例～第3变形例基本上具有与第1实施方式中所示的结合接地部件30W相同的构造。
图5的(A)是用于对结合接地部件30W的第1变形例进行说明的俯视图。在图5的(A)所示的第1变形例中，与在第1实施方式中表示的结合接地部件30W相同，结合层叠体31W具有矩形状的结合图案导体31Wb。但是，结合图案导体31Wb不向结合层叠体31W的侧面暴露。即，切断第1变形例的结合层叠体31W而得的层叠体31的图案导体31b仅在第3面P3中的剖切面暴露，且不与剖切面邻接的侧面接触。
在第1变形例中，结合层叠体31W的侧面成为结合树脂膜31Wa。因此，它与作为树脂材料彼此的结合树脂层40A的紧贴性进一步变好。因此，能够有效地抑制结合接地部件30W与结合树脂层40A间界面处的剥离的产生。其结果，能够有效地抑制完成后的电子部件封装100的构造缺陷的产生。
图5的(B)是用于对结合接地部件30W的第2变形例进行说明的俯视图。在图5的(B)所示的第2变形例中，结合层叠体31W在俯视时具有哑铃状的结合图案导体31Wb。而且，与第1变形例相同，结合图案导体31Wb不向结合层叠体31W的侧面暴露。
在该情况下，也能够获得与第1变形例相同的效果。另外，在第2变形例中，在层叠体31的剖切面中，树脂膜31a与暴露的图案导体31b间界面少于第1变形例。因此，能够有效地抑制切断工序时的树脂膜31a与暴露的图案导体31b间界面的剥离，或者水分向上述界面的侵入等不良情况的产生。
图5的(C)是用于对结合接地部件30W的第3变形例进行说明的俯视图。在图5的(C)所示的第3变形例中，结合层叠体31W具有，在切断后，同剖切面及和与剖切面邻接的侧面的局部连续并暴露而不向除此以外的侧面暴露的形状的结合图案导体31Wb。
在该情况下，也能够获得与第1变形例相同的效果。另外，在第3变形例中，在层叠体31的剖切面中，暴露的图案导体31b的面积与第1实施方式相同。即，不存在与导体膜50接合的面积相对于第1实施方式中的接合面积减少的情况。因此，能够使导体膜50有效地接地。
图6是结合接地部件30W的第4变形例的说明图。图6的(A)是结合接地部件30W的仰视图。图6的(B)是利用包含X2－X2线的面剖切图6的(A)所示的结合接地部件30W的情况下的向视剖视图。图6的(C)是切断结合接地部件30W的第4变形例由此获得的接地部件30的变形例的主视图。
在图6所示的第4变形例中，结合层叠体31W包含两个通路导体31c1与一个通路导体31c2，作为多个通路导体31c。通路导体31c 1配置于与第1实施方式所示的结合层叠体31W相同的位置。另一方面，如图2所示，通路导体31c2配置为与在切断工序中被切削除去的部分重叠。此外，通路导体31c2的个数不限定于一个。
即，在切断第4变形例的结合层叠体31W而获得的层叠体31中，在作为剖切面的第3面P3中，如图6的(C)所示，除了图案导体31b之外，被切断的通路导体31c2也暴露。因此，接地部件30与导体膜50间的电气的连接面积增加。其结果，能够使导体膜50进一步有效地接地。
图7是结合接地部件30W的第5变形例的说明图。图7的(A)是结合接地部件30W的仰视图。图7的(B)是利用包含X3－X3线的面剖切
图7的(A)所示的结合接地部件30W的情况下的向视剖视图。图7的(C)是切断结合接地部件30W的第5变形例由此获得的接地部件30的变形例的主视图。
图7所示的第5变形例的结合接地部件30W基本上具有与第1实施方式的结合接地部件30W相同的构造。但是，第5变形例在俯视时成为正方形。而且，外部导体32在第1面P1的对角线上设置于成为对称的位置。即，在切断工序中被切削除去的部分，是在图7的(A)中利用虚线表示的、包含在俯视时与设置有外部导体32的对角线正交的对角线的区域。因此，切断后的接地部件30在俯视时成为等腰直角三角形。
在该情况下，能够扩大在层叠体31的剖切面暴露的图案导体31b的面积。其结果，接地部件30与导体膜50间电气的连接面积增加。其结果，能够使导体膜50进一步有效地接地。
图8是表示在电子部件封装100的制造工序的其他的一个例子中，在粘着层B2上分别配置电子部件10的焊接凸点S1、电子部件20的外部电极22、结合接地部件30W的第6变形例的外部导体32的状态的俯视图。对于结合接地部件30W的第6变形例而言，多个第1实施方式中表示的结合接地部件30W相互连接，使得切断为各个接地部件30时的切断部分位于同一平面上。外部导体33省略图示。
在该情况下，一个结合接地部件30W的作为剖切面的第3面P3被划分出多个区域，并供图案导体31b暴露。此外，连接结合接地部件30W的个数不被特别地限定。
图9是表示在电子部件封装100的制造工序的其他的一个例子中，在粘着层B2之上分别配置电子部件10的焊接凸点S1、电子部件20的外部电极22、结合接地部件30W的第7变形例的外部导体32的状态的俯视图。对于结合接地部件30W的第7变形例而言，是使结合接地部件30W的第6变形例相互连接而成为网眼状。与图8相同，外部导体33省略图示。
在该情况下，切断后的接地部件30成为一个窗框状，各边分别被划分出多个区域，并供图案导体31b暴露。与第6变形例相同，结合接地部件30W被连接起来的个数不被特别地限定。
在电子部件封装100的制造工序中，使用结合接地部件30W的第6变形例以及第7变形例，由此能够减少结合接地部件30W向粘着层B2上的配置作业所花费的时间。
－电子部件封装的第1实施方式的变形例－
使用图10，对作为第1实施方式的电子部件封装100的变形例亦即电子部件封装100A的构造及其特征进行说明。
图10是电子部件封装100A的剖视图。电子部件封装100A基本上具有与电子部件封装100相同的构造，具备具有外部端子的电子部件10A、接地部件30、树脂层40、导体膜50。但是，电子部件10A具有的外部端子不包含焊接凸点S1。
即使在电子部件封装100A中，也能够获得与电子部件封装100相同的效果。另外，与电子部件封装100相比，电子部件封装100A能够与焊接凸点S1相应地实现低背化。其结果，能够实现搭载电子部件封装100A的电子设备的小型。
－电子部件封装的第2实施方式－
＜电子部件封装的构造＞
使用图11，对作为本发明的电子部件封装的第2实施方式的电子部件封装100B的构造及其特征进行说明。
图11是电子部件封装100B的剖视图。电子部件封装100B具备：具有外部端子的电子部件10、接地部件30、构成第2连接部件的焊接部件S2、树脂层40、导体膜50。电子部件10、接地部件30、树脂层40以及导体膜50与第1实施方式相同，因此省略说明。另外，如图11所示，电子部件封装100B包含电子部件20这种情况也与第1实施方式相同。
在电子部件封装100B中，电子部件10的外部端子包含外部电极12与构成第1连接部件的焊接凸点S1。而且，焊接部件S2与接地部件30的外部导体32连接。另外，如图11所示，在电子部件封装100B包含电子部件20这种情况下，焊接部件S2也与电子部件20的外部电极22连接。
树脂层40覆盖电子部件10、接地部件30、焊接部件S2。此时，图案导体31b的向层叠体31的第3面P3暴露的周缘的局部从树脂层40暴露。另外，焊接凸点S1的局部与焊接部件S2的局部从树脂层40暴露。
即使在电子部件封装100B中，也能够获得与电子部件封装100相同的效果。另外，能够进一步获得以下的效果。
在导体膜50通过溅射形成在树脂层40上的情况下，存在金属微粒未充分附着于侧面附近的安装侧的面之担忧。另外，使用Cu糊料与旋涂等的装置形成导体膜50的情况下，也存在Cu糊料未充分进入之担忧。即，在层叠体31内的图案导体31b位于侧面附近的安装侧的面的情况下，存在未取得与导体膜50充分的连接的担忧。
另一方面，电子部件封装100B的、接地部件30的层叠体3 1以与在外部导体32连接有焊接部件S2对应的量，离开树脂层40的下表面。即，层叠体31内的图案导体31b位于以与焊接部件S2对应的量离开下表面分离的位置。因此，能够抑制上述的问题的产生，能够使层叠体31内的图案导体31b与导体膜50充分连接。
＜电子部件封装的制造方法＞
使用图12以及图13，对电子部件封装100B的制造方法进行说明。
图12以及图13是对电子部件封装100B的制造工序的一个例子进行了说明的附图。图12的(A)～(F)是分别示意性地表示在电子部件封装100B的制造工序的一个例子中依次进行的各工序的剖视图。图13的(A)～(C)是分别示意性地表示接着图12的各工序的剖视图。此外，图12以及图13的各图相当于图11的电子部件封装100B的剖视图。
图12的(A)～(E)是表示保持工序的剖视图。在保持工序中，首先，如图12的(A)所示，制造或者准备包含金属基材MB1与赋予在金属基材MB1的一个主面MB11上的保护层MB2的金属基台MB、电子部件10、电子部件20、结合多个接地部件30而成的结合接地部件30W、成为焊接部件S2的焊接糊料(未图示)。电子部件10、电子部件20以及结合接地部件30W具有上述的构造。因此，省略详细的说明。
金属基材MB1使用例如具有40μm以上100μm以下的厚度的Cu箔等、包含含有Sn的无铅焊锡材料容易润湿且接触角成为10°以下的材料的金属箔。另外，保护层MB2使用例如具有0.1μm以上、10μm以下的厚度的Al膜等、包含容易排斥上述焊接材料且接触角成为90°以上的材料的膜。上述的保护层MB2例如通过溅射而赋予在金属基材MB1的一个主面上。但是，金属基材MB1以及保护层MB2不限定于上述方式。
接下来，如图12的(B)所示，在保护层MB2形成有多个贯通孔H。多个贯通孔H通过向保护层MB2照射激光LB，除去被照射激光LB的区域的保护层MB2而形成。激光LB例如使用YAG激光或者CO2激光等。调整激光LB的照射光斑直径以及激光输出等，由此形成贯通孔H的区域的金属基材MB1的一个主面MB11维持平坦度。
接下来，如图12的(C)所示，向上述的贯通孔H中的电子部件20以及结合接地部件30W与金属基材MB1的连接的位置，填充构成第2连接部件的成为焊接部件S2的焊接糊料SP2。向贯通孔H填充焊接糊料SP2例如通过网板印刷等方法而进行。在图12的(C)所示的例子中，不向电子部件10与金属基材MB1间连接的位置填充焊接糊料SP2。
另外，如图12的(D)所示，在电子部件10的外部端子中，构成第1连接部件的焊接凸点S1例如通过超声波接合，而连接于因贯通孔H而暴露的金属基材MB1。
然后，将电子部件20以及结合接地部件30W载置在焊接糊料SP2上，在该状态下进行回流处理。其结果，如图12的(E)所示，电子部件20的外部电极22与结合接地部件30W的外部导体32经由焊接部件S2连接于因贯通孔H而暴露的金属基材MB1。据此，在金属基台MB保持有电子部件10、电子部件20、结合接地部件30W。
焊接凸点S1使用与第1实施方式中使用的材料相同的焊接材料。焊接部件S2使用与焊接凸点S1相同的焊接材料。但是，在焊接凸点S1与焊接部件S2中也可以使用不同的焊接材料。
向金属基材MB1连接电子部件10与向金属基材MB1连接电子部件20以及结合接地部件30W的顺序也可以与上述相反的顺序。另外，也可以向全部的贯通孔H填充焊接糊料SP2，将电子部件10经由焊接凸点S1与焊接部件S2连接于金属基材MB1。在该情况下，第1连接部件构成为包含焊接凸点S1、焊接部件S2。
图12的(F)是表示树脂层赋予工序的剖视图。在树脂层赋予工序中，具有与保护层MB2接触的第4面P4以及位于与第4面P4相反一侧的第5面P5的结合树脂层40A被赋予在保护层MB2上。此时，电子部件10的除了焊接凸点S1连接于金属基材MB1的区域以及与保护层MB2接触的区域之外的表面、电子部件20的除了外部电极22连接于焊接部件S2的区域之外的表面、结合接地部件30W的除了外部导体32连接于焊接部件S2的区域之外的表面、暴露的焊接部件S2的表面被结合树脂层40A覆盖。
图13的(A)是表示除去工序的剖视图。在除去工序中，除去金属基台MB，以使第4面P4暴露，并且电子部件10的焊接凸点S1的局部、焊接部件S2的连接于电子部件20的外部电极22的局部、焊接部件S2的连接于结合接地部件30W的外部导体32的局部在第4面P4暴露。该除去工序是通过蚀刻处理溶解金属基台MB而进行的。
溶解除去作为金属基材MB1的Cu箔的蚀刻液例如使用CuCl2水溶液。溶解除去作为保护层MB2的Al膜的蚀刻液例如使用FeCl3水溶液。总之，使用不溶解结合树脂层40A的性质的蚀刻液。
图13的(B)是表示切断工序的剖视图。在切断工序中，通过切割锯的刀刃D，将结合树脂层40A切断为具有第4面P4、第5面P5、连接第4面P4与第5面P5的第6面P6的树脂层40。即，树脂层40成为长方体形状，在将长方体的下表面设为第4面P4，将上表面设为第5面P5时，四个侧面成为第6面P6。
通过该工序，将结合接地部件30W分离出两个接地部件30，并且图案导体31b的周缘的局部在第3面P3以及第6面P6暴露。
图13的(C)是表示导体膜赋予工序的剖视图。在导体膜赋予工序中，向树脂层40的第5面P5与第6面P6赋予导体膜，并使之与在第6面P6暴露的图案导体31b的周缘的局部连接。
在上述的电子部件封装100B的制造方法中，能够获得与上述的电子部件封装100的制造方法相同的效果。
该说明书记载的实施方式为例示，本发明不限定于上述的实施方式以及变形例，能够在本发明的范围内，施加各种应用、变形。
附图标记的说明
100…电子部件封装；10…电子部件；11…电子部件本体；12…外部电极；30…接地部件；31…层叠体；31a…树脂膜；31b…图案导体；31c…通路导体；32、33…外部导体；40…树脂层；50…导体膜；S1…焊接凸点(第1连接部件)。

Claims (3)

1.一种电子部件封装，其特征在于，具备：
树脂层；
电子部件，其局部被所述树脂层覆盖，并具有外部端子；
接地部件，其局部被所述树脂层覆盖；以及
导体膜，其设置于所述树脂层的表面，
所述接地部件包含层叠体和在该层叠体的层叠方向的端部设置的外部导体，
在所述层叠体中，层叠有至少一个树脂膜与至少一个图案导体，并且设置有沿所述层叠方向延伸并与所述外部导体连接的至少一个通路导体，
所述层叠体具有第1面、在所述层叠方向上位于与所述第1面相反一侧的第2面、连接所述第1面与所述第2面的第3面，
在所述层叠体中，所述图案导体中至少一个图案导体的周缘的至少局部在所述第3面处与所述导体膜连接，并且与所述通路导体电连接，
所述外部端子以及所述外部导体各自的局部在所述树脂层的同一个面暴露。
2.根据权利要求1所述的电子部件封装，其特征在于，
所述外部端子包含外部电极和连接于该外部电极的第1连接部件。
3.一种电子部件封装的制造方法，所述电子部件封装具备：
树脂层；
电子部件，其局部被所述树脂层覆盖，并具有外部端子；
接地部件，其局部被所述树脂层覆盖，并包含层叠有至少一个树脂膜与至少一个图案导体而得的层叠体以及设置于该层叠体的层叠方向的端部的外部导体；以及
导体膜，其设置于所述树脂层的表面，
所述电子部件封装的制造方法的特征在于，具备：
保持工序，在该工序中，制造或者准备包含基材和被赋予于该基材的一个主面的粘着层的基台、所述电子部件、包含结合多个所述层叠体而成的结合层叠体的结合接地部件，在所述粘着层之上配置所述电子部件的所述外部端子与所述结合接地部件的所述外部导体，从而在所述基台上保持所述电子部件与所述结合接地部件；
树脂层赋予工序，在该工序中，将所述树脂层赋予在所述粘着层之上，使覆盖所述电子部件的除了所述外部端子与所述粘着层接触的区域之外的表面以及所述结合接地部件的除了所述外部导体与所述粘着层接触的区域之外的表面；
除去工序，在该工序中，除去所述基台，使所述电子部件的所述外部端子的至少局部与所述结合接地部件的所述外部导体的至少局部在所述树脂层的同一个面暴露；
切断工序，在该工序中，连同所述树脂层一起切断所述结合接地部件，由此分离出多个所述接地部件，并且所述图案导体的周缘的局部暴露；以及
导体膜赋予工序，在该工序中，将所述导体膜赋予于所述树脂层的表面，并使其与暴露的所述图案导体的周缘的局部连接。
CN201980008251.5A 2018-01-15 2019-01-10 电子部件封装及其制造方法 Active CN111656516B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-004157 2018-01-15
JP2018004157 2018-01-15
PCT/JP2019/000483 WO2019139072A1 (ja) 2018-01-15 2019-01-10 電子部品パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
CN111656516A true CN111656516A (zh) 2020-09-11
CN111656516B CN111656516B (zh) 2023-02-28

Family

ID=67218680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980008251.5A Active CN111656516B (zh) 2018-01-15 2019-01-10 电子部件封装及其制造方法

Country Status (5)

Country Link
US (1) US11302593B2 (zh)
JP (1) JP6835261B2 (zh)
KR (1) KR102309053B1 (zh)
CN (1) CN111656516B (zh)
WO (1) WO2019139072A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN220065432U (zh) * 2020-12-14 2023-11-21 株式会社村田制作所 电子部件封装
WO2022244539A1 (ja) * 2021-05-20 2022-11-24 株式会社村田製作所 電子部品モジュール

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
CN1765016A (zh) * 2004-01-27 2006-04-26 株式会社村田制作所 层叠型电子元器件及其制造方法
JP2010272848A (ja) * 2009-04-20 2010-12-02 Murata Mfg Co Ltd 電子部品の製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法
CN104051408A (zh) * 2013-03-15 2014-09-17 株式会社村田制作所 模块及其制造方法
US20150173258A1 (en) * 2013-12-13 2015-06-18 Universal Scientific Industrial ( Shanghai ) Co., Ltd. Electronic packaged device and manufacturing method thereof
JP2017022167A (ja) * 2015-07-07 2017-01-26 アオイ電子株式会社 半導体装置およびその製造方法
US20170330838A1 (en) * 2014-12-09 2017-11-16 Mitsubishi Electric Corporation Semiconductor package
CN107452691A (zh) * 2016-04-25 2017-12-08 Tdk株式会社 电子电路封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838551A (en) * 1996-08-01 1998-11-17 Northern Telecom Limited Electronic package carrying an electronic component and assembly of mother board and electronic package
JP6617497B2 (ja) 2015-09-25 2019-12-11 Tdk株式会社 半導体パッケージの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072392A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 電子装置の製造方法
CN1765016A (zh) * 2004-01-27 2006-04-26 株式会社村田制作所 层叠型电子元器件及其制造方法
JP2010272848A (ja) * 2009-04-20 2010-12-02 Murata Mfg Co Ltd 電子部品の製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法
CN104051408A (zh) * 2013-03-15 2014-09-17 株式会社村田制作所 模块及其制造方法
US20150173258A1 (en) * 2013-12-13 2015-06-18 Universal Scientific Industrial ( Shanghai ) Co., Ltd. Electronic packaged device and manufacturing method thereof
US20170330838A1 (en) * 2014-12-09 2017-11-16 Mitsubishi Electric Corporation Semiconductor package
JP2017022167A (ja) * 2015-07-07 2017-01-26 アオイ電子株式会社 半導体装置およびその製造方法
CN107452691A (zh) * 2016-04-25 2017-12-08 Tdk株式会社 电子电路封装

Also Published As

Publication number Publication date
US20200343152A1 (en) 2020-10-29
KR20200083557A (ko) 2020-07-08
KR102309053B1 (ko) 2021-10-06
CN111656516B (zh) 2023-02-28
JP6835261B2 (ja) 2021-02-24
WO2019139072A1 (ja) 2019-07-18
JPWO2019139072A1 (ja) 2020-12-03
US11302593B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US9947466B2 (en) Electronic component
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
JP2000133672A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3925602B2 (ja) 接着材料の貼着方法及び半導体装置の製造方法
JP2011040602A (ja) 電子装置およびその製造方法
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
CN111656516B (zh) 电子部件封装及其制造方法
US9006958B2 (en) Piezoelectric device
US8193643B2 (en) Semiconductor device and method for fabricating the same
TWI672768B (zh) 封裝基板
JP5574068B2 (ja) 部品内蔵基板
CN210041774U (zh) 弹性波装置
US20190348391A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7388911B2 (ja) 半導体装置及びその製造方法
JP7416607B2 (ja) 半導体装置
JP5481701B2 (ja) 電子装置および電子装置の製造方法
US20230092639A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR102449899B1 (ko) 반도체 패키지 모듈
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP5574067B2 (ja) 部品内蔵基板
JP2021100053A (ja) 半導体装置及びその製造方法
EP2161747A1 (en) Electronic component package and method of manufacturing the same
JP5188039B2 (ja) 半導体装置及び半導体構成体並びにそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant