JP2014056880A - モジュール部品及びその製造方法 - Google Patents

モジュール部品及びその製造方法 Download PDF

Info

Publication number
JP2014056880A
JP2014056880A JP2012199630A JP2012199630A JP2014056880A JP 2014056880 A JP2014056880 A JP 2014056880A JP 2012199630 A JP2012199630 A JP 2012199630A JP 2012199630 A JP2012199630 A JP 2012199630A JP 2014056880 A JP2014056880 A JP 2014056880A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
ground pattern
circuit board
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012199630A
Other languages
English (en)
Other versions
JP6136152B2 (ja
Inventor
Kenji Nanba
兼二 難波
Yuuki Fujimura
雄己 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012199630A priority Critical patent/JP6136152B2/ja
Publication of JP2014056880A publication Critical patent/JP2014056880A/ja
Application granted granted Critical
Publication of JP6136152B2 publication Critical patent/JP6136152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】シールド構造を具備したモジュール部品において、小型・薄型化の実現と信頼性を確保すること
【解決手段】モジュール部品２０は、回路基板１１と、回路基板１１の表面に実装された電子部品１２と、回路基板１１の表面と電子部品１２とを被覆する絶縁性樹脂層１５と、回路基板１１の外周の少なくとも一部に形成されたハーフカット面１６と、回路基板１１の表面外周の少なくとも一部に配置されたグランドパターン１３と、ハーフカット面１６の表面と絶縁性樹脂層１５の表面及び側面とを覆うシールド層１７とを備える。グランドパターン１３の先端部１９は、ハーフカット面１６より露出したグランドパターン１３の断面及び該断面から延びる延在面を含む表面と、絶縁性樹脂層１５の側面の一部を被覆する第１被覆面とを有し、シールド層１７は、前記グランドパターンの先端部１９の表面と接続している。
【選択図】図１

Description

本発明は、モジュール部品及びその製造方法に関し、特にシールド構造を具備したモジュール部品及びその製造方法に関する。
近年、携帯機器などの分野では、内部に使用されるモジュール部品の小型・薄型化、高密度実装化が図られている。また、このようなモジュール部品では、回路特性の安定化や誤動作防止のためにシールド構造が採られている。これにより、外部からのノイズを遮蔽するとともに内部より発するノイズを外部へ漏らさないようにする。
図１８に上述したモジュール部品の例を示す。モジュール部品１０の回路基板１１には、コア基板１に設けられたビア導体２、絶縁層５、導体層８及びこれと接続するビア導体３が設けられている。回路基板１１の表層にはソルダーレジスト１４及び各種の電子部品１２が配置され、はんだ材等を介し回路基板１１と電気的に接続されている。また、電子部品１２を実装した表層には、電子部品１２を覆う金属ケース７がはんだ材９を介し回路基板１１のグランドパターン１３に接続されている。回路基板１１の裏面には、本モジュール部品１０をメインボードに接続するための裏面電極１８及びソルダーレジスト２４が形成されている。
上記金属ケースははんだ材で回路基板に取り付けられていることから、取り付け用パッドの面積確保とはんだ付け不良防止のため実装禁止エリアの確保が必要となる。したがって、実装面積が広くなりモジュール部品の小型化が困難となる。また、金属ケース製造時の加工性やケース自体の強度を確保する上で、所望の板厚、サイズが必要となりモジュール部品の薄型化も難しい。
このため金属ケース以外のシールド構造として、特許文献１のように電子部品を絶縁性樹脂で覆った上に導電性樹脂などによってシールド層を形成した構造が示されている。
特開２００４−１７２１７６号公報
特許文献１に記載の構造により、シールド構造を具備したモジュール部品の小型・薄型化を図ることができる。しかしながら回路基板の内層に配置されたグランドパターンの断面と導電性樹脂層を接続していることから、接続面積が小さい。従って、本モジュール部品をメインボードへリフロー実装する際、熱膨張差によって生じる応力に対し、接続面積が小さいため、十分な接続強度を確保することが難しい。
本発明は上述の問題点を解決するためになされたものであり、特にシールド構造を具備したモジュール部品において、小型・薄型化の実現と信頼性の確保が可能なモジュール部品及びその製造方法を提供することを目的とする。
本発明に係るモジュール部品は、回路基板と、前記回路基板の表面に実装された電子部品と、前記回路基板の表面と前記電子部品とを被覆する絶縁性樹脂層と、前記回路基板の外周の少なくとも一部に形成されたハーフカット面と、前記回路基板の表面外周の少なくとも一部に配置されたグランドパターンと、前記ハーフカット面の表面と前記絶縁性樹脂層の表面及び側面とを覆うシールド層とを備え、前記グランドパターンの先端部は、前記ハーフカット面より露出したグランドパターンの断面及び該断面から延びる延在面を含む表面と、前記絶縁性樹脂層の側面の一部を被覆する第１被覆面とを有し、前記シールド層は、前記グランドパターンの先端部の表面と接続している。
また、本発明にかかるモジュール部品の製造方法は、表層外周にグランドパターンが配置された回路基板の表層に電子部品を実装する工程と、前記回路基板の表層を覆うように絶縁性樹脂を重層する工程と、前記絶縁性樹脂と前記回路基板の少なくとも表層とをダイシングしハーフカット面と、ハーフカット面より露出する前記グランドパターンの断面とを形成するとともに、該断面を延性変形させ、前記半硬化した絶縁性樹脂の側面の一部を被覆するグランドパターンの先端部を形成する工程と、前記ハーフカット面の表面と前記絶縁性樹脂を含む層の表面及び側面とを導電性材料で覆い、前記グランドパターンの先端部と接続するシールド層を形成する工程と、を含む。
また、本発明にかかる他のモジュール部品の製造方法は、表層外周にグランドパターンが配置された回路基板の表層に電子部品を実装する工程と、前記回路基板の表層を覆うように絶縁性樹脂を重層する工程と、前記絶縁性樹脂の表面に金属箔を重層しシールド層の表面部を形成する工程と、前記絶縁性樹脂と前記回路基板の少なくとも表層とをダイシングしハーフカット面と、ハーフカット面より露出する前記グランドパターンの断面と、前記シールド層の表面部の断面とを形成するとともに、グランドパターンの断面を延性変形させ、前記半硬化した絶縁性樹脂の側面の一部を被覆するグランドパターンの先端部を形成する工程と、前記ハーフカット面の表面と前記絶縁性樹脂を含む層の側面と前記シールド層の表面部の断面を導電性材料で覆い、前記グランドパターンの先端部、及びシールド層の表面部の断面、と接続するシールド層の側面部を形成する工程と、を含む。
本発明により、シールド構造を具備したモジュール部品において、小型・薄型化の実現と信頼性の確保が可能なモジュール部品及びその製造方法を提供することができる。
本発明の実施の形態に係るモジュール部品の断面図である。 第１の実施形態に係るモジュール部品２０の断面図である。 モジュール部品２０のハーフカット面を含む拡大断面図である。 モジュール部品２０の製造方法を示す断面図（その１）である。 モジュール部品２０の製造方法を示す断面図（その２）である。 モジュール部品２０の製造方法を示す断面図（その３）である。 モジュール部品２０の製造工程中のハーフカット後の拡大断面図である。 モジュール部品２０の製造方法を示す断面図（その４）である。 モジュール部品２０の製造方法を示す断面図（その５）である。 第２の実施形態に係るモジュール部品３０の断面図である。 モジュール部品３０のハーフカット面を含む拡大断面図である。 モジュール部品３０の製造方法を示す断面図（その１）である。 モジュール部品３０の製造方法を示す断面図（その２）である。 モジュール部品３０の製造方法を示す断面図（その３）である。 モジュール部品３０の製造工程中のハーフカット後の拡大断面図である。 モジュール部品３０の製造方法を示す断面図（その４）である。 モジュール部品３０の製造方法を示す断面図（その５）である。 比較例に係るモジュール部品の断面図である。
図１を用いて本発明の実施の形態に係るモジュール部品の概略を説明する。なお、以下において同等である構成要素については、同一の符号を付す。
図１中、モジュール部品２０の、一層、二層又は多層で構成された回路基板１１の表層には各種の電子部品１２が配置されており、はんだ材等を介し回路基板１１と電気的に接続され実装されている。また、電子部品１２を実装した回路基板１１の表層には、回路基板１１の表面と前記電子部品１２とを被覆する絶縁性樹脂層１５が形成されている。
回路基板１１の表面外周の少なくとも一部にはグランドパターン１３が配置されている。また、回路基板１１の外周の少なくとも一部にはハーフカット面１６が形成されている。シールド層１７はハーフカット面１６の表面と絶縁性樹脂層１５の表面（図中の上面）及び側面を覆っている。
グランドパターン１３はその先端部１９で、ハーフカット面１６より断面が露出している。該断面は延性変形等によって図中の上方に伸びている。従って先端部１９の表面は、ハーフカット面１６より露出したグランドパターンの断面に加えて、さらにその断面から図中の上方に延びる延在面も含んでいる。さらに先端部１９には絶縁性樹脂層１５の側面の一部を被覆する被覆面である第１被覆面が形成されている。シールド層１７及び先端部１９は、露出した断面と、その断面から延びる延在面との両方を含む先端部１９の表面にて面接続している。
[第１の実施形態]
本発明の第１の実施形態のモジュール部品について、図２〜９を参照して詳細に説明する。
《モジュール部品》
図２にモジュール部品２０の断面図が示されている。回路基板１１はコア基板１を備える多層プリント配線板である。回路基板１１は、コア基板１に設けられたビア導体２、絶縁層５、導体層８及びこれと接続するビア導体３をさらに備えている。
回路基板１１の表層にはソルダーレジスト１４が形成され、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等の各種の電子部品１２が実装されている。更に回路基板１１の表層を覆うように熱硬化性樹脂等を有する絶縁性樹脂層１５が形成されている。
ここで、図２の破線で囲んだ部分は図３に拡大して示されている。回路基板１１の外周には回路基板１１を切断したハーフカット面１６があり、このハーフカット面１６から回路基板１１の表層外周の少なくとも一部に配置されたグランドパターン１３の断面が露出している。グランドパターン１３はＣｕ配線で構成されるのが好ましい。グランドパターン１３の上部の外周側にはソルダーレジスト１４がなく、絶縁性樹脂層１５が配置されている。
グランドパターン１３の先端部１９に位置する該断面は、絶縁性樹脂層１５の側面に沿って、図中の上方に伸びている。従ってグランドパターン１３の断面に加えて、さらにその断面から延びる延在面を含む、先端部１９の表面２１が、ハーフカット面１６上に形成されている。また先端部１９は絶縁性樹脂層１５の一部側面上を覆うような形状をなしている。該形状はグランドパターン１３の外周にわたり一様の幅で形成されていてもよい。また、該形状は外周の一部に形成されていても良い。また伸びた部分の厚みは特に限定されない。
上記形状をなしていることにより、先端部１９には絶縁性樹脂層１５の側面の位置と接する第１被覆面２２が形成されており、前記断面を含む先端部１９の表面と表裏の関係になっている。第１被覆面２２及び絶縁性樹脂層１５の側面の一部とは、絶縁性樹脂層のクラックや割れを防止するため、平坦な面で接することが好ましい。
シールド層１７との密着性を確保するため、表面２１と、第１被覆面２２に接することなく露出している絶縁性樹脂層１５の側面とは略同一面を構成することが、好ましい。
これら回路基板１１に形成されたハーフカット面１６及び絶縁性樹脂層１５の露出部を覆うように、導電性樹脂や金属材料といった導電性材料を有するシールド層１７が配置されている。シールド層１７は導電性樹脂のみからなるものであってもよく、また、少なくとも一部が導電性樹脂からなるものであってもよい。このシールド層１７は、グランドパターン１３の先端部１９と面で接しているので電気的に接続可能な状態にある。
シールド層がハーフカット面を覆う構造とすることで、図１８の比較例に比べ、表層の実装禁止部分を狭くすることができるので、モジュール部品の小型化が図れる。また、ハーフカット面が形成されず、シールド層が覆わない内層を設けることで、その内層では内層の導体層８を配線する面を広くとることができ、モジュール部品の集密化が図れる。
先端部１９とシールド層１７とが接続する面の大きさは、接続強度を確保するため、延性変形等によって伸びていない場合にハーフカット面１６より露出すべきグランドパターン１３の断面の大きさの１．２倍以上であることが好ましく、１．５倍以上であることがさらに好ましい。
該形状がグランドパターン１３の外周にわたり一様の幅で形成されている場合には、断面から延びる表面２１の延び方向の長さは、断面の厚みの１．２倍以上であることが好ましく、１．５倍以上であることがさらに好ましい。
シールド層１７に導電性樹脂を用いた場合には、フィラーに銀や金、銅、錫、ニッケル及びカーボンを初めとする導電性の炭素同位体の何れか、もしくはその組合せを含むものにより構成されていてもよい。その他にも表面に銀をコーティングした銅粉などの、加工済のフィラーを適用してもよい。また、シールド層１７の厚みは０．１ｍｍ以下であってもよい。シールド層１７に金属材料を用いた場合には、金属箔を含んでもよい。
回路基板１１の裏面側には、モジュール部品２０をメインボードに接続するための裏面電極１８及びソルダーレジスト２４が形成されている。この裏面電極１８には、各種の電子部品１２と接続された信号端子や、シールド層１７と接続されたグランドパターン１３から回路基板１１の内層パターンを介し結線された電極が含まれている。
本実施の形態のモジュール部品では、ハーフカット面１６より露出したグランドパターン１３の先端形状が絶縁性樹脂層の一部側面上を覆った形状を成していることから、シールド層との接続面積を広く確保することができるので接続強度が向上し、信頼性の向上が図られる。
《モジュール部品の製造方法》
図４〜９にモジュール部品２０の製造方法が示されている。初めに、図４に示すとおり、回路基板１１の表層に各種の電子部品１２を実装する。ここで、回路基板１１は複数個の回路基板１１がマトリクス状に配置された集合基板である。図示はしていないが、電子部品１２の実装の一例として、以下のようにして行うことができる。まず回路基板１１の任意の位置に錫等を主成分とするはんだペースト材を印刷し、各種の電子部品１２を搭載する。その後、リフロー炉等ではんだペースト材の融点以上に加熱することで実装される。
電子部品１２が半導体素子である場合には、ワイヤーボンディング法や、バンプを介しフェイスダウンで実装する方法を適用することができる。はんだペーストを使用した場合は、その後にフラックス洗浄を行ってもよい。更に、回路基板１１の表層や電子部品１２の表面、及び接続部に対しプラズマ処理を行ってもよい。このプラズマ処理では、酸素ガスを用いた処理や、アルゴンガスを用いた処理の後、酸素ガスを用いて処理する２段階の方法、及びアルゴンガスと酸素ガスを同時に供給し処理する方法などを適用することが可能である。
次に図５に示す通り、回路基板１１の表層を覆うように絶縁性樹脂を重層し、更に重層した絶縁性樹脂を半硬化することで、半硬化した絶縁性樹脂を含む半硬化樹脂層２５を形成する。完全に硬化せず半硬化状態にすることで、後述する通りグランドパターン１３の断面形状を所望の延性変形状態にすることができる。
重層時の絶縁性樹脂の供給方法としては、印刷法や真空印刷法、ディスペンス法などを適用することが好ましい。また、半硬化するときは、加熱と合せて加圧を行うことが好ましい。絶縁性樹脂としては熱硬化性樹脂を適用することが好ましい。樹脂物性に応じた材料の選定、硬化温度、並びに加熱温度及び加熱時間の選定により、所望の硬さの半硬化樹脂層２５を形成できるためである。熱硬化性樹脂としては、エポキシ等が使用できる。
絶縁性樹脂に所望のフィラーを混入してもよい。電子部品を包埋する観点から絶縁性樹脂には芯材を含まないことが望ましい。
半硬化樹脂層２５は加熱温度と加熱時間の調整により、半硬化後における絶縁性樹脂の硬化率を７０〜９０％とするのが好ましく、８０％とするのがさらに好ましい。
硬化率は樹脂の硬度又は密着性を尺度とした硬化状態を表す。未硬化の樹脂のときを０％、本硬化し樹脂の未反応な部分がなくなったときを１００％とする。本実施形態中、樹脂中に未反応な部分があり本硬化した状態より高度、密着性が低い状態を半硬化とする。硬化率は加熱温度と加熱時間から間接的に求めることもできる。また硬化率は示差走査熱量測定（ＤＳＣ）の測定結果を尺度として表すこともできる。
上記硬化率を有する半硬化樹脂層２５は後述するダイシング時に比較的変形し易い。このためグランドパターン１３の断面が半硬化樹脂層２５の側面に沿って、一部めり込んだ状態に延性変形する。
また、上記硬化率を用いることで、後工程でのハーフカット面１６の形成における加工性が確保でき、また、絶縁性樹脂の本硬化工程後の、絶縁性樹脂層１５とグランドパターン１３との密着性も得られる。この密着性はグランドパターン１３の延性変形部が絶縁性樹脂層１５の側面を覆う部分でも得られる。
次に図６に示す通り、集合基板のダイシングラインに沿って、半硬化樹脂層２５と回路基板１１の少なくとも表層とをダイシング加工し、回路基板１１のハーフカット面１６を形成するとともに、回路基板１１の表層外周に配置されたグランドパターン１３の断面を露出させる。この時、図７に示されるとおり、グランドパターン１３の断面形状は延性変形し半硬化樹脂層２５の一部側面上を覆った形状に加工される。露出した断面及び延性変形して伸びた部分はグランドパターン１３の先端部１９となる。
ここで、ハーフカット面１６の形成において、前記した絶縁性樹脂の半硬化状態と、ダイシング時の回転数、送り速度、ダイシングブレードの硬度、並びに乾式及び湿式のダイシング方式の違いなどの加工条件から、グランドパターン１３の断面形状を調整することができる。
また、ダイシングブレードにおいて使用されるボンド材に比較的硬いものを適用することができる。かかるボンド材を使用すると、ダイシングブレードは消耗し難くなり、ダイシングブレード周りへ切削屑が付着し易い状態となる。切削屑が付着すると、グランドパターン１３は削れにくくなり、回転するダイシングブレードによって、より大きく延性変形する。また、一度グランドパターン１３から削り取られて、切削屑となった細片も、ダイシングブレードに付着したあと再度グランドパターン１３に付着し、断面形状の形成を促す。
また、ダイシングブレードの回転数を下げて加工することは、切削性の低下により、グランドパターン１３の断面でより大きな延性変形が生じるため好ましい。更に、絶縁性樹脂が半硬化状態で比較的柔らかいことにより、グランドパターン１３の断面形状を任意の形状に延性変形することができるので、前述の通り絶縁性樹脂の硬化率を７０〜９０％とするのが好ましく、８０％とするのがさらに好ましい。
グランドパターン１３の断面における延性変形状態として、好ましくはグランドパターン１３の厚みの１．２倍以上、より好ましくは１．５倍以上にすると、グランドパターン
１３の断面と後述するシールド層１７との間で十分な接続面積を確保できる。また、延性変形の方向としては、絶縁性樹脂のみならず反対方向へも変形させてもよい。
その後、半硬化樹脂層２５を加熱することで本硬化し、絶縁性樹脂層１５を形成する。この時、上述したグランドパターン１３の断面形状にて、先端部１９と絶縁性樹脂層１５とは密着される。
次に図８に示されるとおり、回路基板１１のハーフカット面１６及び絶縁性樹脂層１５の露出部を覆うように導電性樹脂を重層し、硬化することでシールド層１７を形成し、グランドパターン１３と電気的に接続させる。
導電性樹脂を重層する際の供給方法としては、印刷法や真空印刷法、ディスペンス法、及びスプレー法などを適用することができる。また、導電性樹脂を供給する前にプラズマ処理を行ってもよい。このプラズマ処理では、導電性樹脂が供給される部分の改質が図れるため、アルゴンガスを用いたプラズマ処理を適用することが好ましい。
最後に、図９に示すとおり、集合基板となっている回路基板１１を、モジュール部品単位に個片分割することでモジュール部品２０を得る。個片分割する際には、ハーフカットした位置で、隣り合うハーフカット面を合わせた幅よりも狭いダイシングブレードを用いて行う。
ここで、ダイシング幅は、前述したとおり最終的にモジュール部品２０の側面に形成されるシールド層１７の厚みを考慮し設定される。ダイシング方式としては、乾式や湿式が適用できる。また、裏面電極１８にはんだバンプを形成した後、個片分割を実施してもよい。
本実施形態の製造方法では、絶縁性樹脂が半硬化の状態でハーフカット面を形成することにより、グランドパターンの断面形状が延性変形し絶縁性樹脂層の一部側面上を覆った形状に加工することが可能となる。また、絶縁性樹脂層の半硬化条件、ハーフカット面形成時の加工条件からグランドパターンの断面形状を調整することができる。更に、ハーフカット面を形成した後に絶縁性樹脂層を本硬化することで、グランドパターンの加工された断面形状で密着性を得ることができる。
本実施の製造方法において、ダイシングによりグランドパターンの先端部形状を絶縁性樹脂層の一部側面上を覆った形状に形成する製造方法を示したが、これに限定されるものではなく、その他の製造方法を用いてもよい。
例えば、ハーフカット面より露出される部分の厚みが、その他部分の厚みより厚く形成された形状のグランドパターンを適用することで、グランドパターンの断面形状を調整することができる。
本発明のモジュール部品では、ハーフカット面より露出したグランドパターンの先端部がパターン厚みより厚く絶縁性樹脂層の一部側面上を覆った形状を成していることから、シールド層との接続面積を広く確保することができ、信頼性の向上が図れる。
また、上面のシールド層を導電性樹脂より安価な金属箔で構成することで低コスト化が図れる。更に、金属箔の先端部が絶縁性樹脂層の一部側面上を覆った形状を成していることから、シールド層のコーナー部における強度向上を図ることができ、高い信頼性が得られる。
本発明のモジュール部品の製造方法では、絶縁性樹脂層が半硬化の状態でハーフカット面を形成することにより、グランドパターンの断面形状は絶縁性樹脂層の一部側面上を覆う形状に加工することが可能である。
また、ハーフカット面形成時のダイシング条件からグランドパターンの断面形状を調整することができる。更に、ハーフカット面を形成した後に絶縁性樹脂層を本硬化することで、グランドパターンの加工された断面形状で密着性を得ることができる。
なお、本発明は上記実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
[第２の実施形態]
次に第２の実施形態について図１０〜１７を用いて説明する。実施形態１と同等の要素については重複する説明を省略する。
《モジュール部品》
図１０に示すように、本実施形態において第１の実施形態と相違する点は、モジュール部品３０のシールド層１７の表面（図中の上面）が導電性材料を含む表面部２３で、側面が導電性材料を含む側面部２７で構成されている点である。
ノイズ遮蔽と漏洩防止の観点から、表面部２３を構成する導電性材料は、金属箔が好ましい。同様に側面部２７を構成する導電性材料は導電性樹脂が好ましい。かかる導電性樹脂としては第１の実施形態のシールド層１７に利用できる導電性樹脂が使用できる。
側面部２７は表面部２３の外周部分と接続しているため、表面部２３を導電性樹脂より安価な金属箔で構成することにより、本実施形態にかかるモジュール部品はより低コストでシールド構造を備えることが可能となる。
また、図１０の破線で囲んだ部分は図１１に拡大して示されている。表面部２３の先端部２９は、表面部の断面に加えて、さらにその断面から図中の下方に延びる延在面も含んでいる表面２８を有する。先端部２９はさらに絶縁性樹脂層１５の一部側面上を覆った形状を成しており、絶縁性樹脂層１５の側面の一部を被覆する第２被覆面２６を含んでいる。断面から延びる表面２８と第２被覆面２６とは表裏の関係になっている。側面部２７及び先端部２９は、露出した断面と、その断面から延びる延在面との両方を含む先端部２９の表面にて面接続している。
該形状は表面部２３の外周にわたり一様の幅で形成されていてもよい。また、該形状は外周の一部に形成されていても良い。また伸びた部分の厚みは特に限定されない。側面部２７との密着性を確保するため、表面２８と、第２被覆面２６に接することなく露出している絶縁性樹脂層１５の側面とは略同一面を構成することが、好ましい。
表面部２３の先端部２９と側面部２７とが接続する面の大きさは、接続強度を確保するため、表面部２３の断面の大きさの１．２倍以上であることが好ましく、１．５倍以上であることがさらに好ましい。該形状が表面部２３の外周にわたり一様の幅で形成されている場合には、断面から延びる表面２８の延び方向の長さは、断面の厚みの１．２倍以上であることが好ましく、１．５倍以上であることがさらに好ましい。
また、上記形状をなしていることにより、更に、シールド層１７の表面部２３と側面部２７との交差部における強度向上を図ることができ、高い信頼性が得られる。
《モジュール部品の製造方法》
本実施形態のモジュール部品３０は図１２〜１７に示す製造方法により製造できる。初めに、図１２に示すとおり、第１の実施形態と同様の手順で回路基板１１の表層に各種の電子部品１２を実装する。
次に、図１３に示すとおり、回路基板１１の表層を覆うように絶縁性樹脂を重層する。更に、重層した絶縁性樹脂上に金属箔をさらに重層し表面部２３を形成する。次に絶縁性樹脂を半硬化し、半硬化樹脂層２５を形成する。完全に硬化せず半硬化状態にすることで、後述する通りグランドパターン１３及び表面部２３の断面形状を所望の延性変形状態にすることができる。
重層時の絶縁性樹脂の供給方法としては、印刷法や真空印刷法、ディスペンス法などを適用することができる。絶縁性樹脂には熱硬化性樹脂を適用することは、樹脂物性に応じた材料の選定、硬化温度、並びに加熱温度及び加熱時間の選定により、所望の硬さの半硬化樹脂層２５を形成できるため好ましい。熱硬化性樹脂としては、エポキシ等が使用できる。
絶縁性樹脂に所望のフィラーを混入してもよい。電子部品を包埋する観点から絶縁性樹脂には芯材を含まないことが望ましい。熱硬化性樹脂を適用した場合は、絶縁性樹脂は重層した金属箔とともに、加熱と合わせて加圧を行いながら半硬化することが好ましい。このようにすることで、金属箔と絶縁性樹脂との間に巻き込まれたボイドを小さくすることができるためである。
半硬化樹脂層２５は加熱温度と加熱時間の調整により、半硬化後における絶縁性樹脂の硬化率を７０〜９０％とするのが好ましく、８０％とするのがさらに好ましい。
硬化率は樹脂の硬度又は密着性を尺度とした硬化状態を表す。未硬化の樹脂のときを０％、本硬化し樹脂の未反応な部分がなくなったときを１００％とする。本実施形態中、樹脂中に未反応な部分があり本硬化した状態より高度、密着性が低い状態を半硬化とする。硬化率は加熱温度と加熱時間から間接的に求めることもできる。また硬化率は示差走査熱量測定（ＤＳＣ）の測定結果を尺度として表すこともできる。
上記硬化率を有する半硬化樹脂層２５は後述するダイシング時に比較的変形し易い。このためグランドパターン１３と表面部２３との断面は半硬化樹脂層２５の側面に沿って、一部めり込んだ状態に延性変形する。
また、上記硬化率を用いることで、後工程でのハーフカット面１６の形成における加工性が確保でき、また、絶縁性樹脂の本硬化工程後の、絶縁性樹脂層１５及び表面部２３とグランドパターン１３との密着性も得られるためである。また、表面部２３の先端部２９及びグランドパターン１３の先端部１９の延性変形部が絶縁性樹脂層１５の側面を覆う部分の密着性も得られる。
次に図１４に示す通り、集合基板のダイシングラインに沿って、表面部２３と絶縁性樹脂と回路基板１１の少なくとも表層とをダイシング加工し、回路基板１１のハーフカット面１６を形成するとともに、回路基板１１の表層外周に配置されたグランドパターン１３の断面を露出させる。
この時、グランドパターン１３の断面形状は延性変形し半硬化樹脂層２５の一部側面上を覆った形状に加工される。露出した断面及び延性変形して伸びた部分はグランドパターン１３の先端部１９となる。また、図１５に示されるとおり、表面部２３の断面形状は延性変形し半硬化樹脂層２５の一部側面上を覆った形状に加工される。露出した断面及び延性変形して伸びた部分は表面部２３の先端部２９となる。
また、表面部２３の断面形状は半硬化樹脂層２５の反対側、すなわち図中の上方に延性変形させることもできる。
ここで、ハーフカット面１６の形成において、前記した絶縁性樹脂の半硬化状態と、ダイシング時の回転数、送り速度、ダイシングブレード、並びに乾式及び湿式のダイシング方式の違いなどの加工条件から、グランドパターン１３と表面部２３との断面形状を調整することができる。
また、ダイシングブレードにおいて使用されるボンド材に比較的硬いものを適用することができる。かかるボンド材を使用すると、ダイシングブレードは消耗し難くなり、ダイシングブレード周りへ切削屑が付着し易い状態となる。切削屑が付着すると、グランドパターン１３と表面部２３とは削れにくくなり、回転するダイシングブレードによって、より大きく延性変形する。また、一度グランドパターン１３と表面部２３とから削り取られて、切削屑となった細片も、ダイシングブレードに付着したあと再度グランドパターン１３と表面部２３とに付着し、断面形状の形成を促す。
また、ダイシングブレードの回転数を下げて加工することは、切削性の低下により、グランドパターン１３及び表面部２３の断面でより大きな延性変形が生じるため好ましい。
更に、絶縁性樹脂が半硬化状態で比較的柔らかいことにより、グランドパターン１３及び表面部２３の断面形状を任意の形状に延性変形することができるので、前述の通り絶縁性樹脂の硬化率を７０〜９０％とするのが好ましく、８０％とするのがさらに好ましい。
グランドパターン１３と表面部２３との断面における延性変形状態として、好ましくはそれぞれの厚みの１．２倍以上、より好ましくは１．５倍以上であると十分な接続面積を確保できる。また、グランドパターン１３の延性変形方向としては、絶縁性樹脂のみならず反対方向へも変形させてもよい。
その後、半硬化樹脂層２５を加熱することで本硬化し、絶縁性樹脂層１５を形成する。この時、上述したグランドパターン１３の断面形状にて、先端部１９と絶縁性樹脂層１５とは密着される。また、表面部２３の先端部２９も同様に上記断面形状で絶縁性樹脂と絶縁性樹脂層１５とは密着される。
次に図１６に示されるとおり、回路基板１１のハーフカット面１６、絶縁性樹脂層１５の露出部及び表面部２３の断面を覆うように導電性樹脂を充填し硬化することでシールド層１７の側面部２７を形成し、グランドパターン１３と電気的に接続させる。
導電性樹脂を充填する際には、表面部２３の一部表面外周まで供給されても特にかまわない。充填する際の供給方法としては、印刷法や真空印刷法、ディスペンス法、及びスプレー法などを適用することができる。また、導電性樹脂を供給する前にプラズマ処理を行ってもよい。このプラズマ処理では、導電性樹脂が供給される部分の改質が図れるため、アルゴンガスを用いたプラズマ処理を適用することが好ましい。
最後に図１７に示すとおり、ハーフカット面１６の幅より狭いダイシングブレードを用いてモジュール部品単位に個片分割することでモジュール部品３０を得る。ここで、ダイシング幅は、前記したように最終的にモジュール部品３０の側面に形成されるシールド層１７の厚みを考慮し設定される。ダイシング方式としては、乾式や湿式が適用できる。また、裏面電極１８にはんだバンプを形成した後、個片分割を実施してもよい。
本発明の製造方法は、モジュール部品のシールド層の表面部に含まれる金属箔と、グランドパターンを同時にダイシングし、それぞれ絶縁性樹脂層の一部側面上を覆った形状を形成することが可能である。また、絶縁性樹脂層の半硬化条件、ハーフカット面形成時の加工条件からグランドパターンの断面形状を調整することができる。更に、ハーフカット面を形成した後に絶縁性樹脂層を本硬化することで、グランドパターンと金属箔の加工された断面形状で密着性を得ることができる。
なお、本発明は上記実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施形態では絶縁性樹脂を重層後、半硬化する前に金属箔をさらに重層しているが、半硬化後に金属箔を重層してもよい。
また、上記実施形態では、ダイシングにより表面部の先端部形状を絶縁性樹脂層の一部側面上を覆った形状に形成する製造方法を示したが、例えば、ダイシングで露出される部分の厚みが、その他部分の厚みより厚く形成された形状の金属箔を適用することで、金属箔の断面形状を調整することができる。
次に、実施例について、第１の実施形態のモジュール部品の製造方法を示す図４〜９を参照し説明する。
図４に示すように、初めに、回路基板１１の表層に各種の電子部品１２を実装する。ここで、回路基板１１は１０ｍｍ×１０ｍｍの回路基板１１が８×７のマトリクス状に配置された集合基板である。図示はしていないが、電子部品１２の実装は、以下のようにして行う。まずフラックス処理した回路基板１１の表層の任意の位置にＳｎ３．５Ａｇ０．５Cuのはんだペースト材を印刷した後に各種の電子部品１２を任意の位置に搭載する。
その後、リフロー炉でこのはんだペースト材の融点である２２０℃以上に加熱することで、電子部品１２は固定される。次に、回路基板１１の表層に付着したフラックスを洗浄し、回路基板１１の表層や電子部品１２の表面、及び接続部に対しプラズマ処理を行う。そして、回路基板１１の表面を覆うように絶縁性樹脂を真空印刷法で供給し重層する。
その後、図５に示すとおり、加熱炉を用いて１００℃で０．５時間加熱保持し絶縁性樹脂を硬化率８０％の状態に半硬化させる。次に、図６に示されるとおり、集合基板のダイシングラインに沿って、絶縁性樹脂と回路基板１１の表層から２層目辺りまでを０．３ｍｍの幅でダイシング加工しハーフカット面１６を形成するとともに、回路基板１１の表層外周に配置されたグランドパターン１３の断面を露出させる。
この時、図７に示されるとおり、グランドパターン１３の断面形状は延性変形するため、その先端部１９は絶縁性樹脂の一部側面上を覆った形状に加工される。上記ハーフカット時のダイシング条件は、湿式ダイサーで回転数３０，０００ｒｐｍ、送り速度１５ｍｍ／秒である。その後、加熱炉を用いて半硬化状態の絶縁性樹脂を１５０℃で１時間加熱保持し本硬化し絶縁性樹脂層１５を形成する。本硬化により、上記グランドパターン１３の断面形状で、先端部１９は絶縁性樹脂と密着される。
次に、図８に示されるように、プラズマ処理による表面改質を行った後、回路基板１１のハーフカット面１６及び絶縁性樹脂層１５の露出部を覆うように真空印刷法を用いて導電性樹脂を供給し硬化することでシールド層１７を形成し、グランドパターン１３と電気的に接続させる。
最後に、図９に示されるように、ハーフカット面１６の幅より狭い０．２ｍｍのダイシングブレードを用いてモジュール部品単位に個片分割することで完了する。
本発明は上述した実施例に限定されるものではなく、請求項に示した範囲内で種々の変更が可能である。
１１ 回路基板 １２ 電子部品
１３ グランドパターン １５ 絶縁性樹脂層
１６ ハーフカット面 １７ シールド層
１９ （グランドパターン１３の）先端部 ２０ モジュール部品
２１ （先端部１９の）表面 ２２ 第１被覆面
２３ （シールド層１７の）表面部 ２７ （シールド層１７の）側面部
２９ （表面部２３の）先端部 ３０ モジュール部品

Claims (10)

  1. 回路基板と、
    前記回路基板の表面に実装された電子部品と、
    前記回路基板の表面と前記電子部品とを被覆する絶縁性樹脂層と、
    前記回路基板の外周の少なくとも一部に形成されたハーフカット面と、
    前記回路基板の表面外周の少なくとも一部に配置されたグランドパターンと、
    前記ハーフカット面の表面と前記絶縁性樹脂層の表面及び側面とを覆うシールド層とを備え、
    前記グランドパターンの先端部は、前記ハーフカット面より露出したグランドパターンの断面及び該断面から延びる延在面を含む表面と、前記絶縁性樹脂層の側面の一部を被覆する第１被覆面とを有し、
    前記シールド層は、前記グランドパターンの先端部の表面と接続しているモジュール部品。
  2. 前記第１被覆面及び前記絶縁性樹脂層の側面の一部とは平坦な面で接することを特徴とする、請求項１に記載のモジュール部品。
  3. 前記グランドパターンの先端部の表面と前記シールド層とが接続する面の大きさは、前記ハーフカット面より露出したグランドパターンの断面の大きさの１．２倍以上であることを特徴とする、請求項１又は２のいずれかに記載のモジュール部品。
  4. 前記グランドパターンの先端部と前記シールド層とが接続する面の大きさは、前記ハーフカット面より露出したグランドパターンの断面の大きさの１．５倍以上であることを特徴とする、請求項３に記載のモジュール部品。
  5. 前記シールド層の少なくとも一部は導電性樹脂からなることを特徴とする、請求項１〜４のいずれかに記載のモジュール部品。
  6. 前記絶縁性樹脂層の側面を覆う、前記シールド層の側面部と、前記絶縁性樹脂層の表面を覆う、前記シールド層の表面部とを備え、表面部は金属箔を含むことを特徴とする、請求項１〜５のいずれかに記載のモジュール部品。
  7. 前記シールド層の表面部の先端部は、断面及び該断面から延びる延在面を含む表面と、前記絶縁性樹脂層の側面の一部を被覆する第２被覆面とを含むことを特徴とする、請求項６に記載のモジュール部品。
  8. 表層外周にグランドパターンが配置された回路基板の表層に電子部品を実装する工程と、
    前記回路基板の表層を覆うように絶縁性樹脂を重層する工程と、
    前記絶縁性樹脂と前記回路基板の少なくとも表層とをダイシングしハーフカット面と、ハーフカット面より露出する前記グランドパターンの断面とを形成するとともに、該断面を延性変形させ、前記半硬化した絶縁性樹脂の側面の一部を被覆するグランドパターンの先端部を形成する工程と、
    前記ハーフカット面の表面と前記絶縁性樹脂を含む層の表面及び側面とを導電性材料で覆い、前記グランドパターンの先端部と接続するシールド層を形成する工程と、
    を含むモジュール部品の製造方法。
  9. 表層外周にグランドパターンが配置された回路基板の表層に電子部品を実装する工程と、
    前記回路基板の表層を覆うように絶縁性樹脂を重層する工程と、
    前記絶縁性樹脂の表面に金属箔を重層しシールド層の表面部を形成する工程と、
    前記絶縁性樹脂と前記回路基板の少なくとも表層とをダイシングしハーフカット面と、ハーフカット面より露出する前記グランドパターンの断面と、前記シールド層の表面部の断面とを形成するとともに、グランドパターンの断面を延性変形させ、前記半硬化した絶縁性樹脂の側面の一部を被覆するグランドパターンの先端部を形成する工程と、
    前記ハーフカット面の表面と前記絶縁性樹脂を含む層の側面と前記シールド層の表面部の断面を導電性材料で覆い、前記グランドパターンの先端部、及びシールド層の表面部の断面、と接続するシールド層の側面部を形成する工程と、
    を含むモジュール部品の製造方法。
  10. 前記絶縁性樹脂と前記回路基板の少なくとも表層とをダイシングする工程の前に、前記絶縁性樹脂を半硬化する工程と、
    前記絶縁性樹脂と前記回路基板の少なくとも表層とをダイシングする工程の後に、前記半硬化した絶縁性樹脂を本硬化する工程と、
    をさらに含むことを特徴とする、請求項８又は９に記載のモジュール部品の製造方法。
JP2012199630A 2012-09-11 2012-09-11 モジュール部品の製造方法 Active JP6136152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012199630A JP6136152B2 (ja) 2012-09-11 2012-09-11 モジュール部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012199630A JP6136152B2 (ja) 2012-09-11 2012-09-11 モジュール部品の製造方法

Publications (2)

Publication Number Publication Date
JP2014056880A true JP2014056880A (ja) 2014-03-27
JP6136152B2 JP6136152B2 (ja) 2017-05-31

Family

ID=50613983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012199630A Active JP6136152B2 (ja) 2012-09-11 2012-09-11 モジュール部品の製造方法

Country Status (1)

Country Link
JP (1) JP6136152B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201479A (ja) * 2014-04-04 2015-11-12 株式会社村田製作所 モジュールおよびその製造方法
CN107924877A (zh) * 2015-08-11 2018-04-17 株式会社村田制作所 高频模块及其制造方法
US20180159504A1 (en) * 2016-12-02 2018-06-07 Taiyo Yuden Co., Ltd. Electronic component and method of manufacturing the same
US10349512B2 (en) 2015-06-04 2019-07-09 Murata Manufacturing Co., Ltd. High-frequency module
CN111656516A (zh) * 2018-01-15 2020-09-11 株式会社村田制作所 电子部件封装及其制造方法
CN114008863A (zh) * 2019-06-27 2022-02-01 株式会社村田制作所 电子部件模块
JP7488009B2 (ja) 2020-05-19 2024-05-21 Fdk株式会社 樹脂封止モジュール、及び樹脂封止モジュールの製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163583A (ja) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
US20090194852A1 (en) * 2008-02-05 2009-08-06 Chi-Tsung Chiu Semiconductor device packages with electromagnetic interference shielding
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
JP2011159786A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2011159787A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2011171539A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP2012064825A (ja) * 2010-09-17 2012-03-29 Nec Corp 回路モジュール
JP2012074607A (ja) * 2010-09-29 2012-04-12 Tdk Corp 電子回路モジュール部品
JP2012160634A (ja) * 2011-02-02 2012-08-23 Nec Corp モジュール部品およびその製造方法
WO2013061511A1 (ja) * 2011-10-27 2013-05-02 パナソニック株式会社 発光装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163583A (ja) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
US20090194852A1 (en) * 2008-02-05 2009-08-06 Chi-Tsung Chiu Semiconductor device packages with electromagnetic interference shielding
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
WO2010109985A1 (ja) * 2009-03-25 2010-09-30 株式会社村田製作所 電子部品の製造方法
JP2011159786A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2011159787A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2011171539A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP2012064825A (ja) * 2010-09-17 2012-03-29 Nec Corp 回路モジュール
JP2012074607A (ja) * 2010-09-29 2012-04-12 Tdk Corp 電子回路モジュール部品
JP2012160634A (ja) * 2011-02-02 2012-08-23 Nec Corp モジュール部品およびその製造方法
WO2013061511A1 (ja) * 2011-10-27 2013-05-02 パナソニック株式会社 発光装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201479A (ja) * 2014-04-04 2015-11-12 株式会社村田製作所 モジュールおよびその製造方法
US10349512B2 (en) 2015-06-04 2019-07-09 Murata Manufacturing Co., Ltd. High-frequency module
CN107924877A (zh) * 2015-08-11 2018-04-17 株式会社村田制作所 高频模块及其制造方法
US20180159504A1 (en) * 2016-12-02 2018-06-07 Taiyo Yuden Co., Ltd. Electronic component and method of manufacturing the same
JP2018093057A (ja) * 2016-12-02 2018-06-14 太陽誘電株式会社 電子部品およびその製造方法
US10855248B2 (en) 2016-12-02 2020-12-01 Taiyo Yuden Co., Ltd. Electronic component and method of manufacturing the same
CN111656516A (zh) * 2018-01-15 2020-09-11 株式会社村田制作所 电子部件封装及其制造方法
CN111656516B (zh) * 2018-01-15 2023-02-28 株式会社村田制作所 电子部件封装及其制造方法
CN114008863A (zh) * 2019-06-27 2022-02-01 株式会社村田制作所 电子部件模块
JP7488009B2 (ja) 2020-05-19 2024-05-21 Fdk株式会社 樹脂封止モジュール、及び樹脂封止モジュールの製造方法

Also Published As

Publication number Publication date
JP6136152B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
JP6136152B2 (ja) モジュール部品の製造方法
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
JP2010177520A (ja) 電子回路モジュールおよびその製造方法
US7795127B2 (en) Electronic device manufacturing method and electronic device
US9099450B2 (en) Package structure and method for manufacturing same
JP2019075578A (ja) 半導体パッケージ及びその製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5691573B2 (ja) モジュール部品の製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4121543B1 (ja) 電子装置
CN105304580A (zh) 半导体装置及其制造方法
CN105244327B (zh) 电子装置模块及其制造方法
KR20080036925A (ko) 반도체 장치 및 그 제조 방법
JP4611871B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20120012348A (ko) 인쇄회로기판 및 그의 제조 방법
JP2017045923A (ja) バンプ付きプリント配線板およびその製造方法
JP2010040891A (ja) 部品内蔵配線板
JP5590097B2 (ja) 部品内蔵配線板
JP5649771B2 (ja) 部品内蔵配線板
JP2000082760A (ja) 半導体装置
JP6515243B2 (ja) 半導体装置の製造方法
JP2009289926A (ja) 電子部品装置の製造方法
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150