CN105304580A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105304580A
CN105304580A CN201510431806.0A CN201510431806A CN105304580A CN 105304580 A CN105304580 A CN 105304580A CN 201510431806 A CN201510431806 A CN 201510431806A CN 105304580 A CN105304580 A CN 105304580A
Authority
CN
China
Prior art keywords
mentioned
flat board
semiconductor chip
semiconductor device
stereotyped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510431806.0A
Other languages
English (en)
Other versions
CN105304580B (zh
Inventor
池元义彦
井上广司
石堂仁则
松原宽明
今泉有加里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rely On Technology Japan Co
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Publication of CN105304580A publication Critical patent/CN105304580A/zh
Application granted granted Critical
Publication of CN105304580B publication Critical patent/CN105304580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Abstract

本发明提供低高度、低热阻的半导体装置及其制造方法。本发明的半导体装置具备：支撑板(1)；半导体芯片(2)，其经由粘接层以元件电路面朝上的方式搭载于支撑板(1)的一个主面；绝缘材料层(4)，其封装半导体芯片(2)及其周边；开口，其在绝缘材料层(4)中，形成于在半导体芯片(2)的元件电路面配置的电极上；导电部(6)，其以与半导体芯片的电极连接的方式形成于开口内；布线层(5)，其在绝缘材料层(4)上以与导电部(6)连接的方式形成，一部分向半导体芯片(2)的周边区域延伸；外部电极(7)，其形成于布线层(5)上，其中支撑板(1)是构成从在半导体装置的制造过程中使用的、将多个平板层叠而成的复合支撑板分离了的复合支撑板最上层的平板。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别涉及以大型的面板规模进行薄膜布线工序及组装工序的、具有面板规模扇出封装(PanelscaleFan-outpackage)构造的半导体装置及其制造方法。
背景技术
伴随近年电子设备的高功能化及轻薄短小化的要求，电子部件的高密度集成化、进而高密度安装化取得进展，这些电子设备所使用的半导体装置与以往相比，小型化进一步取得进展。
作为制造LSI单元和/或IC模块那样的半导体装置的方法，有下述方法：首先将通过电特性试验判定为合格品的多个半导体芯片以元件电路面为下的方式按预定的排列配置并粘贴在保持板上，之后在其上例如配置树脂片并加热、加压而模塑，将多个半导体芯片一并树脂封装，接着剥离保持板，并将树脂封装体切断、加工为预定的形状(例如圆形)，之后在埋入到了树脂封装体的半导体芯片的元件电路面上形成绝缘材料层，并在该绝缘材料层对准半导体芯片的电极焊盘的位置形成开口，之后在绝缘材料层的上方形成布线层，并且在开口内形成与半导体芯片的电极焊盘连接的导电部(通孔部)，接着依次进行阻焊层的形成、外部电极端子即焊球的形成，之后按每1个半导体芯片进行切断而单个化，完成半导体装置(例如，参照专利文献1)。
但是，在这样获得的以往的半导体装置中，在对多个半导体芯片一并进行树脂封装时，由于树脂因固化而收缩，并且其收缩量未必如设计那样，所以有时依半导体芯片的排列位置，树脂固化后的位置会从设计位置偏离，在产生了该位置偏离的半导体芯片中，由于在绝缘材料层的开口中形成的通孔部与半导体芯片的电极焊盘之间产生位置偏离，所以存在连接可靠性降低的问题。
在专利文献2中记载了解决该课题的半导体装置。
将该装置的基本的构造示于图20。
半导体装置20具备包含树脂固化体或金属的支撑板1，在其一个主面，半导体芯片2以元件电路面(表面)朝上的方式配置，与元件电路面相反侧的面(背面)通过粘接剂3附着固定到支撑板1。并且，在支撑板1的主面全体，以覆盖半导体芯片2的元件电路面的方式形成有仅一层的绝缘材料层4。在该单层的绝缘材料层4上，形成包含铜等导电性金属的布线层5，其一部分引出到半导体芯片2的周边区域。另外，在半导体芯片2的元件电路面上形成的绝缘材料层4，形成将半导体芯片2的电极焊盘(未图示)与布线层5电连接的导电部(通孔部)6。该导电部6与布线层5一并形成并一体化。另外，在布线层5的预定位置形成有多个焊球等外部电极7。进而，在绝缘材料层4上及除了焊球等外部电极7的接合部以外的布线层5上，形成有布线保护层(阻焊层)8。
该装置近年对要求日益提高的电子部件的高密度化、轻薄短小化作出重大的贡献。
但是，在专利文献2中，记载了在半导体装置20中，作为支撑板1，使用包含使绝缘树脂固化而成的树脂固化体或者不锈钢和/或42合金等金属的具有均一厚度的平板。但是，与半导体装置一体化的上述支撑板实现作为加强板、散热板及电磁屏蔽件的功能，另一方面在制造工序内还承担作为产品输送载体的作用，由于面板的把持容易性、翘曲抑制、单片化的容易性的目的，通常使用厚的不锈钢。因此，由于存在作为最终产品的半导体装置也会变厚，另外，作为支撑板1的材料无法选择热传导性优异的材料从而散热性也变差的问题，所以难以实现半导体装置的进一步低高度(低背)化(薄形化)。
例如，在使用SUS304作为支撑板(散热板)1的情况下，SUS304的热传导率(16.7[W/mK])一般是作为散热板使用的铜的热传导率(约400W/mK)的20分之1以下，散热性差，PKG热阻的降低效果小。另外，若为了减轻支撑板的翘曲而使用0.3mm厚的SUS，则安装高度变高，无法适用于移动产品。
另外，在上述专利文献2中，记载了：通过在切断、分离为各个半导体装置之前例如机械性地研磨支撑板的与半导体芯片搭载面相反侧的面，也可以使半导体装置的厚度变薄，但是由于没有其具体的构建方法的记载，且有可能因研磨偏差和/或对半导体装置的应力负载导致品质降低，所以难以实用化。
【专利文献1】日本特开2003-197662号公报
【专利文献2】日本特开2010-219489号公报
发明内容
本发明的目的在于提供低高度的半导体装置及其制造方法。
另外，本发明的目的在于提供低热阻的半导体装置及其制造方法。
本发明的发明者们进行了锐意研究，结果发现，通过为了获得低高度的半导体装置而使搭载半导体芯片的支撑板减薄、为了获得低热阻的半导体装置而使用将低热传导性的平板复合化而成的复合支撑板作为支撑板，能够解决上述课题，从而完成了本发明。
即，本发明如以下所述。
(1)一种半导体装置，具备：
支撑板；
半导体芯片，其经由粘接层以元件电路面朝上的方式搭载于上述支撑板的一个主面；
绝缘材料层，其封装上述半导体芯片及其周边；
开口，其在上述绝缘材料层中，形成于在上述半导体芯片的上述元件电路面配置的电极上；
导电部，其以与上述半导体芯片的上述电极连接的方式形成于上述开口内；
布线层，其以在上述绝缘材料层上与上述导电部连接的方式形成，并且一部分延伸到上述半导体芯片的周边区域；以及
外部电极，其形成于上述布线层上，
其中上述支撑板是在半导体装置的制造过程中使用的将多个平板层叠而成的复合支撑板之中的搭载有上述半导体芯片的平板，是从构成上述复合支撑板的其他平板分离了的平板。
(2)一种(1)中所述的半导体装置的制造方法，包括：
将多个平板层叠而制作复合支撑板的工序；
在构成上述复合支撑板的第1平板的主面，对齐配置多个半导体芯片，并通过粘接剂附着固定这些半导体芯片的与元件电路面相反侧的面的工序；
在上述半导体芯片的上述元件电路面上及上述第1平板的主面上形成绝缘材料层的工序；
在配置于上述半导体芯片的上述元件电路面的电极上的位置，在上述绝缘材料层形成开口的工序；
在上述绝缘材料层上形成一部分延伸至上述半导体芯片的周边区域的布线层，并且在上述绝缘材料层的上述开口内形成与上述半导体芯片的上述电极连接的导电部的工序；
在上述布线层上形成外部电极的工序；
通过在预定的位置切断上述第1平板及上述绝缘材料层，将包含一个或多个半导体芯片的半导体装置单片化的工序；以及
在上述的将包含一个或多个半导体芯片的半导体装置单片化的工序之前或之后，将构成上述复合支撑板的多个平板内的上述第1平板以外的平板从半导体装置分离的工序。
(3)(2)中所述的半导体装置的制造方法，其中，
上述复合支撑板是第1平板与第2平板通过粘接剂层叠而成的支撑板，通过除去粘接剂而将上述第1平板以外的平板从半导体装置分离。
(4)(3)中所述的半导体装置的制造方法，其中，
上述第1平板与第2平板之间的粘接剂沿着用于将包含一个或多个半导体芯片的半导体装置单片化的切断线而设置，在将包含一个或多个半导体芯片的半导体装置单片化时，通过与上述第1平板及上述绝缘材料层一并切断上述第1平板与第2平板之间的粘接剂而将上述第1平板与第2平板分离。
(5)(4)中所述的半导体装置的制造方法，其中，
在上述第2平板沿着上述切断线设置凹部，在上述凹部中设置粘接剂。
(6)(2)中所述的半导体装置的制造方法，其中，
上述复合支撑板通过第1平板、第3平板和第2平板按照该顺序层叠而成，
上述第3平板的面积比上述第1平板及第2平板小，
上述第2平板与上述第3平板通过粘接剂粘接，
在上述第1平板与上述第3平板之间不存在粘接剂而直接接触，
上述第2平板的不存在上述第3平板的区域部分与上述第1平板的不存在上述第3平板的区域部分通过粘接剂粘接，
在将包含一个或多个半导体芯片的半导体装置单片化时，通过与上述第1平板及上述绝缘材料层一并切断上述第1平板、上述第3平板及第2平板层叠着的区域部分而将上述第1平板与第3平板及第2平板分离。
(7)(2)中所述的半导体装置的制造方法，其中，
上述复合支撑板通过在第1平板与第2平板紧密附着的状态下在第1平板和第2平板的外周部分进行焊接而层叠形成，
在将包含一个或多个半导体芯片的半导体装置单片化时，通过切断除去上述第1平板与第2平板焊接起来的外周部分而将上述第1平板与第2平板分离。
(8)(3)中所述的半导体装置的制造方法，其中，
上述复合支撑板其第1平板与第2平板通过具有粘接性的暂时固定膜附着固定，在将包含一个或多个半导体芯片的半导体装置单片化时，通过将上述第1平板从上述暂时固定膜分离而将上述第1平板与第2平板分离。
(9)一种半导体装置，具备：
复合支撑板，其通过将多个平板层叠而成；
半导体芯片，其经由粘接层以元件电路面朝上的方式搭载于构成上述复合支撑板的最上层的第1平板的主面；
绝缘材料层，其封装上述半导体芯片及其周边；
开口，其在上述绝缘材料层中，形成于在上述半导体芯片的上述元件电路面配置的电极上；
导电部，其以与上述半导体芯片的上述电极连接的方式形成于上述开口内；
布线层，其以在上述绝缘材料层上与上述导电部连接的方式形成，并且一部分延伸至上述半导体芯片的周边区域；以及
外部电极，其形成于上述布线层上，
其中上述第1平板包含在构成复合支撑板的平板中热传导率最高的材料。
(10)一种(9)中所述的半导体装置的制造方法，包括：
将包含在多个平板中热传导率最高的材料的第1平板作为最上层，将第1平板与其他平板层叠而制作复合支撑板的工序；
在上述第1平板的主面，对齐配置多个半导体芯片，并通过粘接剂附着固定这些半导体芯片的与元件电路面相反侧的面的工序；
在上述半导体芯片的上述元件电路面上及上述第1平板的主面上形成绝缘材料层的工序；
在配置于上述半导体芯片的上述元件电路面的电极上的位置，在上述绝缘材料层形成开口的工序；
在上述绝缘材料层上形成一部分延伸至上述半导体芯片的周边区域的布线层，并且在上述绝缘材料层的上述开口内形成与上述半导体芯片的上述电极连接的导电部的工序；
在上述布线层上形成外部电极的工序；以及
通过在预定的位置切断上述第1平板及上述绝缘材料层，将包含一个或多个半导体芯片的半导体装置单片化的工序。
本发明的半导体装置可以实现如以下所述的效果。
·散热特性提高(低热阻化)。
·可以使PKG厚度减薄，移动产品等产品适用范围广。
·即使PKG厚度薄，也能够实现与现有产品同等的翘曲防止。
附图说明
图1是表示本发明的半导体装置的构成例的截面图。
图2是表示本发明的半导体装置的构成例的截面图。
图3是表示在本发明的半导体装置的制造方法中使用的复合支撑板的构成例的截面图。
图4是表示制造本发明的半导体装置的方法的工序的一部分的截面图。
图5是表示将本发明的半导体装置单片化的工序的截面图。
图6是表示在本发明的半导体装置的制造方法中使用的复合支撑板的构成例的截面图。
图7是表示在本发明的半导体装置的制造方法中使用的复合支撑板的构成例的截面图。
图8是表示制造本发明的半导体装置的方法的工序的一部分的截面图。
图9是表示制造本发明的半导体装置的方法的工序的一部分的截面图。
图10是表示在本发明的半导体装置的制造方法中使用的复合支撑板的构成例的截面图。
图11是表示将本发明的半导体装置单片化的工序的截面图。
图12是表示在本发明的半导体装置的制造方法中使用的复合支撑板的构成例的截面图。
图13是表示从半导体装置的复合支撑板分离第1平板的工序的图。
图14是表示将本发明的半导体装置单片化的工序的截面图。
图15是表示本发明的半导体装置的构成例的截面图。
图16是表示本发明的半导体装置的构成例的截面图。
图17是表示本发明的半导体装置中的复合支撑板的构成例的截面图。
图18是表示制造本发明的半导体装置的方法的工序的一部分的截面图。
图19是表示将本发明的半导体装置单片化的工序的截面图。
图20是表示以往的半导体装置的构造的图。
符号说明
1支撑板、复合支撑板，1a第1平板，1b第2平板，1c第3平板，2半导体芯片，3、3a、3c粘接剂，4、4a、4b绝缘材料层，5、5a、5b布线层，6、6a、6b导电部，7外部电极，8布线保护层，10刀片，11暂时固定膜，12凹部，14开口，16层间通孔部，18层间绝缘保护层，20半导体装置，30真空室，31电子束，32焊接部，33接触部。
具体实施方式
以下，说明用于实施本发明的方式。另外，在以下的记载中，基于附图说明实施方式，但是这些附图仅供图解，本发明并不限定于这些附图。
(实施方式1)
图1是表示本发明所涉及的半导体装置的实施方式的纵截面图。
图1中所示的半导体装置20具备支撑板1、半导体芯片2、绝缘材料层4、布线层5及外部电极7。
半导体芯片2以具有电极(未图示)的元件电路面朝上的方式配置在支撑板1的主面上，与元件电路面相反侧的面(背面)由粘接剂3附着固定到支撑板1。
在支撑板1的主面全体，以覆盖半导体芯片2的元件电路面的方式形成有绝缘材料层4。在该绝缘材料层4上，形成有包含铜等导电性金属的、构成布线的布线层5，其一部分引出到半导体芯片2的周边区域。在半导体芯片2的电极上的绝缘材料层形成有开口，在该开口内形成导电部6，从而布线层5与电极电连接。另外，在布线层5的预定位置形成有多个焊球等外部电极7。
在绝缘材料层4上及除了外部电极7的接合部之外的布线层5上，形成布线保护层8。布线保护层8既可以用与绝缘材料层4的绝缘材料同种的材料形成，也可以用不同种的材料形成。
本实施方式的半导体装置在其制造过程中，作为支撑板，使用将多块平板层叠而成的复合支撑板。半导体装置在其制造过程中在被进行了热处理时，由于部件的热膨胀系数的差异，会发生翘曲。为了防止该翘曲，支撑板需要具有某程度的刚性。因此，以往，在例如使用SUS作为支撑板的材料的情况下，使用0.3mm厚左右的材料。但是，半导体装置作为产品，若支撑板为0.3mm厚左右，则安装高度变高，不适于作为移动产品的使用。
因此，在本实施方式中，在半导体装置的制造过程中，作为支撑板，使用将多个平板层叠而成的具有厚度的复合支撑板，并最终将搭载有半导体芯片的平板(称为第1平板)以外的平板从第1平板分离而在半导体装置仅保留第1平板。由此，能够形成无翘曲且低高度的半导体装置。
由于为了不产生翘曲而对支撑板要求的刚性由与第1平板层叠的其他平板承担，所以第1平板可以较薄，能够使最终获得的半导体装置变薄。第1平板既可以用与其他平板同样的材料，也可以用不同的材料。例如，在将第1平板以外的平板的材料设为SUS的情况下，也可以将第1平板的材料设为铜等热传导性优异的材料。通过将第1平板的材料设为铜等热传导性优异的材料，第1平板可作为半导体装置的散热板而有效地发挥作用。
(实施方式2)
图2是表示本发明的实施方式2的截面图。
本实施方式的半导体装置20具有2个半导体芯片2(第1半导体芯片2a及第2半导体芯片2b)层叠配置的构造。在与实施方式1中所示同样的平板1的一个主面，第1半导体芯片2a以元件电路面朝上的方式附着固定，在其上以覆盖第1半导体芯片2a的方式形成有绝缘材料层(第1绝缘材料层)4a，进而在其上形成有在第1半导体芯片2a的电极上具有导电部6a的第1布线层5a。然后，在第1绝缘材料层4a上及除了后述的层间通孔部16的连接部(层叠间通孔连接部)之外的第1布线层5a上，形成层间绝缘保护层18。
进而，在层间绝缘保护层18上，第2半导体芯片2b以元件电路面朝上的方式附着固定，且以覆盖该第2半导体芯片2b的方式形成有绝缘材料层(第2绝缘材料层)4b。另外，第2绝缘材料既可以是与第1绝缘材料同种的材料，也可以是不同种的材料。
并且，在第2绝缘材料层4b上形成有第2布线层5b，并形成有将该第2布线层5b与第2半导体芯片2b的电极电连接的导电部6b。另外，在第2半导体芯片2b的周边区域，配合在层间绝缘保护层18开口、形成了的通孔连接部，在第2绝缘材料层4b形成开口，在该开口内形成有将第1布线层5a与第2布线层5b电连接的层间通孔部16。进而，在第2布线层5b的预定位置，形成有焊球等外部电极7，在第2绝缘材料层4b上及除了外部电极7的接合部以外的第2布线层5b上，形成有布线保护层8。
在这样构成的实施方式2中，具有2个半导体芯片2a、2b层叠配置而成的构造，各半导体芯片2的电极与布线层的连接可靠性高，能够以高成品率低价地获得可以应对电极的微细化的半导体装置。
另外，在实施方式2中，呈现了将2个半导体芯片2层叠配置而成的构造，但是也可以形成为3个以上的半导体芯片层叠配置而成的构造。在3个以上的半导体芯片的层叠构造中，在第2布线层5b上，同上述第2半导体芯片2b与第2绝缘材料层4、第2布线层5b及层叠间通孔部16的层叠构造同样的构造按半导体芯片的数量重复。并且，在最上层的布线层上形成布线保护层，并且在预定的位置形成外部电极7而完成半导体装置。
以下将制造上述实施方式1的半导体装置20的方法作为实施方式来呈现。
在以下说明的制造方法中，将支撑板1设为比本发明的半导体芯片2的尺寸大得多，将多个半导体芯片2分别隔着间隔搭载于支撑板1而通过预定的处理工序同时制造多个半导体装置，并最终分割为各个半导体装置，从而能够获得多个半导体装置。
这样，通过同时制造多个半导体装置，可以大幅抑制制造成本。
另外，在以下的实施方式中，说明了在支撑板上具有一个半导体芯片的半导体装置，但是在支撑板上具有多个半导体芯片的情况也是本发明的实施方式。
(实施方式3)
基于图3～图5说明制造实施方式1中所示半导体装置的方法的实施方式3。
图3是表示复合支撑板的构成的图。
复合支撑板1通过使用粘接剂3c将第1平板1a和第2平板1b附着固定而层叠。粘接剂3c如图3左图所示，沿着将半导体装置单片化时的切断线CL而设置。
上述第1平板1a及第2平板1b是具有均一厚度的平坦的板，包含使绝缘树脂固化而成的树脂固化体或者不锈钢和/或42合金等金属。复合支撑板1的第1平板1a和第2平板1b的合计厚度只要是不会因后述的绝缘材料层的形成而发生翘曲的程度的厚度即可。由于在构成复合支撑板1的平板之中仅第1平板1a用作半导体装置的部件，所以优选上述第1平板的厚度薄。
图4A～图4E是表示直至单片化前的工序为止的半导体装置的制造工序的图。
图4A是表示在将第1平板1a和第2平板1b通过粘接剂3c附着固定而成的支撑板1上通过粘接剂3附着固定搭载了半导体芯片2的状态的图。
首先，如图4A所示，使用粘接剂3在支撑板1a的一个主面附着固定多个半导体芯片2。此时，以半导体芯片2的元件电路面朝上的方式，使其相反侧的主面与支撑板1a附着固定。另外，多个半导体芯片2分别隔着预定的间隔配置。
接着，如图4B所示，在半导体芯片2的元件电路面上及其周边的支撑板1上形成绝缘材料层4。
作为绝缘材料，例如可以使用热固化型的树脂等绝缘性树脂。绝缘材料的供给例如能够通过使用旋涂的涂敷方法、使用了涂刷器的印刷法、将膜状的树脂进行层压的方法等来进行。另外，作为绝缘性树脂，也可以使用感光性树脂。
接着，如图4C所示，在半导体芯片2上的绝缘材料层4的一部分设置开口14。由此，半导体芯片2的元件电路面露出，能够作为用于使半导体芯片2与其他元件电连接的电极发挥作用。开口14的形成方法没有特别限定，例如可以通过使感光性树脂曝光、显影而形成，或者通过激光而形成。
如图4D所示，在上述绝缘材料层4上形成布线层5。布线层5的形成例如可以通过在上述绝缘材料层4的上表面全体用蒸镀方式(溅射法)或者化学镀等形成基底(种子层)、之后进行电镀而进行。此时，如图4D所示，在绝缘材料层4的开口14的侧壁也通过涂镀形成导电性的金属薄膜层，形成将上述半导体芯片2与布线层5电连接的导电部6。然后，通过光刻对在整面形成的金属薄膜层进行图案形成，由此可以形成一部分向上述半导体芯片2的周边区域延伸的布线层5。
另外，上述导电部6既可以用导电材料填埋，也可以在形成于上述侧壁的涂镀膜上形成绝缘材料，该绝缘材料是形成后述的绝缘材料层4的绝缘材料。在用导电材料填埋导电部6的情况下，可以在上述涂镀时一并填充，或者在上述侧壁形成了涂镀膜后填充导电膏。
基于上述光刻进行的图案形成没有特别限定，例如可以通过以下所述的削减法形成布线层5。削减法可以通过下述过程进行：在金属薄层上形成感光性抗蚀剂层，并使用预定图案的掩模进行曝光、显影，之后对金属薄膜层进行蚀刻。另外，在形成了布线层5后，通过蚀刻除去上述基底(种子层)。
接着，如图4E所示，在布线层5、导电部6及绝缘材料层4上形成布线保护层(阻焊层)8。布线保护层8和绝缘材料层4既可以是相同的材料，也可以是不同的材料。
在形成了布线保护层8之后，在该布线保护层8开设用于设置外部电极7的开口部，在该开口部设置导电材料而形成外部电极7。作为导电材料，使用焊球、导电性膏、焊膏等。
图5是表示将通过图4A～4E所示工序获得的半导体装置单片化的工序的图。
通过沿图5A所示的切断线CL进行切断，直到粘接剂的至少上部被切断为止，如图5B所示将半导体装置20单片化为各单片。
由于将第1平板1a与第2平板1b附着固定的粘接剂3c沿切断线CL设置，所以对第1平板1a与第2平板1b的附着固定起作用的粘接剂3c的粘接面部分在切断时被除去，第1平板1a与第2平板1b被分离。由此，可以获得图1所示的具有期望厚度的支撑板1的半导体装置20。
例如，在作为第1平板1a使用50μm厚的SUS板、作为第2平板1b使用250μm厚的平板从而形成合计300μm厚的支撑板时，其有与使用300μm厚的一块平板时同样的翘曲防止效果。另外，若从半导体装置分离第2平板1b，则由于仅在半导体装置保留50μm厚的第1平板1a，所以可以将半导体装置薄型化。
另外，在将第1平板的材料设为铜等热传导性优异的材料的情况下，可以形成低高度且散热性优异的半导体装置。
另外，由于第2平板1b不被切断，所以可以实现再利用。
(实施方式4)
基于图6A、图6B说明实施方式4。
本实施方式是对实施方式3的一部分进行变形而形成的。在本实施方式中，如图6A所示，在第2平板1b沿切断线CL设置凹部，在该凹部设置粘接剂3c。并且，与实施方式3同样，通过沿图6A所示的切断线CL进行切断，直到粘接剂的至少上部被切断为止，可以将第1平板1a与第2平板1b分离。
由此，可以获得图1所示的具有期望厚度的支撑板1的半导体装置20。
另外，由于第2平板1b不被切断，所以可以实现再利用。
在本实施方式中，由于如图6B所示第1平板1a与第2平板1b的大部分不经由粘接剂而直接接触，所以第1平板1a与第2平板1b的一体性增加，翘曲防止的效果更高。
(实施方式5)
基于图7～图9说明实施方式5。
在本实施方式中，首先，如图7A、图7B所示，使用复合支撑板1，该复合支撑板1使用平板1a、平板1b及平板1c这合计3块平板制作而成。上述复合支撑板1成为下述状态：第1平板1a、第3平板1c和第2平板1b按照该顺序层叠，第3平板1c的面积比第1平板1a及第2平板1b小，复合支撑板1的外周部分不存在第3平板。
第2平板1b与上述第3平板1c通过粘接剂3c粘接。
在第1平板1a与第3平板1c之间不存在粘接剂而直接接触。
并且，第2平板1b的外周部分的不存在第3平板的区域部分与上述第1平板的外周部分的不存在第3平板的区域部分通过粘接剂3c粘接，由此，第3平板1c保持为与第1平板1a紧密附着的状态。
图8A～图8E是表示使用复合支撑板1制作搭载了多个半导体芯片2的半导体装置的集合体的工序的图。由于其内容除了复合支撑板1为图7B所示的复合支撑板以外，与在实施方式3的说明中基于图4A～图4E所示的内容相同，所以省略说明。
图9是表示将构成复合支撑板1的第1平板1a从其他平板1b、1c分离的工序的图。
由于本实施方式的复合支撑板1具有上述的层叠构造，所以在将包含一个或多个半导体芯片的半导体装置单片化时，若在复合支撑板1的外周部分中的存在第1平板1a、第3平板1c及第2平板1b的位置将绝缘材料层4和复合支撑板1一起切断，则由于粘接第1平板1a与第2平板1b的位置被除去，另外第1平板1a与第3平板1c未通过粘接剂粘接，所以可以将上述第1平板与第3平板及第2平板分离。
(实施方式6)
基于图10、图11说明实施方式6。
在本实施方式中，作为复合支撑板1，如图10A所示使用第1平板1a和第2平板1b，作为第1平板1a及第2平板1b使用金属板。
如图10B所示，将第1平板1a与第2平板1b重叠而收置于真空室30内。将真空室30设为10-1Pa～10-3Pa的高真空的状态，对复合支撑板1的外周部在距端部数mm的位置用电子束31进行焊接，形成焊接部32。
在图10C中表示上述那样制作的复合支撑板1。该复合支撑板1由于外周部在高真空下通过电子束31焊接，所以第1平板1a与第2平板1b的接触部33成为完全紧密附着的状态。由此，第1平板1a与第2平板1b直接接触，第1平板1a与第2平板1b的一体性增加，翘曲防止的效果更高。
另外，由于焊接部32的焊接幅度为1mm左右即可，所以加热是局部的，可以使因焊接导致的变形与TIG焊接和/或激光焊接相比也较小。
但是，在第1平板1a极薄的情况下，有可能由于平板间的间隙而在焊接时在第1平板1a开孔，所以为了防止开孔，需要用于使平板彼此完全紧密附着的夹具。
在图11A中表示在图10C所示的复合支撑板1的上部形成了包含半导体芯片的构造体的状态。
形成上述的构造体的工序由于除了复合支撑板1不同以外，与在实施方式3的制造方法的说明中基于图4A～图4E所示的内容同样，所以省略说明。
对图11A中所示的半导体装置的集合体如图11B所示，沿着切断线CL1、CL2切断复合支撑板1的外周部，除去第1平板1a和第2平板1b的包含焊接部32的外周部，由此将第1平板1a与第2平板1b分离，接着如图11C所示，通过沿着切断线CL3进行切断，单片化为各个半导体装置。
由此，能够获得图1所示的具有期望厚度的支撑板1的半导体装置20。
(实施方式7)
基于图12、图13说明本实施方式。
在本实施方式中，复合支撑板1包括第1平板1a、第2平板1b和暂时固定膜11。
首先，如图12A所示，准备第1平板1a、暂时固定膜11和第2平板1b。
接着，如图12B所示，在第2平板1b单侧贴合暂时固定用膜11。
接着，如图12C所示，将第1平板1a载置于暂时固定用膜11而使其贴合。
暂时固定用膜11是在基材膜的表背两面设置了粘接剂层的膜，可以使用市场销售的类型。
图13A是表示在图12C所示的复合支撑板1的上部形成了包含半导体芯片的构造体的状态的图。
形成上述的构造体的工序由于除了复合支撑板1不同以外，与在实施方式3的说明中基于图4A～图4E所示的内容同样，所以省略说明。
如图13B所示，从暂时固定用膜11剥离第2平板1b，接着将附着于第1平板1a的暂时固定用膜从第1平板1a剥离。由此，获得仅具有第1平板1a作为支撑板的半导体装置。
图14是表示将图13B所示的半导体装置单片化的工序的图。
如图14A所示，通过使用刀片10沿着切断线CL将半导体装置单片化，可以获得图14B所示那样单片化了的半导体装置20。
(实施方式8)
基于图15说明本实施方式。
图15是表示本发明所涉及的半导体装置的实施方式的纵截面图。
图15所示的半导体装置20具备将多块(图示为2块)平板层叠而成的支撑板1、半导体芯片2、绝缘材料层4、布线层5及外部电极7。
半导体芯片2以具有电极(未图示)的元件电路面朝上的方式配置在支撑板1的主面上，与元件电路面相反侧的面(背面)通过粘接剂3附着固定于支撑板1。
在支撑板1的主面全体，以覆盖半导体芯片2的元件电路面的方式形成有绝缘材料层4。在该绝缘材料层4上，形成有包含铜等导电性金属的、构成布线的布线层5，其一部分引出到半导体芯片2的周边区域。在半导体芯片2的电极上的绝缘材料层形成有开口，在该开口内形成导电部6而将布线层5与电极电连接。另外，在布线层5的预定位置形成有多个焊球等外部电极7。
在绝缘材料层4上及除了外部电极7的接合部以外的布线层5上，形成布线保护层8。布线保护层8可以用与绝缘材料层4的绝缘材料同种的材料形成，也可以用不同种的材料形成。
本实施方式的半导体装置使用将多块平板(第1平板1a及第2平板1b)层叠而成的复合支撑板作为支撑板1。半导体装置在其制造过程中在被进行了热处理时，由于部件的热膨胀系数的差异，会发生翘曲。为了防止该翘曲，支撑板需要具有某程度的刚性。因此，以往例如在使用SUS作为支撑板的材料的情况下，使用0.3mm厚左右的材料。但是，SUS由于热传导性差，所以不适于作为半导体装置的散热板。
另外，虽然也考虑使用包含热传导性优异的铜的支撑板，但是为了提高刚性，需要使用具有厚度的铜板，该铜板由于加工性差，所以无法采用。
因此，在本实施方式中，作为半导体装置的支撑板，将多块平板层叠而形成具有用于防止翘曲的刚性的复合支撑板，由热传导率高的铜等材料构成搭载半导体芯片的第1平板1a。通过该构成，可以形成在制造工序中不发生翘曲且散热性优异的半导体装置。
(实施方式9)
图16是表示本发明的实施方式9的截面图。
本实施方式的半导体装置20具有2个半导体芯片2(第1半导体芯片2a及第2半导体芯片2b)层叠配置而成的构造。在与实施方式8中所示同样的支撑板1的一个主面，第1半导体芯片2a以元件电路面朝上的方式被附着固定，在其上以覆盖第1半导体芯片2a的方式形成有绝缘材料层(第1绝缘材料层)4a，进而在其上形成有在第1半导体芯片2a的电极上具有导电部6a的第1布线层5a。并且，在第1绝缘材料层4a上及除了后述层间通孔部16的连接部(层叠间通孔连接部)以外的第1布线层5a上，形成有层间绝缘保护层18。
进而，在层间绝缘保护层18上，第2半导体芯片2b以元件电路面朝上的方式附着固定，且以覆盖该第2半导体芯片2b的方式形成有绝缘材料层(第2绝缘材料层)4b。另外，第2绝缘材料既可以是与第1绝缘材料同种的材料，也可以是不同种的材料。
并且，在第2绝缘材料层4b上形成有第2布线层5b，并形成有将该第2布线层5b与第2半导体芯片2b的电极电连接的导电部6b。另外，在第2半导体芯片2b的周边区域，配合在层间绝缘保护层18开口、形成了的通孔连接部，在第2绝缘材料层4b形成有开口，在该开口内形成有将第1布线层5a与第2布线层5b电连接的层间通孔部16。进而，在第2布线层5b的预定位置，形成有焊球等外部电极7，在第2绝缘材料层4b上及除了外部电极7的接合部以外的第2布线层5b上，形成有布线保护层8。
在这样构成的实施方式中，具有2个半导体芯片2a、2b层叠配置而成的构造，各半导体芯片2的电极与布线层的连接可靠性高，能够以高成品率低价地获得可以应对电极的微细化的半导体装置。
另外，在实施方式9中，呈现了将2个半导体芯片2层叠配置而成的构造，但是也可以形成为3个以上的半导体芯片层叠配置而成的构造。在3个以上的半导体芯片的层叠构造中，在第2布线层5b上，同上述第2半导体芯片2b与第2绝缘材料层4、第2布线层5b及层叠间通孔部16的层叠构造同样的构造按半导体芯片的数量重复。并且，在最上层的布线层上形成布线保护层，并且在预定的位置形成外部电极7而完成半导体装置。
基于图17～19说明制造上述实施方式8中所示的半导体装置的方法的实施方式。
在以下说明的制造方法中，将支撑板1设为比本发明的半导体芯片2的尺寸大得多，将多个半导体芯片2分别隔着间隔搭载于支撑板1而通过预定的处理工序同时制造多个半导体装置，并最终分割为各个半导体装置，从而能够获得多个半导体装置。
这样，通过同时制造多个半导体装置，可以大幅抑制制造成本。
另外，在以下的实施方式中，描述了在支撑板上具有一个半导体芯片的半导体装置，但是在支撑板上具有多个半导体芯片的情况也是本发明的实施方式。
图17是表示复合支撑板1的构成的图。
复合支撑板1通过使用粘接剂3c将第1平板1a和第2平板1b附着固定而层叠。
上述第1平板1a及第2平板1b是具有均一厚度的平坦的板。第1平板1a与第2平板1b相比，包含热传导率高的材料，优选材料是铜。第2平板1b优选包含使绝缘树脂固化而成的树脂固化体或者不锈钢和/或42合金等金属。复合支撑板1的第1平板1a和第2平板1b的合计厚度只要是不会因后述的绝缘材料层的形成而发生翘曲的程度的厚度即可。
图18A～图18E是表示直至将半导体装置单片化之前的工序为止的半导体装置的制造工序的图。
其内容由于除了复合支撑板1是图17B所示的复合支撑板以外，与在实施方式3的说明中基于图4A～图4E所示的内容同样，所以省略说明。
图19是表示将通过图18A～图18E所示工序获得的半导体装置20单片化的工序的图。
通过如图19A所示沿着切断线CL进行切断，如图19B所示将半导体装置20单片化为各单片。

Claims (10)

1.一种半导体装置，其特征在于，具备：
支撑板；
半导体芯片，其经由粘接层以元件电路面朝上的方式搭载于上述支撑板的一个主面；
绝缘材料层，其封装上述半导体芯片及其周边；
开口，其在上述绝缘材料层中，形成于在上述半导体芯片的上述元件电路面配置的电极上；
导电部，其以与上述半导体芯片的上述电极连接的方式形成于上述开口内；
布线层，其以在上述绝缘材料层上与上述导电部连接的方式形成，并且一部分延伸至上述半导体芯片的周边区域；以及
外部电极，其形成于上述布线层上，
其中上述支撑板是在半导体装置的制造过程中使用的将多个平板层叠而成的复合支撑板之中的、搭载有上述半导体芯片的平板，是从构成上述复合支撑板的其他平板分离了的平板。
2.一种权利要求1所述的半导体装置的制造方法，其特征在于，包括：
将多个平板层叠而制作复合支撑板的工序；
在构成上述复合支撑板的第1平板的主面，对齐配置多个半导体芯片，并通过粘接剂附着固定这些半导体芯片的与元件电路面相反侧的面的工序；
在上述半导体芯片的上述元件电路面上及上述第1平板的主面上形成绝缘材料层的工序；
在配置于上述半导体芯片的上述元件电路面的电极上的位置，在上述绝缘材料层形成开口的工序；
在上述绝缘材料层上形成一部分延伸至上述半导体芯片的周边区域的布线层，并且在上述绝缘材料层的上述开口内形成与上述半导体芯片的上述电极连接的导电部的工序；
在上述布线层上形成外部电极的工序；
通过在预定的位置切断上述第1平板及上述绝缘材料层，将包含一个或多个半导体芯片的半导体装置单片化的工序；以及
在上述的将包含一个或多个半导体芯片的半导体装置单片化的工序之前或之后，将构成上述复合支撑板的多个平板内的上述第1平板以外的平板从半导体装置分离的工序。
3.权利要求2所述的半导体装置的制造方法，其特征在于，
上述复合支撑板是第1平板与第2平板通过粘接剂层叠而成的支撑板，通过除去粘接剂而将上述第1平板以外的平板从半导体装置分离。
4.权利要求3所述的半导体装置的制造方法，其特征在于，
上述第1平板与第2平板之间的粘接剂沿着用于将包含一个或多个半导体芯片的半导体装置单片化的切断线而设置，在将包含一个或多个半导体芯片的半导体装置单片化时，通过与上述第1平板及上述绝缘材料层一并切断上述第1平板与第2平板之间的粘接剂而将上述第1平板与第2平板分离。
5.权利要求4所述的半导体装置的制造方法，其特征在于，
在上述第2平板沿着上述切断线设置凹部，在上述凹部中设置粘接剂。
6.权利要求2所述的半导体装置的制造方法，其特征在于，
上述复合支撑板通过第1平板、第3平板和第2平板按照该顺序层叠而成，
上述第3平板的面积比上述第1平板及第2平板小，
上述第2平板与上述第3平板通过粘接剂粘接，
在上述第1平板与上述第3平板之间不存在粘接剂而直接接触，
上述第2平板的不存在上述第3平板的区域部分与上述第1平板的不存在上述第3平板的区域部分通过粘接剂粘接，
在将包含一个或多个半导体芯片的半导体装置单片化时，通过与上述第1平板及上述绝缘材料层一并切断上述第1平板、上述第3平板及第2平板层叠着的区域部分而将上述第1平板与第3平板及第2平板分离。
7.权利要求2所述的半导体装置的制造方法，其特征在于，
上述复合支撑板通过在第1平板与第2平板紧密附着的状态下在第1平板和第2平板的外周部分进行焊接而层叠形成，
在将包含一个或多个半导体芯片的半导体装置单片化时，通过切断除去上述第1平板与第2平板焊接起来的外周部分而将上述第1平板与第2平板分离。
8.权利要求3所述的半导体装置的制造方法，其特征在于，
上述复合支撑板其第1平板与第2平板通过具有粘接性的暂时固定膜附着固定，在将包含一个或多个半导体芯片的半导体装置单片化时，通过将上述第1平板从上述暂时固定膜分离而将上述第1平板与第2平板分离。
9.一种半导体装置，其特征在于，具备：
复合支撑板，其通过将多个平板层叠而成；
半导体芯片，其经由粘接层以元件电路面朝上的方式搭载于构成上述复合支撑板的最上层的第1平板的主面；
绝缘材料层，其封装上述半导体芯片及其周边；
开口，其在上述绝缘材料层中，形成于在上述半导体芯片的上述元件电路面配置的电极上；
导电部，其以与上述半导体芯片的上述电极连接的方式形成于上述开口内；
布线层，其以在上述绝缘材料层上与上述导电部连接的方式形成，并且一部分延伸至上述半导体芯片的周边区域；以及
外部电极，其形成于上述布线层上，
其中上述第1平板包含在构成复合支撑板的平板中热传导率最高的材料。
10.一种权利要求9所述的半导体装置的制造方法，其特征在于，包括：
将包含在多个平板中热传导率最高的材料的第1平板作为最上层，将第1平板与其他平板层叠而制作复合支撑板的工序；
在上述第1平板的主面，对齐配置多个半导体芯片，并通过粘接剂附着固定这些半导体芯片的与元件电路面相反侧的面的工序；
在上述半导体芯片的上述元件电路面上及上述第1平板的主面上形成绝缘材料层的工序；
在配置于上述半导体芯片的上述元件电路面的电极上的位置，在上述绝缘材料层形成开口的工序；
在上述绝缘材料层上形成一部分延伸至上述半导体芯片的周边区域的布线层，并且在上述绝缘材料层的上述开口内形成与上述半导体芯片的上述电极连接的导电部的工序；
在上述布线层上形成外部电极的工序；以及
通过在预定的位置切断上述第1平板及上述绝缘材料层，将包含一个或多个半导体芯片的半导体装置单片化的工序。
CN201510431806.0A 2014-07-23 2015-07-21 半导体装置及其制造方法 Active CN105304580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-149989 2014-07-23
JP2014149989A JP6417142B2 (ja) 2014-07-23 2014-07-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN105304580A true CN105304580A (zh) 2016-02-03
CN105304580B CN105304580B (zh) 2018-02-23

Family

ID=55167311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510431806.0A Active CN105304580B (zh) 2014-07-23 2015-07-21 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9685376B2 (zh)
JP (1) JP6417142B2 (zh)
KR (1) KR101755814B1 (zh)
CN (1) CN105304580B (zh)
TW (1) TWI685935B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102385965B1 (ko) * 2016-08-31 2022-04-12 린텍 가부시키가이샤 반도체 장치의 제조 방법
KR102216172B1 (ko) 2017-07-14 2021-02-15 주식회사 엘지화학 절연층 제조방법 및 반도체 패키지 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350329A (zh) * 2000-10-20 2002-05-22 松下电器产业株式会社 半导体装置及其制造方法和安装方法
US20030230804A1 (en) * 2002-06-14 2003-12-18 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
US20050161833A1 (en) * 2004-01-20 2005-07-28 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
US20120119379A1 (en) * 2010-11-16 2012-05-17 Shinko Electric Industries Co., Ltd. Electric part package and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4151128B2 (ja) * 1998-10-09 2008-09-17 イビデン株式会社 電子部品搭載用基板に用いる放熱板の製造方法
JP2003197662A (ja) 2001-12-25 2003-07-11 Sony Corp 電子部品、電子部品の製造方法および装置
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP2004165234A (ja) * 2002-11-11 2004-06-10 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006222164A (ja) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
JP5949193B2 (ja) * 2012-06-12 2016-07-06 富士通株式会社 電子装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350329A (zh) * 2000-10-20 2002-05-22 松下电器产业株式会社 半导体装置及其制造方法和安装方法
US20030230804A1 (en) * 2002-06-14 2003-12-18 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
US20050161833A1 (en) * 2004-01-20 2005-07-28 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
US20120119379A1 (en) * 2010-11-16 2012-05-17 Shinko Electric Industries Co., Ltd. Electric part package and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977233A (zh) * 2016-04-28 2016-09-28 合肥祖安投资合伙企业(有限合伙) 芯片封装结构及其制造方法
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法
US11894358B2 (en) 2019-09-17 2024-02-06 Kioxia Corporation Semiconductor device and manufacturing method thereof
CN112530880B (zh) * 2019-09-17 2024-02-09 铠侠股份有限公司 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2016025281A (ja) 2016-02-08
KR20160012091A (ko) 2016-02-02
US9685376B2 (en) 2017-06-20
KR101755814B1 (ko) 2017-07-07
TW201606970A (zh) 2016-02-16
US20160027695A1 (en) 2016-01-28
JP6417142B2 (ja) 2018-10-31
CN105304580B (zh) 2018-02-23
TWI685935B (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
CN1882224B (zh) 配线基板及其制造方法
JP5224784B2 (ja) 配線基板及びその製造方法
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
US7985926B2 (en) Printed circuit board and electronic component device
JP2006173232A (ja) 半導体装置およびその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2016046523A (ja) 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法
CN103579128A (zh) 芯片封装基板、芯片封装结构及其制作方法
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
CN109618509B (zh) 一种pcb的制造方法
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
CN105304580A (zh) 半导体装置及其制造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
CN103871996A (zh) 封装结构及其制作方法
JP7321009B2 (ja) 配線基板、接合型配線基板及び配線基板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6600573B2 (ja) 配線基板及び半導体パッケージ
JP2005302922A (ja) 配線基板およびその製造方法
JP2008147498A (ja) 多層配線板及び半導体装置パッケージ
JP2017157739A (ja) 電子部品付き配線板の製造方法
WO2013125033A1 (ja) 回路基板の製造方法
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP5386647B2 (ja) 配線基板
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
KR20120085208A (ko) 전자부품 실장용 배선기판의 제조방법, 전자부품 실장용 배선기판, 및 전자부품을 가진 배선기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Oita Prefecture

Patentee after: Rely on Technology Japan company

Address before: Oita Prefecture

Patentee before: J-DEVICES Corp.

CP01 Change in the name or title of a patent holder