JP2003197662A - 電子部品、電子部品の製造方法および装置 - Google Patents

電子部品、電子部品の製造方法および装置

Info

Publication number
JP2003197662A
JP2003197662A JP2001392361A JP2001392361A JP2003197662A JP 2003197662 A JP2003197662 A JP 2003197662A JP 2001392361 A JP2001392361 A JP 2001392361A JP 2001392361 A JP2001392361 A JP 2001392361A JP 2003197662 A JP2003197662 A JP 2003197662A
Authority
JP
Japan
Prior art keywords
lsi
bonding material
sheet
unit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001392361A
Other languages
English (en)
Inventor
Kenichi Obinata
健一 小日向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001392361A priority Critical patent/JP2003197662A/ja
Publication of JP2003197662A publication Critical patent/JP2003197662A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 電子部品の反りを抑制し、略平坦に形成する
ことができるようにする。 【解決手段】 ＬＳＩユニット７１は、ＬＳＩチップ７
２，ＬＳＩチップ７３およびＬＳＩチップ７４を接合材
５１によりモールド形成されたものを、さらに、ユニッ
ト別にダイシングして得られる。ＬＳＩチップ７２，７
３，７４を金型内に配置し、接合材５１を注入してモー
ルドし、一体化する際、ＬＳＩチップ７２，７４の表面
を弾力性のあるラバーで押圧する。これにより、ＬＳＩ
チップ７２，７４には接合材５１の層が形成されなくな
る。ＬＳＩチップ７３には接合材５１の層が形成される
がその厚さを薄くすることができる。これにより、接合
材５１とＬＳＩチップ７２，７３，７４の熱収縮率の差
に起因するＬＳＩユニット７１の反りを抑制し、略平坦
なＬＳＩユニット７１を形成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品、電子部
品の製造方法および装置に関し、特に、簡単に反りを抑
制するようにした電子部品、電子部品の製造方法および
装置に関する。
【０００２】
【従来の技術】近年、携帯端末や情報家電分野において
は、小型軽量化や高機能化に対する要求が強く、高速化
および高周波化が求められている。このため、１つのウ
エーハから多数のＬＳＩ（Large Scale Integration）
やＩＣ(Integrated Circuit)が作成されるＳＯＣ（Syst
em On a Chip）でも、微細ピッチ化および高集積化が進
んでいる。
【０００３】しかしながら、ＳＯＣで、ウエーハ上に作
成される複数のＬＳＩやＩＣは、すべてが良品というわ
けではなく、中には、不良品が存在する。ＬＳＩやＩＣ
が不良品であるか否かは、作成プロセスの途中では判ら
ないので、途中の作業工程で、既に不良品となってしま
っている作成途中のＬＳＩやＩＣに対しても、残りのす
べての作業工程を施さなければならない。従って、歩留
まりが悪い場合、多くの作業が無駄となってしまう。
【０００４】そこで、近年、ＳＩＰ(Single In-line Pa
ckage)が注目されている。ＳＩＰでは、ＳＯＣで作成さ
れ、すでに良品と確認されている各種（同種または異
種）のＬＳＩやＩＣを組み合わせて配置し、再配線し、
ユニットまたはモジュール化させることで１つの部品
（ＬＳＩまたはＩＣ）として取り扱うことができるよう
にするものである。従って、歩留まりがよく、また、多
様な機能を有するＬＳＩチップやＩＣモジュールなどを
簡単に実現することができる。
【０００５】ＬＳＩユニットやＩＣモジュールを作成す
る１つの方法として、モールド成形により一括して、複
数個のＬＳＩユニットやＩＣモジュールを作成する方法
がある。その方法について、図１および図２の工程図を
参照して、順を追って説明する。
【０００６】図１Ａは、仮の支持基板１を示している。
支持基板１は、１辺が約２０ｃｍで、厚みが１ｍｍ乃至
３ｍｍの金属、ガラス、または、シリコンにより構成さ
れる角板である。支持基板１の表面は、ミラー状に研磨
されている。
【０００７】図１Ｂに示されるように、支持基板１上に
は、接着用シート２が貼付けられ、さらに、その接着用
シート２上には、図１Ｃに示されるように、離散層３が
塗布される。この離散層３は、熱および紫外線が照射さ
れることにより、接着力を低下させる性質を持ってお
り、後の工程で接着用シート２の接着強度を下げるため
に塗布される。
【０００８】次に、図１ＤのＬＳＩチップ４およびＬＳ
Ｉチップ５がデバイス面（活性面）を下にして、支持基
板１上に配置される。ＬＳＩチップ４およびＬＳＩチッ
プ５は、ＳＯＣなどにより作成され、検査の結果、良品
であることが確認されたＬＳＩチップである。
【０００９】図１Ｄの例では、ＬＳＩチップ４およびＬ
ＳＩチップ５により１つのＬＳＩユニット（ＬＳＩチッ
プの組み合わせ）６が構成され、支持基板１上には、複
数のＬＳＩユニット６が形成されるように、所定の数の
ＬＳＩチップ４およびＬＳＩチップ５が所定の位置に配
置される。具体的には、用意されたＬＳＩチップ４およ
びＬＳＩチップ５は、画像認識機能を有するマウンタに
より、±５μｍ以上の精度で正確に予め決められた位置
に、デバイス面（活性面）を下（離散層３に接する方
向）にして、支持基板１上に配置される。
【００１０】次に、図２Ｅに示されるように、支持基板
１の周囲には、半導体ユニット６を固定するための接合
材８（図２Ｆ）の流出を防止するための流れ止め用ガイ
ド７が設置される。その後、図２Ｆに示されるように、
支持基板１上には、半導体ユニット６をモールドするた
めの接合材８が流し込まれる。
【００１１】図２Ｆにおいて、接合材８は、樹脂により
構成される。ただし、エポキシ樹脂は、熱膨張係数が大
きく、反りや割れを引き起こしやすい性質があるため、
その中でもできるだけその値の小さなものを選ぶ。
【００１２】次に、図２Ｇに示されるように、接合材８
は、加熱により、硬化され、支持基板１から剥がされ、
さらに、流れ止め用ガイド７が外される。具体的には、
支持基板１上に形成されるものすべてが、１００℃で３
０分加熱され、さらに、１５０℃で８０分、加熱され
る。この加熱により、離散層３が接着用シート２の接着
力を低下させるので、接合材８およびＬＳＩユニット６
のデバイス面は、支持基板１から容易に剥離でき、モー
ルドされたＬＳＩユニット６の集積板が得られる（尚、
図１および図２においては、ＬＳＩユニット６の１ユニ
ット分しか示されていないが、実際には、この集積板
は、複数個のＬＳＩユニット６により構成されてい
る）。
【００１３】以上のように、作成されたＬＳＩユニット
６の集積板は、再配線処理工程を経て、最終的には、ダ
イシングされ、個々のＬＳＩユニット６に分けられて、
さまざまな電気回路に接続される。
【００１４】
【発明が解決しようとする課題】しかしながら、このモ
ールド成形により作成されたＬＳＩユニット６の集積板
において、接合材８として用いられている樹脂は熱膨張
係数が大きいため、その中でもできるだけその値の小さ
な樹脂を使用しているにも関わらず、硬化収縮による影
響が生じてしまう。
【００１５】図３は、上記方法において作成されたＬＳ
Ｉユニット６の集積板のうち、ＬＳＩユニット６の部分
のみを拡大した図である。
【００１６】ＬＳＩチップ４（ＬＳＩチップ５）が表面
に出ているデバイス面ｆ側とＬＳＩチップ４（ＬＳＩチ
ップ５）が表面に出ていない面ｂ側では、接合材８とし
て用いられている樹脂とＬＳＩチップ４（ＬＳＩチップ
５）との収縮率の差が生じるため、図３に示されるよう
に、反りが発生してしまう。
【００１７】このように、ＬＳＩユニット６は、ＬＳＩ
チップ４（ＬＳＩチップ５）が表面に出ているデバイス
面ｆ側を凸とした形状に変形しやすく、以降の再配線処
理工程後、さまざまな電気回路に接続される場合におい
て、このＬＳＩユニット６の接続が困難になる課題があ
った。
【００１８】本発明は、このような状況に鑑みてなされ
たものであり、反りを抑制し、容易に電気回路に接続す
ることができるようにするものである。
【００１９】
【課題を解決するための手段】本発明の第１の電子部品
は、接合材は、樹脂であり、半導体チップと略同じ厚さ
であることを特徴とする。
【００２０】複数の半導体チップは、金属薄膜により電
気的に、かつ、相互に再配線されているようにすること
ができる。
【００２１】本発明の第２の電子部品は、接合材は、樹
脂であり、半導体チップのデバイス面と反対側の接合材
の面には、スリットが形成されていることを特徴とす
る。
【００２２】複数の半導体チップは、金属薄膜により電
気的に、かつ、相互に再配線されているようにすること
ができる。
【００２３】本発明の電子部品の製造方法は、第１の金
型と第２の金型との間に耐熱性高分子シートを配置する
第１のステップと、耐熱性高分子シートに、処理前は粘
着力を持つが処理後は粘着力が低下する粘着部材を配置
する第２のステップと、粘着部材の上に、半導体チップ
のデバイス面が接するように、複数の半導体チップを配
置する第３のステップと、半導体チップのデバイス面と
は反対側の第１の金型に、弾力性のあるシートを設置す
る第４のステップと、半導体チップの厚さに基づいて、
第１の金型と第２の金型を合わせる第５のステップと、
接合材により複数の半導体チップを耐熱性高分子シート
上にモールドする第６のステップと、粘着部材に所定の
工程を施して粘着部材の粘着力を低下させ、半導体チッ
プを配置した耐熱性高分子シートを剥離する第７のステ
ップと、複数の半導体チップにより構成される電子部品
の間において接合材を切断し、各電子部品を分離する第
８のステップとを含むことを特徴とする。
【００２４】複数の半導体チップを、金属薄膜により電
気的に、かつ、相互に再配線する第９のステップをさら
に含むようにすることができる。
【００２５】弾力のあるシートは、ラバーであり、接合
材は、弾力のあるシートにより、半導体チップと略同じ
厚さに成形されるようにすることができる。
【００２６】弾力のあるシートは、凸状のパターニング
が施された耐熱性高分子シートであり、半導体チップの
デバイス面と反対側の接合材の面には、弾力のあるシー
トにより、スリットが形成されるようにすることができ
る。
【００２７】接合材は、液体の樹脂であるようにするこ
とができる。
【００２８】樹脂は、熱により軟化するタブレット型で
あるようにすることができる。
【００２９】弾力性のあるシートは、第１の金型に直接
固定されているようにすることができる。
【００３０】本発明の電子部品の製造装置は、第１の金
型と、第１の金型と圧接される第２の金型と、第１の金
型の上に配置されるとともに、表面に半導体チップが配
置される粘着性を有する第１のシート部材と、第１のシ
ート部材と第２の金型との間に配置され、第１の金型と
第２の金型が圧接され、内部に接合材が充填された状態
で、第１のシート部材上に配置された半導体チップの表
面を押圧する、弾性力を有する第２のシート部材とを備
えることを特徴とする。
【００３１】第２のシート部材は、半導体チップを押圧
する面に、突条を有するようにすることができる。
【００３２】本発明の第１の電子部品においては、樹脂
からなる接合材が、半導体チップと略同じ厚さにされ
る。
【００３３】本発明の第２の電子部品においては、樹脂
からなる接合材の、半導体チップのデバイス面と反対側
の面には、スリットが形成される。
【００３４】本発明の電子部品の製造方法および装置に
おいては、半導体チップが弾力性を有する部材により押
印される。
【００３５】
【発明の実施の形態】以下、図を参照して、本発明の実
施の形態について説明する。
【００３６】図４は、本発明のＬＳＩユニットの形成処
理装置のブロック図である。
【００３７】この形成処理装置は、シート配置部２１、
ＬＳＩ配置部２２、弾力シート配置部２３、金型処理部
２４、接合材処理部２５、加熱処理部２６、再配線処理
部２７およびダイシング部２８により構成されている。
【００３８】シート配置部２１は、耐熱性高分子シート
４４（図６Ａ）を用意し、所定の位置に配置する。ま
た、シート配置部２１は、耐熱性高分子シート４４に、
接着用シート４５（図６Ａ）を貼付けたり、その接着用
シート４５に、離散層４６（図６Ａ）を塗布する。
【００３９】ＬＳＩ配置部２２は、画像認識機能を有す
るマウンタ（図示せず）を制御し、ＬＳＩチップ４７
ａ，４７ｂおよびＬＳＩチップ４８ａ，４８ｂ（図６
Ｂ）を耐熱性高分子シート４４上に配置させる。弾力シ
ート配置部２３は、上金型４１（図６Ａ）に、弾力性の
あるラバー５０（図７Ｃ）または耐熱性高分子シート１
６２（図２０Ａ）を配置する。
【００４０】金型処理部２４は、所定の位置まで、上金
型４１（図６Ａ）を移動し、下金型４２に圧接させる。
接合材処理部２５は、上金型４１および下金型４２の間
に、接合材５１（図８Ｅ）を充填する処理を行う。加熱
処理部２６は、上金型４１および下金型４２の間に形成
されるもの全てを所定の温度で加熱したり、加熱により
硬化したＬＳＩユニット４９ａ，４９ｂ（図６Ｂ）を耐
熱性高分子シート４４から剥離する。
【００４１】再配線処理部２７は、ＬＳＩユニット４９
ａ，４９ｂの再配線処理を行う。ダイシング部２８は、
複数個のＬＳＩユニット４９ａ，４９ｂにより構成され
ているＬＳＩユニット４９ａ，４９ｂの集積板を各ユニ
ット毎にダイシングする。
【００４２】次に、図５のフローチャートと図６乃至図
１０の工程図を参照して、本発明のＬＳＩユニットの形
成処理を説明する。
【００４３】このＬＳＩユニットの形成処理は、図６Ａ
に示されるように、上金型４１および下金型４２を使用
して実行される。下金型４２には、ストッパ４３が、配
置されており、このストッパ４３により、成形するＬＳ
Ｉユニットの集積板の板厚が予め設定される。
【００４４】まず、ステップＳ１において、シート配置
部２１は、耐熱性高分子シート４４を用意し、下金型４
２の所定の位置に配置する。ステップＳ２において、シ
ート配置部２１は、耐熱性高分子シート４４上に接着用
シート４５を貼付け、さらに、その上に離散層４６を塗
布する。この離散層４６は、熱および紫外線が照射され
ることにより、接着力を低下させる性質を持っており、
後の工程で、接着用シート４５の接着強度を下げるため
に塗布される。
【００４５】次に、ステップＳ３において、ＬＳＩ配置
部２２は、図６Ｂに示されるように、任意の数のＬＳＩ
チップ４７ａ，４７ｂおよびＬＳＩチップ４８ａ，４８
ｂ（以下、ＬＳＩチップ４７ａ，４７ｂおよびＬＳＩチ
ップ４８ａ，４８ｂを個々に区別する必要がない場合、
単にＬＳＩチップ４７およびＬＳＩチップ４８と称す
る）を、耐熱性高分子シート４４の離散層４６の上に、
デバイス面（活性面）を下（離散層４６に接する方向）
にして配置する。ＬＳＩチップ４７およびＬＳＩチップ
４８は、同じ厚さのＬＳＩチップであり、ＳＯＣにより
作成され、検査の結果、良品であることが確認されたＬ
ＳＩチップである。
【００４６】図６Ｂの例では、ＬＳＩチップ４７および
ＬＳＩチップ４８により１つのＬＳＩユニット（半導体
ＬＳＩの組み合わせ）４９（４９ａ，４９ｂ）が構成さ
れ、耐熱性高分子シート４４上には、複数のＬＳＩユニ
ット４９が形成されるように、所定の数のＬＳＩチップ
４７およびＬＳＩチップ４８が所定の位置に配置され
る。具体的には、用意されたＬＳＩチップ４７およびＬ
ＳＩチップ４８は、デバイス面を下（離散層４６に接す
る方向）にして、画像認識機能を有するマウンタによ
り、±５μｍ以上の精度で正確に予め決められた位置に
配置される。さらに、図８Ｅを参照して後述するが、接
合材５１の流し込みのため、耐熱性高分子シート４４の
センター（接合材５１を流し込む湯口４１ａに対向する
位置）には、ＬＳＩチップ４７またはＬＳＩチップ４８
は配置されない。
【００４７】尚、図６Ｂにおいて、ＬＳＩユニット４９
が、ＬＳＩチップ４７およびＬＳＩチップ４８により構
成されているが、組み合わせるＬＳＩチップは、同じ種
類でも異なる種類でもよく、さらに、その組み合わせる
数は、２個以上であれば、いくつでもよい。ただし、組
み合わせるＬＳＩチップは、良品と確認されたものに限
られる。
【００４８】次に、ステップＳ４において、弾力シート
配置部２３は、図７Ｃに示されるように、上金型４１
に、ラバー５０を配置する。ラバー５０は、耐熱性があ
り、且つ、弾力性がある。尚、ラバー５０は、ＬＳＩユ
ニット４９の集積板を成形する毎に設置するようにして
もよいし、上金型４１に予め固定しておき、繰り返し使
用するようにしてもよい。
【００４９】その後、ステップＳ５において、図７Ｄの
矢印に示されるように、金型処理部２４は、ＬＳＩチッ
プ４７およびＬＳＩチップ４８を挟むように、所定の位
置まで、上金型４１を移動させる。上金型４１が、配置
されるＬＳＩチップのうち、その厚さが最も薄いＬＳＩ
チップの表面をラバー５０がその弾力性を利用して軽く
押圧する位置で停止するように、その位置は、予め設定
されている（尚、下金型４２を移動させたり、上金型４
１と下金型４２の両方を移動させるようにしてもよ
い）。
【００５０】実際には、上金型４１に設置されたラバー
５０がＬＳＩチップ４７およびＬＳＩチップ４８の表面
を押圧するように２つの金型が圧接されるが、図８Ｅお
よび図８Ｆにおいては、説明の便宜上、離して記載され
ている。
【００５１】次に、ステップＳ６において、接合材処理
部２５は、図８Ｅに示されるように、ＬＳＩチップ４７
およびＬＳＩチップ４８を接合するための接合材５１を
上金型４１および下金型４２の間に注入する。接合材５
１は、液体の樹脂で形成されており、上金型４１のセン
ターにある湯口４１ａより上金型４１および下金型４２
の間に形成されている空間に注入される。このように、
金型の中央から接合材５１を注入することにより、側面
から注入するよりも、接合材５１の流れが均一化でき
る。ただし、センターより接合材５１を注入させるの
で、接合材５１の流れを促進するため、耐熱性高分子シ
ート４４のセンター（湯口４１ａの近傍）には、ＬＳＩ
チップ４７またはＬＳＩチップ４８を配置しない方が望
ましい。
【００５２】尚、以下の図においては、湯口４１ａの図
示は、適宜省略する。
【００５３】図８Ｆに示されるように、注入された接合
材５１は、ＬＳＩチップ４７およびＬＳＩチップ４８の
間を埋めるように左右に広がる。その後、ステップＳ７
において、加熱処理部２６は、上金型４１および下金型
４２の間に形成されるもの全てを加熱させ、接合材５１
を硬化し、耐熱性高分子シート４４からＬＳＩユニット
４９を剥離する。具体的には、耐熱性高分子シート４４
上に形成されるもの全てが、１００℃で３０分加熱さ
れ、さらに、１５０℃で８０分、加熱される。この加熱
により、離散層４６が接着用シート４５の接着力を低下
させるので、接合材５１およびＬＳＩユニット４９は、
耐熱性高分子シート４４から容易に剥離でき、モールド
されたＬＳＩユニット４９の集積板が得られる。
【００５４】図８Ｇは、熱硬化後、高耐熱性分子シート
４４から剥離され、上金型４１および下金型４２から外
されたＬＳＩユニット４９の集積板を表している。接合
材５１がＬＳＩチップ４７およびＬＳＩチップ４８と同
じ厚さになるようにストッパ４３を設定する際に、上金
型４１がＬＳＩチップ４７およびＬＳＩチップ４８に直
接当たらないような位置に止めることが常に要求されて
いた（上金型４１をＬＳＩチップ４７およびＬＳＩチッ
プ４８の表面に直接当接させると、ＬＳＩチップ４７お
よびＬＳＩチップ４８が破損してしまう）設定は、上金
型４１に弾力性のあるラバー５０を配置することによ
り、緩和される。
【００５５】また、ラバー５０がＬＳＩチップ４７およ
びＬＳＩチップ４８を軽く押圧するように上金型４１と
下金型４２の位置を設定することにより、接合材５１
（図８Ｅ）がラバー５０とＬＳＩチップ４７およびＬＳ
Ｉチップ４８の間に入り込んでしまうのを防止すること
ができるので、接合材５１を、ＬＳＩチップ４７および
ＬＳＩチップ４８と同じ厚さに簡単に形成することがで
きる。
【００５６】さらに、ラバー５０によりＬＳＩチップ４
７およびＬＳＩチップ４８を押圧することにより、図６
ＢにおいてＬＳＩチップ４７およびＬＳＩチップ４８が
配置されたときに、ＬＳＩチップ４７およびＬＳＩチッ
プ４８と接着用シート４５および離散層４６との間に入
り込んだ空気などを抜く（押し出す）ことができ、それ
に伴う、接着不良またはＬＳＩユニット４９の厚み違い
の発生などを抑制することができる。また、流動する接
合材５１によりＬＳＩチップ４７およびＬＳＩチップ４
８が押圧され、その位置がずれてしまうようなことも抑
制される。さらに、ＬＳＩユニット４９の集積板は、ラ
バー５０により固定されたまま熱硬化されるので、ＬＳ
Ｉチップ４７およびＬＳＩチップ４８のデバイス面とは
反対側の面にも接合材５１による層が形成されないの
で、ＬＳＩチップ４７およびＬＳＩチップ４８と接合材
５１との収縮率の差の影響があったとしても、反りの発
生を抑制し、略平坦なＬＳＩユニット４９の集積板を形
成することができる。
【００５７】以上のようにして形成されるＬＳＩユニッ
トの集積板の他の例を、図１１を参照して説明する。
【００５８】このＬＳＩユニット７１は、ＬＳＩチップ
７２，７３および７４を１ユニットとして、接合材５１
によりモールドされている。ＬＳＩチップ７２，７３お
よび７４は、図６ＢのＬＳＩチップ４７およびＬＳＩチ
ップ４８と同様にＳＯＣなどにより作成され、検査され
た良品のＬＳＩチップである。また、ＬＳＩチップ７
２，７３および７４は、それぞれ種類も大きさも異な
る。さらに、ＬＳＩチップ７３は、ＬＳＩチップ７２お
よび７４に較べて厚さが薄い
【００５９】このような場合に、ＬＳＩチップ７２およ
びＬＳＩチップ７４だけをラバー５０で押圧し、ＬＳＩ
チップ７３を押圧しないようにすれば、図１１に示され
るようなＬＳＩユニット７１が得られることになる。
【００６０】このような場合においてもＬＳＩチップ７
２およびＬＳＩチップ７４のデバイス面とは反対側（図
中、上側）の面には、接合材５１の層が形成されない
し、ＬＳＩチップ７３のデバイス面とは反対側の面には
接合材５１の層が形成されるが、その厚さは薄くするこ
とができる。従って、反りの発生は少なくなる。
【００６１】図５に戻って、次に、ステップＳ８におい
て、再配線処理部２７は、ＬＳＩユニット４９の集積板
の再配線処理を実行する。ＬＳＩユニット４９の再配線
処理について、図１２のフローチャートを参照して説明
する。
【００６２】ステップＳ２１において、再配線処理部２
７は、ＬＳＩユニット４９のデバイス面に、層間膜５２
として、オーバーコート樹脂（例えば、感光性ポリイミ
ド液体樹脂）をスピンナーコートする。この層間膜５２
は、接合材５１およびＬＳＩユニット４９のデバイス面
を平坦化させ、さらに、ＬＳＩチップ４７およびＬＳＩ
チップ４８のパッシベーション膜として作用する。
【００６３】さらに、再配線処理部２７は、ステップＳ
２２において、層間膜５２上の所定の位置に、３０μｍ
以下のコンタクトホール５３を作成する。図９Ｉに示さ
れるように、層間膜５２上のＬＳＩチップ４７およびＬ
ＳＩチップ４８のボンドエリアには、ＬＳＩチップ４７
およびＬＳＩチップ４８を再配線するために、ＬＳＩユ
ニット４９あたり数百個乃至数千個のコンタクトホール
５３が作成される。このコンタクトホール５３は、層間
膜５２上にフォトレジストを形成し、その後、フォトレ
ジストの所定の位置を、露光、現像、および、加熱硬化
することにより作成される。
【００６４】次に、ステップＳ２３において、再配線処
理部２７は、図９Ｊに示されるように、コンタクトホー
ル５３が作成された層間膜５２上に、再配線層５５（図
１０Ｋ）になる金属薄膜５４を成膜する。金属薄膜５４
は、ニッケルまたはクロムの下地層と銅とが一緒にスパ
ッタ技術により成膜されたものである。下地層は、層間
膜５２と銅の密着をよくするための層であり、厚みは、
５００Å乃至２０００Åである。また、銅の厚みは、５
０００Å乃至５μｍである。
【００６５】さらに、ステップＳ２４において、再配線
処理部２７は、フォトプロセスにより、この金属薄膜５
４上に、所定の回路パターンの元になるマスクパターン
をフォトレジストで形成する。その後、ステップＳ２５
において、再配線処理部２７は、回路パターンの元にな
るマスクパターンが形成されたフォトレジストを表面に
有する金属薄膜５４に対して金属の専用エッチング液に
よりエッチングを行い、金属薄膜５４に回路パターンを
転写する。その後、再配線処理部２７は、金属薄膜５４
上のレジストを、除去する。これにより、図１０Ｋに示
されるように、層間膜５２上に再配線層５５が形成され
る。
【００６６】尚、図６乃至図１０においては、ＬＳＩユ
ニット４９の１ユニット分しか示されていないが、実際
には、ＬＳＩユニット４９の集積板は、複数個のＬＳＩ
ユニット４９により構成されている。従って、ダイシン
グ部２８は、以上のようして、再配線処理が行われ、形
成されたＬＳＩユニット４９の集積板を、ステップＳ９
において、図１０Ｌに示されるように、それぞれ、１ユ
ニット毎にブレード５６によりダイシング（切削加工）
する。これにより、多数のＬＳＩユニット４９が得られ
る。
【００６７】次に、図１３のフローチャートと図１４の
工程図を参照して、本発明のＬＳＩユニットの形成処理
の他の例を説明する。
【００６８】図１４は、図６乃至図１０のＬＳＩユニッ
トの形成処理の耐熱性高分子シート４４の代わりに耐熱
性高分子シート１０１を用いて、さらに、接着用シート
４５、離散層４６およびラバー５０を逆に配置したもの
であり、図１４において、図６乃至図１０における場合
と対応する部分には対応する符号を付してあり、その説
明は繰り返しになるので省略する。
【００６９】ステップＳ４１において、シート配置部２
１は、耐熱性高分子シート１０１を用意し、上金型４１
と下金型４２の間の所定の位置に配置する。耐熱性高分
子シート１０１上の周囲には、作業性向上のため、耐熱
性高分子シート１０１を固定するシート固定枠１０２が
配置されている。ステップＳ４２において、シート配置
部２１は、耐熱性高分子シート１０１の下に接着用シー
ト４５を貼付け、さらに、その下に離散層４６を塗布す
る。
【００７０】次に、ステップＳ４３において、ＬＳＩ配
置部２２は、図１４Ａに示されるように、任意の数のＬ
ＳＩチップ４７およびＬＳＩチップ４８を、耐熱性高分
子シート１０１の離散層４６の下に、デバイス面（活性
面）を上（離散層４６に接する方向）にして配置する。
【００７１】次に、ステップＳ４４において、弾力シー
ト配置部２３は、下金型４２に、ラバー５０を配置す
る。
【００７２】その後、ステップＳ４５において、図１４
Ａの矢印に示されるように、金型処理部２４は、ＬＳＩ
チップ４７およびＬＳＩチップ４８を挟むように、所定
の位置まで、上金型４１を移動させる。この位置は、Ｌ
ＳＩチップ４７およびＬＳＩチップ４８が下金型４２の
ラバー５０により軽く押圧される位置に予め設定されて
いる。
【００７３】実際には、上金型４１と耐熱性高分子シー
ト１０１、並びに、下金型４２に設置されたラバー５０
とＬＳＩチップ４７およびＬＳＩチップ４８とが接して
いるが、図１４Ｂにおいては、説明の便宜上、離して記
載されている。
【００７４】次に、ステップＳ４６において、図１４Ｂ
に示されるように、接合材処理部２５は、ＬＳＩチップ
４７およびＬＳＩチップ４８を接合するための接合材５
１を上金型４１および下金型４２の間の空間に注入す
る。接合材５１は、液体の樹脂で構成されている。接合
材５１は、下金型４２のセンターにある湯口４２ａより
に注入される。
【００７５】ステップＳ４７乃至Ｓ４９の処理は、図５
のステップＳ７乃至Ｓ９の処理と同様のため、その説明
を省略する。
【００７６】以上のように、接合材５１を下金型４２側
の湯口４２ａから流し込むようにしても、図５のフロー
チャートのＬＳＩユニットの形成処理と同様の効果を得
ることができる。
【００７７】次に、図１５のフローチャートと図１６の
工程図を参照して、本発明のＬＳＩユニットの形成処理
のさらに他の例を説明する。尚、図１６において、図１
４における場合と対応する部分には対応する符号を付し
てあり、その説明は繰り返しになるので省略する。
【００７８】このＬＳＩユニットの形成処理は、図１６
Ａに示されるように、上金型４１および下金型１２１を
使用して実行される。下金型１２１には、センターに可
動台（プランジャ）１２２が配置されている。可動台１
２２上には、ラバー５０と同質のラバー１２３が設置さ
れており、可動台１２２は、ラバー１２３上に、接合材
１２４を乗せ、上金型４１および下金型１２１の間の空
間に、接合材１２４を配置する。
【００７９】ステップＳ６１乃至Ｓ６４の処理は、図１
３のステップＳ４１乃至Ｓ４４の処理と同様のため、そ
の説明を省略する。
【００８０】ステップＳ６５において、図１６Ｂに示さ
れるように、接合材処理部２５は、可動台１２２を移動
させ、ＬＳＩチップ４７およびＬＳＩチップ４８をモー
ルドするための接合材１２４を上金型４１および下金型
１２１の間の空間に配置する。接合材１２４は、１７５
℃の高温で軟化するタブレット（固形）の樹脂で構成さ
れている。また、接合材１２４は、正確に予め計量され
た量でタブレット化されている。そこで、ステップＳ６
６において、加熱処理部２６は、上金型４１および下金
型１２１の間に形成されるもの全てを１７５℃の高温で
加熱させ、接合材１２４を軟化させる。
【００８１】さらに、ステップＳ６７において、図１６
Ｂの矢印に示されるように、金型処理部２４は、ＬＳＩ
チップ４７およびＬＳＩチップ４８を挟むように、所定
の位置まで、上金型４１を移動させ、軟化した接合材１
２４をプレス成形する。下金型１２１に配置されたラバ
ー５０およびラバー１２３により、ラバー５０およびラ
バー１２３とＬＳＩチップ４７およびＬＳＩチップ４８
との間に接合材１２４が入り込むことが抑制され、さら
に、接合材１２４を下金型１２１上に、ＬＳＩチップ４
７およびＬＳＩチップ４８の間を埋めるように左右に広
げることができる。尚、この場合も、下金型１２１を移
動させるようにしてもよい。
【００８２】その後、ステップＳ６８において、加熱処
理部２６は、上金型４１および下金型１２１の間に形成
されるもの全てを所定の温度で加熱させる。具体的に
は、上金型４１および下金型１２１の間に形成されるも
の全てが、１００℃で３０分加熱され、さらに、１５０
℃で８０分、加熱される。これにより、接合材１２４が
硬化され、耐熱性高分子シート１０１からＬＳＩユニッ
ト４９が剥離される。この加熱により、離散層４６が接
着用シート４５の接着力を低下させるので、接合材１２
４およびＬＳＩユニット４９は、耐熱性高分子シート１
０１から容易に剥離でき、モールドされたＬＳＩユニッ
ト４９の集積板が得られる。
【００８３】ステップＳ６９およびＳ７０の処理は、図
１３のステップＳ４８およびＳ４９の処理と同様のた
め、その説明を省略する。
【００８４】以上により、タブレット（固形）の樹脂か
らなる接合材１２４を用いることでも、図５のフローチ
ャートのＬＳＩユニットの形成処理と同様の効果のＬＳ
Ｉユニット４９の集積板を得ることができる。
【００８５】次に、図１７のフローチャートと図１８の
工程図を参照して、本発明のＬＳＩユニットの形成処理
のさらに他の例を説明する。尚、図１８において、図６
乃至図１０における場合と対応する部分には対応する符
号を付してあり、その説明は繰り返しになるので省略す
る。
【００８６】ステップＳ９１およびＳ９２の処理は、図
５のステップＳ１およびＳ２の処理と同様のため、その
説明を省略する。
【００８７】ステップＳ９３において、ＬＳＩ配置部２
２は、図１８Ａに示されるように、任意の数のＬＳＩチ
ップ１４１ａ，１４１ｂ，１４１ｃおよびＬＳＩチップ
１４２ａ，１４２ｂ，１４２ｃ（以下、ＬＳＩチップ１
４１ａ，１４１ｂ，１４１ｃおよびＬＳＩチップ１４２
ａ，１４２ｂ，１４２ｃを個々に区別する必要がない場
合、単にＬＳＩチップ１４１およびＬＳＩチップ１４２
と称する）を、耐熱性高分子シート４４の離散層４６の
上に、デバイス面（活性面）を下（離散層４６に接する
方向）にして配置する。ＬＳＩチップ１４１および１４
２は、同じ厚さのＬＳＩチップであり、ＳＯＣにより作
成され、検査の結果、良品であることが確認されたＬＳ
Ｉチップである。
【００８８】図１８Ａの例では、ＬＳＩチップ１４１お
よびＬＳＩチップ１４２により１つのＬＳＩユニット
（半導体ＬＳＩの組み合わせ）１４３（１４３ａ，１４
３ｂ，１４３ｃ）が構成され、耐熱性高分子シート４４
上には、複数のＬＳＩユニット１４３が形成されるよう
に、所定の数のＬＳＩチップ１４１およびＬＳＩチップ
１４２が所定の位置に配置される。さらに、図１８Ａの
例では、耐熱性高分子シート４４のセンターを接合材１
４４（図１８Ｂ）の流し込みのために、空ける必要はな
い。
【００８９】ステップＳ９４において、弾力シート配置
部２３は、上金型４１に、ラバー５０を配置する。
【００９０】ステップＳ９５において、接合材処理部２
５は、図１８Ｂに示されるように、ＬＳＩチップ１４１
および１４２を接合するための接合材１４４を配置す
る。図１８Ｂの例では、接合材処理部２５は、正確に予
め計量された量の樹脂からなる接合材１４４を上金型４
１および下金型４２の間の空間に配置する。
【００９１】その後、ステップＳ９６において、図１８
Ｂの矢印に示されるように、金型処理部２４は、ＬＳＩ
チップ１４１およびＬＳＩチップ１４２を挟むように、
所定の位置まで、上金型４１を移動させ、載せられた接
合材１４４をプレス成形する。
【００９２】ステップＳ９７乃至Ｓ９９の処理は、図５
のステップＳ７乃至Ｓ９の処理と同様のため、その説明
を省略する。
【００９３】以上のようにして、上金型４１および下金
型４２の間に配置した接合材１４４を用いることによっ
ても、図５のフローチャートのＬＳＩユニットの形成処
理と同様の効果のＬＳＩユニット１４３の集積板を得る
ことができる。
【００９４】また、図１７のフローチャートのＬＳＩユ
ニットの形成処理においては、接合材１４４を上金型４
１および下金型４２の間に配置することにより、耐熱性
高分子シート４４のセンターにもＬＳＩチップ１４１ま
たはＬＳＩチップ１４２が配置できるため、より多くの
ＬＳＩユニット１４３を得ることができる。
【００９５】さらに、図１５および図１７のフローチャ
ートのＬＳＩユニットの形成処理においては、正確に予
め計量された量の接合材が上金型および下金型にプレス
されて、ＬＳＩチップの間を埋めるように左右に広がる
ので、接合材の消費が抑制される。
【００９６】次に、図１９のフローチャートと図２０の
工程図を参照して、本発明のＬＳＩユニットの形成処理
の耐熱性高分子シート１６２を使用した例を説明する。
尚、図２０のＬＳＩユニットの形成処理は、図６乃至図
１０におけるＬＳＩユニットの形成処理におけるＬＳＩ
ユニット４９の代わりに、ＬＳＩユニット１６１が、ま
た、ラバー５０の代わりに耐熱性高分子シート１６２が
配置されたものであり、図６乃至図１０における場合と
対応する部分には対応する符号を付してあり、その説明
は繰り返しになるので省略する。
【００９７】ステップＳ１１１およびＳ１１２の処理
は、図５のステップＳ１およびＳ２と処理と同様のた
め、その説明を省略する。
【００９８】ステップＳ１１３において、ＬＳＩ配置部
２２は、図２０Ａに示されるように、任意の数のＬＳＩ
チップ４７およびＬＳＩチップ４８を、耐熱性高分子シ
ート４４の離散層４６の上に、デバイス面（活性面）を
下（離散層４６に接する方向）にして配置する。
【００９９】図２０Ａの例では、ＬＳＩチップ４７およ
びＬＳＩチップ４８により１つのＬＳＩユニット（半導
体ＬＳＩの組み合わせ）１６１（１６１ａ，１６１ｂ）
が構成され、耐熱性高分子シート４４上には、複数のＬ
ＳＩユニット１６１が形成されるように、所定の数のＬ
ＳＩチップ４７およびＬＳＩチップ４８が所定の位置に
配置される。
【０１００】次に、ステップＳ１１４において、弾力シ
ート配置部２３は、図２０Ａに示されるように、上金型
４１に、耐熱性高分子シート１６２を配置する。耐熱性
高分子シート１６２は、図２１に示されるように、表面
から突出した突条１６３とスポット１６４が形成されて
いる。突条１６３は、耐熱性高分子シート１６２の中心
に向かって放射状に形成された部分と、同心円状に形成
された部分とで構成されており、スポット１６４は、耐
熱性高分子シート１６２上の所定の位置に配置されてい
る。突条１６３とスポット１６４の位置と数は、形成さ
れるＬＳＩユニットに発生する反りが少なくなるよう
に、実験などに基づいて決定される。
【０１０１】その後、ステップＳ１１５において、図２
０Ａの矢印に示されるように、金型処理部２４は、ＬＳ
Ｉチップ４７およびＬＳＩチップ４８を挟むように、所
定の位置まで、上金型４１を移動させる。この位置は、
配置されるＬＳＩチップよりも所定の厚さ分だけ接合材
５１が厚くなるような位置に、予め設定されている。
尚、所定の厚さとは、耐熱性高分子シート１６２に形成
された突条１６３とスポット１６４の高さ分を考慮した
厚さとされる。
【０１０２】図２０Ｂにおいても、説明の便宜上、上金
型４１に設置された耐熱性高分子シート１６２とＬＳＩ
チップ４７およびＬＳＩチップ４８とは離して記載され
ている。
【０１０３】次に、ステップＳ１１６において、接合材
処理部２５は、図２０Ｂに示されるように、ＬＳＩチッ
プ４７およびＬＳＩチップ４８を接合するための接合材
５１を注入する。
【０１０４】その後、ステップＳ１１７において、加熱
処理部２６は、上金型４１および下金型４２の間に形成
されるもの全てを加熱させ、接合材５１を硬化し、耐熱
性高分子シート４４からＬＳＩユニット１６１を剥離す
る。これにより、図２０Ｃに示されるように、モールド
されたＬＳＩユニット１６１の集積板が得られる。
【０１０５】図２０Ｃは、熱硬化後、高耐熱性分子シー
ト４４から剥離され、上金型４１および下金型４２から
外されたＬＳＩユニット１６１の集積板を表わしてい
る。このＬＳＩユニット１６１の集積板の形成処理は、
接合材５１がＬＳＩチップ４７およびＬＳＩチップ４８
の厚さよりも厚くなってしまう場合などに用いられる。
ＬＳＩユニット１６１の集積板には、耐熱性高分子シー
ト１６２の突条１６３とスポット１６４に対応してスリ
ット（溝）１６５が、ＬＳＩチップ４７およびＬＳＩチ
ップ４８のデバイス面とは反対側に形成される。その結
果、接合材５１の硬化収縮が分散され、反りが抑制され
る。形成されるスリット１６５の深さは、深いほど効果
があるが、ＬＳＩユニット１６１の集積板の板厚および
ＬＳＩチップ４７およびＬＳＩチップ４８の板厚により
制限される。
【０１０６】図２２を参照して、上記の耐熱性高分子シ
ート１６２により形成される他のＬＳＩユニット１７１
の集積板の例を説明する。
【０１０７】このＬＳＩユニット１７１は、図１１のＬ
ＳＩユニット７１と同様に、ＬＳＩチップ７２，７３お
よび７４を１ユニットとして、接合材５１によりモール
ドされている。この例の場合、ＬＳＩチップ７２，７３
および７４の全てのデバイス面とは反対側の面に接合材
５１の層が形成されるので、そのままでは図１１に示さ
れる構成に較べて、反りが発生しやすい。しかしなが
ら、スリット１６５が形成されることで、その反りの発
生を抑制することができる。
【０１０８】尚、詳細な説明は省略するが、耐熱性高分
子シート１６２する場合においても、上述した、図１
４、図１６または図１８に示された製造方法を適用する
ことが可能である。
【０１０９】図２３は、以上のＬＳＩユニット形成処理
により作成されたＬＳＩユニット４９ａの外部の電気回
路２０１との接続例を示す。
【０１１０】ＬＳＩユニット４９ａは、プリント基板基
材２０２上の銅箔からなる導電部２０３に、はんだバン
プ２０４を介して接続されている。このＬＳＩユニット
４９ａの反りを抑制し、略平坦に形成したことにより、
プリント基板基材２０２への接続が容易になり、さら
に、接続が安定するので、信頼性が向上する。
【０１１１】尚、ＬＳＩユニット７１，１６１ａ，１７
１の場合も同様の効果が得られる。
【０１１２】
【発明の効果】以上のごとく、本発明の電子部品、電子
部品の製造方法および装置によれば、反りを抑制し、略
平坦な電子部品を得ることができ、容易に電気回路に接
続できるようにするものである。
【図面の簡単な説明】
【図１】従来のＬＳＩユニットの形成工程を説明する図
である。
【図２】従来のＬＳＩユニットの形成工程を説明する図
である。
【図３】従来のＬＳＩユニットの反りを説明する図であ
る。
【図４】本発明のＬＳＩユニットの形成処理装置の構成
を示すブロック図である。
【図５】本発明のＬＳＩユニットの形成処理を説明する
フローチャートである。
【図６】本発明のＬＳＩユニットの形成工程を説明する
図である。
【図７】本発明のＬＳＩユニットの形成工程を説明する
図である。
【図８】本発明のＬＳＩユニットの形成工程を説明する
図である。
【図９】本発明のＬＳＩユニットの形成工程を説明する
図である。
【図１０】本発明のＬＳＩユニットの形成工程を説明す
る図である。
【図１１】本発明のＬＳＩユニットの構成を示す図であ
る。
【図１２】図５のステップＳ８のＬＳＩユニットの再配
線処理を説明するフローチャートである。
【図１３】本発明のＬＳＩユニットの他の形成処理を説
明するフローチャートである。
【図１４】本発明のＬＳＩユニットの他の形成工程を説
明する図である。
【図１５】本発明のＬＳＩユニットのさらに他の形成処
理を説明するフローチャートである。
【図１６】本発明のＬＳＩユニットのさらに他の形成工
程を説明する図である。
【図１７】本発明のＬＳＩユニットのさらに他の形成処
理を説明するフローチャートである。
【図１８】本発明のＬＳＩユニットのさらに他の形成工
程を説明する図である。
【図１９】本発明のＬＳＩユニットの耐熱性高分子シー
トを使用した形成処理を説明するフローチャートであ
る。
【図２０】本発明のＬＳＩユニットの耐熱性高分子シー
トを使用した形成工程を説明する図である。
【図２１】耐熱性高分子シートの構成を示す図である。
【図２２】本発明のＬＳＩユニットの構成を示す図であ
る。
【図２３】本発明のＬＳＩユニットを外部の電気回路に
取り付けた場合の構成を示す図である。
【符号の説明】
２１ シート配置部， ２２ ＬＳＩ配置部， ２３
弾力シート配置部， ２４ 金型処理部， ２５ 接
合材処理部， ２６ 加熱処理部， ２７ 再配線処理
部， ２８ ダイシング部， ４１ 上金型， ４１ａ
湯口， ４２下金型， ４２ａ 湯口， ４３ スト
ッパ， ４４ 耐熱性高分子シート，４５ 接着用シー
ト， ４６ 離散層， ４７ａ，４７ｂ ＬＳＩチッ
プ， ４８ａ，４８ｂ ＬＳＩチップ， ４９ａ，４９
ｂ ＬＳＩユニット， ５０ ラバー， ５１ 接合
材， ５２ 層間膜， ５３ コンタクトホール， ５
４金属薄膜， ５５ 再配線層， ５６ ブレード，
７１ ＬＳＩユニット，７２，７３，７４ ＬＳＩチッ
プ， １０１ 耐熱性高分子シート， １０２シート固
定枠， １２１ 下金型， １２２ 可動台， １２
３ ラバー，１２４ 接合材， １４１ａ，１４１ｂ，
１４１ｃ ＬＳＩチップ， １４２ａ，１４２ｂ，１４
２ｃ ＬＳＩチップ， １４３ａ，１４３ｂ，１４３ｃ
ＬＳＩユニット， １４４ 接合材， １６１ａ，１
６１ｂ ＬＳＩユニット，１６２ 耐熱性高分子シー
ト，１６３ 突条，１６４ スポット，１６５ スリッ
ト， １７１ ＬＳＩユニット， ２０１ 電気回路，
２０２ プリント基板基材， ２０３ 導電部， ２
０４ はんだバンプ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 複数の半導体チップが接合材により平坦
    なシート上にモールドされ、モールドされたユニット毎
    に前記接合材の位置で切断され、実装基板に用いられる
    電子部品であって、 前記接合材は、樹脂であり、 前記半導体チップと略同じ厚さであることを特徴とする
    電子部品。
  2. 【請求項２】 複数の前記半導体チップは、金属薄膜に
    より電気的に、かつ、相互に再配線されていることを特
    徴とする請求項１に記載の電子部品。
  3. 【請求項３】 複数の半導体チップが接合材により平坦
    なシート上にモールドされ、モールドされたユニット毎
    に前記接合材の位置で切断され、実装基板に用いられる
    電子部品であって、 前記接合材は、樹脂であり、 前記半導体チップのデバイス面と反対側の前記接合材の
    面には、スリットが形成されていることを特徴とする電
    子部品。
  4. 【請求項４】 複数の前記半導体チップは、金属薄膜に
    より電気的に、かつ、相互に再配線されていることを特
    徴とする請求項１に記載の電子部品。
  5. 【請求項５】 第１の金型と第２の金型との間に耐熱性
    高分子シートを配置する第１のステップと、 前記耐熱性高分子シートに、処理前は粘着力を持つが処
    理後は粘着力が低下する粘着部材を配置する第２のステ
    ップと、 前記粘着部材の上に、半導体チップのデバイス面が接す
    るように、複数の前記半導体チップを配置する第３のス
    テップと、 前記半導体チップの前記デバイス面とは反対側の前記第
    １の金型に、弾力性のあるシートを設置する第４のステ
    ップと、 前記半導体チップの厚さに基づいて、前記第１の金型と
    前記第２の金型を合わせる第５のステップと、 接合材により複数の前記半導体チップを前記耐熱性高分
    子シート上にモールドする第６のステップと、 前記粘着部材に所定の工程を施して前記粘着部材の粘着
    力を低下させ、前記半導体チップを配置した前記耐熱性
    高分子シートを剥離する第７のステップと、 複数の前記半導体チップにより構成される電子部品の間
    において前記接合材を切断し、各電子部品を分離する第
    ８のステップとを含むことを特徴とする電子部品の製造
    方法。
  6. 【請求項６】 複数の前記半導体チップを、金属薄膜に
    より電気的に、かつ、相互に再配線する第９のステップ
    をさらに含むことを特徴とする請求項５に記載の電子部
    品の製造方法。
  7. 【請求項７】 前記弾力のあるシートは、ラバーであ
    り、 前記接合材は、前記弾力のあるシートにより、前記半導
    体チップと略同じ厚さに成形されることを特徴とする請
    求項５に記載の電子部品の製造方法。
  8. 【請求項８】 前記弾力のあるシートは、凸状のパター
    ニングが施された耐熱性高分子シートであり、 前記半導体チップのデバイス面と反対側の前記接合材の
    面には、前記弾力のあるシートにより、スリットが形成
    されることを特徴とする請求項５に記載の電子部品の製
    造方法。
  9. 【請求項９】 前記接合材は、液体の樹脂であることを
    特徴とする請求項５に記載の電子部品の製造方法。
  10. 【請求項１０】 前記樹脂は、熱により軟化するタブレ
    ット型であることを特徴とする請求項５に記載の電子部
    品の製造方法。
  11. 【請求項１１】 前記弾力性のあるシートは、前記第１
    の金型に直接固定されていることを特徴とする請求項５
    に記載の電子部品の製造方法。
  12. 【請求項１２】 複数の半導体チップが接合材により平
    坦なシート上にモールドされ、モールドされたユニット
    毎に前記接合材の位置で切断され、実装基板に用いられ
    る電子部品の製造装置において、 第１の金型と、 前記第１の金型と圧接される第２の金型と、 前記第１の金型の上に配置されるとともに、表面に前記
    半導体チップが配置される粘着性を有する第１のシート
    部材と、 前記第１のシート部材と前記第２の金型との間に配置さ
    れ、前記第１の金型と前記第２の金型が圧接され、内部
    に前記接合材が充填された状態で、前記第１のシート部
    材上に配置された前記半導体チップの表面を押圧する、
    弾性力を有する第２のシート部材とを備えることを特徴
    とする電子部品の製造装置。
  13. 【請求項１３】 前記第２のシート部材は、前記半導体
    チップを押圧する面に、突条を有することを特徴とする
    請求項１２に記載の電子部品の製造装置。
JP2001392361A 2001-12-25 2001-12-25 電子部品、電子部品の製造方法および装置 Withdrawn JP2003197662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001392361A JP2003197662A (ja) 2001-12-25 2001-12-25 電子部品、電子部品の製造方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001392361A JP2003197662A (ja) 2001-12-25 2001-12-25 電子部品、電子部品の製造方法および装置

Publications (1)

Publication Number Publication Date
JP2003197662A true JP2003197662A (ja) 2003-07-11

Family

ID=27599702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001392361A Withdrawn JP2003197662A (ja) 2001-12-25 2001-12-25 電子部品、電子部品の製造方法および装置

Country Status (1)

Country Link
JP (1) JP2003197662A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2551904A1 (en) 2011-07-28 2013-01-30 J-Devices Corporation Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
EP2903021A1 (en) 2014-01-29 2015-08-05 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US9147671B2 (en) 2014-02-26 2015-09-29 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
KR20160064122A (ko) * 2013-09-26 2016-06-07 베시 네덜란드 비.브이. 전자 부품의 몰딩 및 표면 처리 방법, 및 이 방법에 의해 제조된 전자 부품
KR20160074398A (ko) 2014-12-18 2016-06-28 가부시키가이샤 제이디바이스 반도체 장치
US9685376B2 (en) 2014-07-23 2017-06-20 J-Devices Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2551904A1 (en) 2011-07-28 2013-01-30 J-Devices Corporation Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
KR20160064122A (ko) * 2013-09-26 2016-06-07 베시 네덜란드 비.브이. 전자 부품의 몰딩 및 표면 처리 방법, 및 이 방법에 의해 제조된 전자 부품
KR102125263B1 (ko) * 2013-09-26 2020-06-24 베시 네덜란드 비.브이. 전자 부품의 몰딩 및 표면 처리 방법, 및 이 방법에 의해 제조된 전자 부품
JP2015076428A (ja) * 2013-10-07 2015-04-20 富士通株式会社 電子部品の製造方法
EP2903021A1 (en) 2014-01-29 2015-08-05 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US9147671B2 (en) 2014-02-26 2015-09-29 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US9196507B1 (en) 2014-02-26 2015-11-24 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US9685376B2 (en) 2014-07-23 2017-06-20 J-Devices Corporation Semiconductor device and method of manufacturing semiconductor device
KR20160074398A (ko) 2014-12-18 2016-06-28 가부시키가이샤 제이디바이스 반도체 장치
US9627289B2 (en) 2014-12-18 2017-04-18 J-Devices Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
TWI234253B (en) Semiconductor device and manufacturing method thereof
KR101652534B1 (ko) 적어도 하나의 전자 부품을 인쇄회로기판에 통합하는 방법 및 인쇄회로기판
AU2003253425B2 (en) Semiconductor device and method of manufacturing the same
JP2003243604A (ja) 電子部品及び電子部品の製造方法
US20090250251A1 (en) Circuit Device and Method for Manufacturing the Circuit Device
US20060014403A1 (en) Connecting structure of circuit board and method for manufacturing the same
US7297876B2 (en) Circuit board and method of manufacturing the same
JP2003197662A (ja) 電子部品、電子部品の製造方法および装置
US20140138843A1 (en) Method for Fabricating an Electronic Component
US8053281B2 (en) Method of forming a wafer level package
JP2005019754A (ja) 複合部品及びその製造方法
JP2007317857A (ja) 半導体装置及びその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP4206779B2 (ja) 半導体装置の製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP2002359350A (ja) 積層回路モジュールの製造方法
JP2021197431A (ja) 半導体装置の製造方法
US20110221066A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
TWI324788B (ja)
JP3731805B2 (ja) 回路基板の製造方法
CN101964308B (zh) 制造半导体器件的方法、半导体器件以及半导体制造设备
JP2663649B2 (ja) マルチチップ実装方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JPH0864639A (ja) 半導体装置の製造方法
JP3815033B2 (ja) マルチチップモジュール用ベース基板の作製方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301