JP2663649B2 - マルチチップ実装方法 - Google Patents
マルチチップ実装方法Info
- Publication number
- JP2663649B2 JP2663649B2 JP1268442A JP26844289A JP2663649B2 JP 2663649 B2 JP2663649 B2 JP 2663649B2 JP 1268442 A JP1268442 A JP 1268442A JP 26844289 A JP26844289 A JP 26844289A JP 2663649 B2 JP2663649 B2 JP 2663649B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring
- insulating
- insulating resin
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83874—Ultraviolet [UV] curing
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置に関し特にマイクロコンピュー
タや、ゲートアレー等の多電極、挟ピッチ電極の半導体
素子のマイクロバンプボンディング技術を用いたマルチ
チップ実装に関するものである。
タや、ゲートアレー等の多電極、挟ピッチ電極の半導体
素子のマイクロバンプボンディング技術を用いたマルチ
チップ実装に関するものである。
従来の技術 本出願人は、特願昭１−30561号にマイクロバンプ技
術の改良方法を提供した。これを第３図と共に説明す
る。この技術は、まず始めに導体配線32Aの形成された
ガラスよりなる配線基板31に、アクリル等よりなる光硬
化性絶縁樹脂33を塗布する。次ぎに第３図（ｂ）に示す
ように、バンプ35Aを有した第一のLSIチップ34Aをバン
プ35Aと導体配線32Aが一致するように、配線基板31に設
置しその後、加圧ツール36を用い加圧する。この時、バ
ンプ35Aと導体配線32Aは、接触する。この状態で、光フ
ァイバー７より得た紫外線38を、第一のLSIチップ34Aの
ほぼ半分の領域に照射し、約半分の光硬化性樹脂33を硬
化させ後に第二のLSIチップを搭載する側の光硬化性樹
脂33Aは未硬化の状態とする。次ぎに第３図（ｃ）に示
すように、第二のLSIチップ34Bを第一のLSIチップ34Aと
同様に、配線基板31に搭載し加圧ツール36で、第一及
び、第二のLSIチップ34A、34Bを、加圧する。この状態
で、紫外線８を、第一のLSIチップ34Aの残り半分と第二
のLSIチップ34Bの、約半分の領域に照射する。前述の工
程を複数回繰り返すことにより複数のLSIを挟ギャップ
で実装するものである。
術の改良方法を提供した。これを第３図と共に説明す
る。この技術は、まず始めに導体配線32Aの形成された
ガラスよりなる配線基板31に、アクリル等よりなる光硬
化性絶縁樹脂33を塗布する。次ぎに第３図（ｂ）に示す
ように、バンプ35Aを有した第一のLSIチップ34Aをバン
プ35Aと導体配線32Aが一致するように、配線基板31に設
置しその後、加圧ツール36を用い加圧する。この時、バ
ンプ35Aと導体配線32Aは、接触する。この状態で、光フ
ァイバー７より得た紫外線38を、第一のLSIチップ34Aの
ほぼ半分の領域に照射し、約半分の光硬化性樹脂33を硬
化させ後に第二のLSIチップを搭載する側の光硬化性樹
脂33Aは未硬化の状態とする。次ぎに第３図（ｃ）に示
すように、第二のLSIチップ34Bを第一のLSIチップ34Aと
同様に、配線基板31に搭載し加圧ツール36で、第一及
び、第二のLSIチップ34A、34Bを、加圧する。この状態
で、紫外線８を、第一のLSIチップ34Aの残り半分と第二
のLSIチップ34Bの、約半分の領域に照射する。前述の工
程を複数回繰り返すことにより複数のLSIを挟ギャップ
で実装するものである。
発明が解決しようとする課題 この技術では以下に示す課題がある。
（１）配線基板が、ガラス等のように透明な場合は、有
効な方法であるがセラミックやシリコンの様に、不透明
な場合は光照射が基板側から行えないため挟ギャップで
のマルチチップ実装は困難である。
効な方法であるがセラミックやシリコンの様に、不透明
な場合は光照射が基板側から行えないため挟ギャップで
のマルチチップ実装は困難である。
（２）従来の技術はLSIチップを一列に実装する場合は
非常に有効であるが、例えばコンピュータのCPUボード
や、メモリーボードのようにLSIチップを、マトリクス
状に実装する場合は高密度化が図れない。即ち、第４図
に示すように、配線基板31に実装されたLSIチップ34の
横方向の密度は、ギャップＡ（10ミクロン）を小さくす
ることが出来るため高くすることが出来るが、LSIチッ
プ34の周囲にはみ出した樹脂33の影響により縦方向のギ
ャップＢは、約2mm程度に大きくなり、縦方向のチップ
実装密度は非常に低いものである。
非常に有効であるが、例えばコンピュータのCPUボード
や、メモリーボードのようにLSIチップを、マトリクス
状に実装する場合は高密度化が図れない。即ち、第４図
に示すように、配線基板31に実装されたLSIチップ34の
横方向の密度は、ギャップＡ（10ミクロン）を小さくす
ることが出来るため高くすることが出来るが、LSIチッ
プ34の周囲にはみ出した樹脂33の影響により縦方向のギ
ャップＢは、約2mm程度に大きくなり、縦方向のチップ
実装密度は非常に低いものである。
したがって、本発明は高密度なマルチチップ実装の可
能な方法を提供することを目的とする。
能な方法を提供することを目的とする。
課題を解決するための手段 本発明のマルチチップ実装方法は、導体配線が形成さ
れた絶縁性基板の後に、半導体素子を設置する領域に、
絶縁性樹脂を塗布する工程、前記導体配線と半導体素子
の電極が、一致するように前記半導体素子を前記絶縁性
基板に設置し、前記絶縁性樹脂を前記半導体素子の周辺
にはみ出させる工程、前記半導体素子の周囲にはみでた
前記絶縁性樹脂に光照射を行ない、前記絶縁性樹脂の粘
度を上げ前記半導体素子を前記絶縁性基板に仮固定する
工程、前述した各工程を複数回繰り返し、所望の数の半
導体素子を、前記絶縁性基板に仮固定する工程、前記仮
固定された半導体素子を加圧し前記半導体素子の電極と
前記導体配線を接触させた状態で前記絶縁性樹脂を硬化
させ、前記半導体素子を前記絶縁性基板に固着するとと
もに、前記半導体素子の電極と前記導体配線を電気的に
接続した工程を有してなるものである。
れた絶縁性基板の後に、半導体素子を設置する領域に、
絶縁性樹脂を塗布する工程、前記導体配線と半導体素子
の電極が、一致するように前記半導体素子を前記絶縁性
基板に設置し、前記絶縁性樹脂を前記半導体素子の周辺
にはみ出させる工程、前記半導体素子の周囲にはみでた
前記絶縁性樹脂に光照射を行ない、前記絶縁性樹脂の粘
度を上げ前記半導体素子を前記絶縁性基板に仮固定する
工程、前述した各工程を複数回繰り返し、所望の数の半
導体素子を、前記絶縁性基板に仮固定する工程、前記仮
固定された半導体素子を加圧し前記半導体素子の電極と
前記導体配線を接触させた状態で前記絶縁性樹脂を硬化
させ、前記半導体素子を前記絶縁性基板に固着するとと
もに、前記半導体素子の電極と前記導体配線を電気的に
接続した工程を有してなるものである。
作用 本発明によれば、LSIチップの周囲にはみ出した樹脂
は、わずかな光照射により粘度が上がっただけであり硬
化していない、さらにその粘度上昇によりLSIチップが
仮固定される。そして隣接するLSIチップを、非常に狭
いい間隔で搭載しても先に搭載したLSIチップの位置ず
れがなく、且つ全てのLSIチップの搭載が終了した後の
加圧でLSIチップのバンプと基板の配線は完全に接触し
高密度なマルチチップ実装が実現できる。
は、わずかな光照射により粘度が上がっただけであり硬
化していない、さらにその粘度上昇によりLSIチップが
仮固定される。そして隣接するLSIチップを、非常に狭
いい間隔で搭載しても先に搭載したLSIチップの位置ず
れがなく、且つ全てのLSIチップの搭載が終了した後の
加圧でLSIチップのバンプと基板の配線は完全に接触し
高密度なマルチチップ実装が実現できる。
実施例 本発明の一実施例を第１図、第２図とともに説明す
る。まず始めに第１図（ａ）に示すように、セラミッ
ク、シリコン等よりなる配線基板１の導体配線２を有す
る面の第１のLSIチップが搭載される領域に、接続樹脂3
Aを塗布する。配線基板１は、内部にも導体配線を有す
る多層基板で、厚みは、0.5〜1.5mm程度である。導体配
線２は基板がセラミックの場合はタングステン或はモリ
ブデン等であり、シリコンの場合はCu、Au等である。接
続樹脂3Aの塗布は、ディスペンス、スタンピング法等を
用いる。接続樹脂3Aは、アクリル、エポキシ等の光硬化
型樹脂を用いる。次ぎに第１図（ｂ）に示すようにバン
プ５を有した第一のLSIチップ4Aを、導体配線２とバン
プ５を位置合わせし配線基板１に搭載する。位置合わせ
の方法は２台のカメラを用いたパターン認識や、ハーフ
ミラーによる方法を用いる。バンプ５は、Au,Cu等より
なりその厚みは３〜20ミクロン程度である。この状態で
LSIチップの周囲にはみ出した樹脂に光照射６を行ない
接続樹脂の粘度を少しあげる。接続樹脂の粘度は初期で
は1000〜2000cps程度であり、光照射を行なうことによ
り3000〜10000cps程度になり完全硬化にはいたらない。
光照射の時間は0.5〜2.0sec程度である。次ぎに第２図
（ｃ）に示すように第二のLSIチップ4Bを第一のLSIチッ
プ4Aと同様の方法で搭載する。この時第一のLSIチップ
の周囲にはみ出していた接続樹脂3A′は少し流動する
が、粘度が上がっているためLSIチップが動くことはな
い。従って第一のLSIチップ4Aと第二のLSIチップ4Bの間
隔を非常に狭くすることが出来、５〜20ミクロン程度が
可能である。またこの時接続樹脂3A′は未硬化である為
後の加圧により容易にバンプ5Aと導体配線は接続樹脂3A
を押し退け接触する。次ぎに第二のLSIチップの周囲に
はみ出した樹脂3Bに光照射６を行ない第二のLSIチップ4
Bを配線基板に仮固定する。次ぎに第１図（ｄ）に示す
ように以上の工程を複数回繰り返し複数個のLSIチップ
を配線基板１に仮固定する。この状態での上面図を第２
図に示す。複数個のLSIチップがマトリクス状に配線基
板に仮固定されたものである。次ぎに第１図（ｅ）に示
すようにLSIチップ４の裏面にシート７を設置しその上
から加圧ツール８で加圧する。
る。まず始めに第１図（ａ）に示すように、セラミッ
ク、シリコン等よりなる配線基板１の導体配線２を有す
る面の第１のLSIチップが搭載される領域に、接続樹脂3
Aを塗布する。配線基板１は、内部にも導体配線を有す
る多層基板で、厚みは、0.5〜1.5mm程度である。導体配
線２は基板がセラミックの場合はタングステン或はモリ
ブデン等であり、シリコンの場合はCu、Au等である。接
続樹脂3Aの塗布は、ディスペンス、スタンピング法等を
用いる。接続樹脂3Aは、アクリル、エポキシ等の光硬化
型樹脂を用いる。次ぎに第１図（ｂ）に示すようにバン
プ５を有した第一のLSIチップ4Aを、導体配線２とバン
プ５を位置合わせし配線基板１に搭載する。位置合わせ
の方法は２台のカメラを用いたパターン認識や、ハーフ
ミラーによる方法を用いる。バンプ５は、Au,Cu等より
なりその厚みは３〜20ミクロン程度である。この状態で
LSIチップの周囲にはみ出した樹脂に光照射６を行ない
接続樹脂の粘度を少しあげる。接続樹脂の粘度は初期で
は1000〜2000cps程度であり、光照射を行なうことによ
り3000〜10000cps程度になり完全硬化にはいたらない。
光照射の時間は0.5〜2.0sec程度である。次ぎに第２図
（ｃ）に示すように第二のLSIチップ4Bを第一のLSIチッ
プ4Aと同様の方法で搭載する。この時第一のLSIチップ
の周囲にはみ出していた接続樹脂3A′は少し流動する
が、粘度が上がっているためLSIチップが動くことはな
い。従って第一のLSIチップ4Aと第二のLSIチップ4Bの間
隔を非常に狭くすることが出来、５〜20ミクロン程度が
可能である。またこの時接続樹脂3A′は未硬化である為
後の加圧により容易にバンプ5Aと導体配線は接続樹脂3A
を押し退け接触する。次ぎに第二のLSIチップの周囲に
はみ出した樹脂3Bに光照射６を行ない第二のLSIチップ4
Bを配線基板に仮固定する。次ぎに第１図（ｄ）に示す
ように以上の工程を複数回繰り返し複数個のLSIチップ
を配線基板１に仮固定する。この状態での上面図を第２
図に示す。複数個のLSIチップがマトリクス状に配線基
板に仮固定されたものである。次ぎに第１図（ｅ）に示
すようにLSIチップ４の裏面にシート７を設置しその上
から加圧ツール８で加圧する。
この時LSIチップ４のバンプ５はわずかに変形し且つ
全てのバンプ５が完全に導体配線２と接触する。この状
態で接続樹脂３を硬化し、LSIチップ４を配線基板１に
固着し、バンプ５と導体配線２を電気的に接続するもの
である。シート７はLSIチップ４の厚みのばらつきを吸
収するものでテフロン或はシリコンゴムなどを用いその
厚みは25〜100ミクロン程度である。接続樹脂３の硬化
は、加熱硬化、常温硬化、光硬化のいずれの方法を用い
てもよい。光硬化を用いる場合は加圧ツール８を石英ガ
ラスなどのように透明なものとし、加圧ツール８側より
照射する。
全てのバンプ５が完全に導体配線２と接触する。この状
態で接続樹脂３を硬化し、LSIチップ４を配線基板１に
固着し、バンプ５と導体配線２を電気的に接続するもの
である。シート７はLSIチップ４の厚みのばらつきを吸
収するものでテフロン或はシリコンゴムなどを用いその
厚みは25〜100ミクロン程度である。接続樹脂３の硬化
は、加熱硬化、常温硬化、光硬化のいずれの方法を用い
てもよい。光硬化を用いる場合は加圧ツール８を石英ガ
ラスなどのように透明なものとし、加圧ツール８側より
照射する。
発明の効果 本発明によれば以下に示す効果がある。
（１）LSIチップをマトリクス状に非常に狭い間隔で、
搭載することが出来る為、非常に高密度なマルチチップ
実装が、実現できる。
搭載することが出来る為、非常に高密度なマルチチップ
実装が、実現できる。
（２）配線基板がセラミックやシリコンのように熱伝導
性が良好で不透明な基板でも非常に高密度にマルチチッ
プ実装を実現することができるため、熱放散の良好なモ
ジュールが実現できる。
性が良好で不透明な基板でも非常に高密度にマルチチッ
プ実装を実現することができるため、熱放散の良好なモ
ジュールが実現できる。
（３）1.の理由によりコンピュータのCPUボードや、メ
モリーボードが非常に高密度に且つ容易に実現できる。
モリーボードが非常に高密度に且つ容易に実現できる。
第１図は本発明の一実施例の実装工程別断面図、第２図
は第１図の工程途上り平面図、第３図は本発明者らの提
供した実装工程断面図、第４図は第３図の工程途上の平
面図である。 １……配線基板、２……導体配線、３……接続樹脂、４
……LSIチップ、５……バンプ、６……紫外線、７……
シート、８……加圧ツール。
は第１図の工程途上り平面図、第３図は本発明者らの提
供した実装工程断面図、第４図は第３図の工程途上の平
面図である。 １……配線基板、２……導体配線、３……接続樹脂、４
……LSIチップ、５……バンプ、６……紫外線、７……
シート、８……加圧ツール。
Claims (3)
- 【請求項１】導体配線が形成された、絶縁性基板の後
に、半導体素子を設置する領域に、絶縁性樹脂を塗布す
る工程、前記導体配線と半導体素子の電極が一致するよ
うに、前記半導体素子を前記絶縁性基板に設置し、前記
絶縁性樹脂を前記半導体素子の周辺にはみ出させる工
程、前記半導体素子の周囲にはみでた前記絶縁性樹脂
に、光照射を行ない前記絶縁性樹脂の粘度を上げ、前記
半導体素子を前記絶縁性基板に仮固定する工程、前述し
た各工程を複数回繰り返し、所望の数の半導体素子を、
前記絶縁性基板に仮固定する工程、前記仮固定された半
導体素子を加圧し前記半導体素子の電極と、前記導体配
線を接触させた状態で前記絶縁性樹脂を硬化させ、前記
半導体素子を前記絶縁性基板に固着するとともに前記半
導体素子の電極と前記導体配線を電気的に接続した工程
を有してなるマルチチップ実装方法。 - 【請求項２】半導体素子の周囲にはみ出した絶縁性樹脂
への光照射を、前記半導体素子を加圧した状態で行なう
特許請求の範囲第１項記載のマルチチップ実装方法。 - 【請求項３】半導体素子の電極が突起電極よりなる特許
請求の範囲第１項記載のマルチチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268442A JP2663649B2 (ja) | 1989-10-16 | 1989-10-16 | マルチチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268442A JP2663649B2 (ja) | 1989-10-16 | 1989-10-16 | マルチチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03129843A JPH03129843A (ja) | 1991-06-03 |
| JP2663649B2 true JP2663649B2 (ja) | 1997-10-15 |
Family
ID=17458560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1268442A Expired - Fee Related JP2663649B2 (ja) | 1989-10-16 | 1989-10-16 | マルチチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663649B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629502B2 (ja) * | 1991-11-20 | 1997-07-09 | 富士通株式会社 | 半導体チップ搭載フィルムの接続方法 |
| JP4902229B2 (ja) * | 2006-03-07 | 2012-03-21 | ソニーケミカル＆インフォメーションデバイス株式会社 | 実装方法 |
| JP5579108B2 (ja) | 2011-03-16 | 2014-08-27 | 株式会社東芝 | 半導体装置 |
-
1989
- 1989-10-16 JP JP1268442A patent/JP2663649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03129843A (ja) | 1991-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7618886B2 (en) | Semiconductor device and method of manufacturing the same | |
| US3903590A (en) | Multiple chip integrated circuits and method of manufacturing the same | |
| US5037780A (en) | Method for attaching semiconductors to a transparent substrate using a light-curable resin | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPS5965490A (ja) | 半導体発光素子アレイの製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JP2532496B2 (ja) | 半導体装置の実装方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| WO2000021135A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JPH084101B2 (ja) | 半導体装置の製造方法 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPH02209741A (ja) | 半導体装置の実装方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JPH06244238A (ja) | マルチチップモジュールの実装方法 | |
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 | |
| JPH11126868A (ja) | マルチチップモジュール用ベース基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |