JPH084101B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH084101B2
JPH084101B2 JP62158226A JP15822687A JPH084101B2 JP H084101 B2 JPH084101 B2 JP H084101B2 JP 62158226 A JP62158226 A JP 62158226A JP 15822687 A JP15822687 A JP 15822687A JP H084101 B2 JPH084101 B2 JP H084101B2
Authority
JP
Japan
Prior art keywords
resin
electrode
lsi chip
connection
conductor wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62158226A
Other languages
English (en)
Other versions
JPS642331A (en
JPH012331A (ja
Inventor
博昭 藤本
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62158226A priority Critical patent/JPH084101B2/ja
Publication of JPS642331A publication Critical patent/JPS642331A/ja
Publication of JPH012331A publication Critical patent/JPH012331A/ja
Publication of JPH084101B2 publication Critical patent/JPH084101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造方法に関し、特にマイク
ロコンピュータや、ゲートアレイ等の多電極、狭ピッチ
のLSIチップの実装に関するものである。
従来の技術 従来の技術を第３図とともに説明する。
まず第３図ａに示す様に、セラミック，ガラス等より
なる配線基板14の導体配線15を有する面に、接続樹脂13
を塗布する。導体配線15は、Cr−Au,Al,ITO等であり、
接続樹脂13は熱硬化あるいは紫外線硬化のエポキシ，ア
クリル等である。接続樹脂13の塗布方法はデイスペン
ス，印刷，スタンプ法等を用いるが、塗布量が非常に微
量である為、制御が困難であり、バラツキが大きい。次
に、第３図ｂに示す様に、Al,Au等よりなる電極12有し
たLSIチップ11′を、電極12と導体配線15が一致する様
に配線基板14の接続樹脂13が塗布された領域に設置し加
圧ツール16にてLSIチップ11′を加圧する。この時、接
続樹脂13は周囲に押し出され、LSIチップ11′の電極12
と導体配線15は電気的に接触する。この時、接続樹脂13
の塗布量の制御が悪く、多くなった場合は、第３図ｂに
示す様に、LSIチップ11′の周囲にはみ出した接続樹脂1
3は、加圧ツール16にまで達し、後の加圧ツール16の解
除時に、不良をきたし歩留りが低下する。次に加圧ツー
ル16をLSIチップ11′を加圧した状態で、接続樹脂13を
硬化し、第３図ｃに示す様に、加圧ツール16を解除す
る。この時、LSIチップ11′は配線基板14に接続樹脂13
により固着されるとともに、LSIチップ11′の電極12と
導体配線15は接触により電気的に接続される。接続樹脂
13の硬化は、配線基板14がガラス等の透明基板の場合
は、紫外線硬化し、熱硬化の接続樹脂13を用いた場合
は、加圧ツール16に加熱機構を設け、加熱硬化する。
発明が解決しようとする問題点 前述した従来の技術では、接続樹脂の形成方法として
液状樹脂を配線基板に塗布する方法を用いている為、次
に示す問題点がある。
１） 樹脂の塗布量が非常に微量である為、制御が困難
となり、その結果、塗布量が多い場合は、LSIチップの
周辺に多量にはみ出し、加圧ツールに付着し歩留りの低
下をきたす。
２） LSIチップの周辺の樹脂量が多い場合は、LSIチッ
プ周辺での接続樹脂の熱応力が大となり、耐熱衝撃性が
劣化し信頼性が低い。
３） 塗布量が少ない場合は、LSIチップ全面に接続樹
脂が形成されず、接続不良が生じる。
４） 同一基板に複数のLSIチップを搭載する場合に、L
SIチップ周辺の樹脂のはみ出しが多いと隣接するチップ
との間隔を大きくする必要がある為、実装密度が低下す
る。
５） 塗布量を比較的精度よくする方法として、印刷法
があるが、樹脂の粘度に制約がある為、適用範囲が狭
い。
問題点を解決するための手段 本発明は前記問題点を解決するために、半導体素子の
電極表面の汚染物を除去した後、接続樹脂の形成を、半
導体ウエハーにスピンコートにより行い、その後、LSI
チップに分割し、LSIチップ上の接続樹脂で配線基板に
固着，接続するものである。
作用 接続樹脂の形成を、半導体ウエハーにスピンコートす
る方法を用いている為、接続樹脂の量が非常に精度よく
コントロールでき、歩留り及び信頼性が向上する。
実 施 例 本発明の一実施例を、第１図，第２図と共に説明す
る。
まず第１図a,bに示す様に、半導体ウエハー１の電極
２を有する面に、接続樹脂３をスピンナー等を用いてコ
ートする。電極２はAu,Al等よりなる厚みは0.5〜10μ程
度である。接続樹脂３は、熱硬化，紫外線硬化あるいは
熱可そ性の樹脂であり、熱硬化，紫外線硬化の場合はエ
ポキシ，アクリル等であり、熱可そ性の場合はポリウレ
タンやFEPを用いる。コートの次は、熱硬化の場合はＢ
ステージ，紫外線硬化の場合は溶剤のみ蒸発させプリベ
ークの状態とする。熱可そ性の場合は、ディスパージョ
ン液を用い加熱処理する。接続樹脂３の厚みは、１〜15
μ程度である。この時、特に電極２がAlの場合は、次の
配線基板との接続においてAl酸化膜等の汚染物による接
触抵抗の増大を防ぐ為に、ドライエッチ等によりAl酸化
膜を除去した直後に、真性なAl表面をもった電極２上に
接続樹脂３を塗布する。電極２のAl表面は、接続樹脂３
によって酸化膜の生成を防ぐことができる。次に、第１
図ｃに示す様に、半導体ウエハー１を、ダイシングやス
クライブ等により切断分割し、接続樹脂３を有したLSI
チップ１′を得る。次に、第２図ａに示す様に、Cr−A
u,ITO,Cu等よりなる導体配線５を有した配線基板４の導
体配線５と電極２を一致させ、LSIチップ１′を配線基
板４に設置する。配線基板４はセラミック，ガラス，ポ
リイミド等よりなりその厚みは、0.1〜2.0mm程度であ
る。
次に第２図ｂの様に加圧ツール６にて、LSIチップ
１′を加圧する。この時、接続樹脂３が熱硬化あるいは
熱可そ性の場合は、加圧ツール６に加熱機構を設け、LS
Iチップ１′を加熱し、接続樹脂を一旦溶融させる。ま
た、紫外線硬化の場合は、常温で加圧する。この時、LS
Iチップ１′の電極２上の接続樹脂３は、周囲に押し出
され、電極２と導体配線５は電気的に接触する。この
時、接続樹脂３の量は精度よくコントロールされている
為、従来の様に、加圧ツールへの付着や、不足による接
続不良は発生しない。
次に、LSIチップ１′を加圧ツール６で加圧した状態
で接続樹脂を硬化し、その後、第２図ｃに示す様に、加
圧ツール６を解除し、LSIチップ１′を配線基板４に固
着するとともに、LSIチップ１′の電極２と導体配線５
を電気的に接続する。接続樹脂３の硬化は、加熱硬化及
び熱可そ性の場合は、加熱による硬化し、紫外線硬化の
場合は、配線基板４に透明性のものを様い、紫外線照射
する。いずれも１〜５秒程度で硬化は終了する。
発明の効果 以上のように本発明では、接続樹脂の形成を、分割前
の半導体ウエハー上に行うため、次に示す効果がある。
１） LSIチップの実装時に接続樹脂を配線基板に塗布
する工程がないため、実装コストが安い。
２） 微量な接続樹脂を精度ヨクコントロールできるた
め、従来の様に、加圧ツールへの付着や樹脂不足による
接続不良の発生がなく歩留りが高い。
３） LSIチップ周辺へのはみ出しを非常に少なくでき
るため、耐熱衝撃性が向上し信頼性が高い。
４） マルチチップの場合、隣接するチップとの間隔を
非常に狭くできるため、実装密度が高い。
５） 特にLSIチップの電極がAlの場合は、汚染物を除
去した後に接続樹脂を電極が埋没するように形成し、真
性なAl表面が保たれているため、非常に低い接触抵抗と
なり、電極の表面処理を必要としない通常のLSIチップ
を用いることができる。
【図面の簡単な説明】 第１図は本発明の一実施例方法における半導体ウエハー
に接続樹脂を塗布する工程を説明するための工程断面
図、第２図は同チップ実装の工程断面図、第３図は従来
の実装技術の工程断面図である。 １……半導体ウエハー、１′……LSIチップ、２……電
極、３……接続樹脂、４……配線基板、５……導体配
線、６……加圧ツール。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】AlまたはAu電極を有する半導体素子が形成
    されたウエハー上の前記AlまたはAu電極の表面に存在す
    る汚染物を除去する工程と、前記ウエハーの電極を有す
    る面に前記AlまたはAu電極が埋没するように絶縁性樹脂
    を塗布する工程と、前記ウエハーを半導体素子単位に分
    割する工程と、導体配線を有する絶縁基板の前記導体配
    線と前記半導体素子の電極を一致させ、前記半導体素子
    を前記絶縁基板に押し当て、前記導体配線と前記半導体
    素子の電極を接触させる工程と、前記絶縁性樹脂を硬化
    させ前記半導体素子を前記絶縁基板に固着するととも
    に、前記導体配線と前記半導体素子の電極を電気的に接
    続する工程を備えてなる半導体装置の製造方法。
JP62158226A 1987-06-25 1987-06-25 半導体装置の製造方法 Expired - Fee Related JPH084101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62158226A JPH084101B2 (ja) 1987-06-25 1987-06-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62158226A JPH084101B2 (ja) 1987-06-25 1987-06-25 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPS642331A JPS642331A (en) 1989-01-06
JPH012331A JPH012331A (ja) 1989-01-06
JPH084101B2 true JPH084101B2 (ja) 1996-01-17

Family

ID=15667035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62158226A Expired - Fee Related JPH084101B2 (ja) 1987-06-25 1987-06-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH084101B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452615A (ja) * 1990-06-20 1992-02-20 Asahi Optical Co Ltd ファインダー光学系
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
JP3626582B2 (ja) * 1997-10-24 2005-03-09 Ｎｅｃアクセステクニカ株式会社 電子機器のシーソーボタン装置
JP3818623B2 (ja) * 1999-09-21 2006-09-06 住友ベークライト株式会社 半導体装置の組立方法
JP4779269B2 (ja) * 2001-09-17 2011-09-28 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0638436B2 (ja) * 1985-02-22 1994-05-18 カシオ計算機株式会社 半導体ペレツトと基板の接合方法

Also Published As

Publication number Publication date
JPS642331A (en) 1989-01-06

Similar Documents

Publication Publication Date Title
KR100196242B1 (ko) 하이브리드 반도체 구조 체 및 그 제조 방법
JPH09102515A (ja) 電子構成部材と導電体を有する支持体
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JPH01160028A (ja) 電極の接続方法
JPH084101B2 (ja) 半導体装置の製造方法
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JPH05218137A (ja) 半導体装置の製造方法
JPH0777227B2 (ja) 半導体装置の製造方法
JPH012331A (ja) 半導体装置の製造方法
JPH0682708B2 (ja) 半導体装置の製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPH05102343A (ja) 半導体装置の実装構造及び半導体装置の実装方法
JPH01173733A (ja) 半導体装置の製造方法
JP2661382B2 (ja) Ｌｓｉチップの接続方法
JP2574559B2 (ja) イメージセンサの製造方法
JPH0671027B2 (ja) 半導体素子の実装方法
JPH0864639A (ja) 半導体装置の製造方法
JPH0482240A (ja) 半導体装置の製造方法
JP3238256B2 (ja) 半導体装置、イメージセンサ装置及びそれらの製造方法
JPH0752741B2 (ja) 半導体装置
JPS63240036A (ja) 半導体装置の製造方法
JP3232805B2 (ja) バンプ電極の形成方法
JPH03129843A (ja) マルチチップ実装方法
JPH0491446A (ja) 半導体素子のフリップチップ実装方法
JPH02101753A (ja) 半導体チップの取付構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees