JPH0682708B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0682708B2 JPH0682708B2 JP27372085A JP27372085A JPH0682708B2 JP H0682708 B2 JPH0682708 B2 JP H0682708B2 JP 27372085 A JP27372085 A JP 27372085A JP 27372085 A JP27372085 A JP 27372085A JP H0682708 B2 JPH0682708 B2 JP H0682708B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electrode
- lsi chip
- wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばマイクロコンピュータやゲートアレ
クの様に電極数が多くかつ電極ピッチの小さいLSIチッ
プの接続方法に関するものである。
クの様に電極数が多くかつ電極ピッチの小さいLSIチッ
プの接続方法に関するものである。
従来の技術 従来例を第２図とともに説明する。まず第２図（ａ）に
示す様に、セラミック，ガラス等よりなる配線基板11
の、仮にLSIチップの電極と接触する配線12を含んで、L
SIチップを固着する部分にエポキシ，シリコーン等の樹
脂13を塗布する。次に、第２図（ｂ）に示す様に電極部
がLSIチップの表面より高い構造を有した、LSIチップ14
を、LSIチップの電極15と配線基板11の配線12とを位置
合わせし配線基板11に加圧ツール10を用いて押当てる。
この時、樹脂13は、LSIチップ14の電極部15にも付着
し、LSIチップ14周辺まで広がる。次に、樹脂13を硬化
し、加圧を解除することにより、LSIチップ14は配線基
板11に固着され、LSIチップの電極15と配線とが接触し
た状態が保持され電気的な接続を得るものである。樹脂
の硬化の方法は、樹脂13か熱硬化型であれば、加圧ツー
ル16を用いて加熱し硬化する。また、紫外線硬化型であ
れば配線基板11に、ガラス等の透明な基板を用い、基板
側から紫外線照射することにより硬化する。この様に従
来例では、LSIチップ14の電極15と配線基板11の配線12
の接触のみで電気的な接続を行っている為、多電極，狭
ピッチ電極を有したLSIチップに適した方法であるが、L
SIチップ14の固着に用いる樹脂13が硬化前にLSIチップ1
4の電極15表面および配線12に触れる為、次に示す欠点
がある。
示す様に、セラミック，ガラス等よりなる配線基板11
の、仮にLSIチップの電極と接触する配線12を含んで、L
SIチップを固着する部分にエポキシ，シリコーン等の樹
脂13を塗布する。次に、第２図（ｂ）に示す様に電極部
がLSIチップの表面より高い構造を有した、LSIチップ14
を、LSIチップの電極15と配線基板11の配線12とを位置
合わせし配線基板11に加圧ツール10を用いて押当てる。
この時、樹脂13は、LSIチップ14の電極部15にも付着
し、LSIチップ14周辺まで広がる。次に、樹脂13を硬化
し、加圧を解除することにより、LSIチップ14は配線基
板11に固着され、LSIチップの電極15と配線とが接触し
た状態が保持され電気的な接続を得るものである。樹脂
の硬化の方法は、樹脂13か熱硬化型であれば、加圧ツー
ル16を用いて加熱し硬化する。また、紫外線硬化型であ
れば配線基板11に、ガラス等の透明な基板を用い、基板
側から紫外線照射することにより硬化する。この様に従
来例では、LSIチップ14の電極15と配線基板11の配線12
の接触のみで電気的な接続を行っている為、多電極，狭
ピッチ電極を有したLSIチップに適した方法であるが、L
SIチップ14の固着に用いる樹脂13が硬化前にLSIチップ1
4の電極15表面および配線12に触れる為、次に示す欠点
がある。
発明が解決しようとする問題点 （１）耐熱性を上げる為に固着に用いる樹脂にフィラー
含有タイプを用いると、ブラーが、LSIチップの電極と
配線の間に残留し、接続抵抗が大きくなりまた信頼性も
低い。
含有タイプを用いると、ブラーが、LSIチップの電極と
配線の間に残留し、接続抵抗が大きくなりまた信頼性も
低い。
（２）LSIチップの全面に樹脂が形成されて固着されて
いる為、接着強度が強く、LSIチップの交換が困難であ
る。
いる為、接着強度が強く、LSIチップの交換が困難であ
る。
（３）配線基板に樹脂を塗布する時に配線の部分も樹脂
で覆われる為、不透明な樹脂を用いた場合は、配線とLS
Iチップの位置合わせが困難である。
で覆われる為、不透明な樹脂を用いた場合は、配線とLS
Iチップの位置合わせが困難である。
（４）樹脂の量はLSIチップの周辺にまで広がる量であ
る為、LSIチップの加圧時に、加圧ツールに樹脂が付着
し、付着した樹脂をその度除去する必要があり、作業性
が悪い。
る為、LSIチップの加圧時に、加圧ツールに樹脂が付着
し、付着した樹脂をその度除去する必要があり、作業性
が悪い。
本発明は、このような従来の問題を解決し、接続部の信
頼性が高く、交換，位置合わせが容易な接続方法を得る
ものである。
頼性が高く、交換，位置合わせが容易な接続方法を得る
ものである。
問題点を解決するための手段 本発明は、LSIチップ等の半導体素子を配線基板に固着
する時の樹脂は、半導体素子のほぼ中央のみとし、半導
体素子の電極及び配線領域を覆わない様にしておき、そ
の後、半導体素子と配線基板の残された部分の間隙に第
２の樹脂を充填し、接着強度を上げ信頼性の高いものに
する方法である。
する時の樹脂は、半導体素子のほぼ中央のみとし、半導
体素子の電極及び配線領域を覆わない様にしておき、そ
の後、半導体素子と配線基板の残された部分の間隙に第
２の樹脂を充填し、接着強度を上げ信頼性の高いものに
する方法である。
作用 本発明では、第１の樹脂がLSIチップの電極に触れない
ため、信頼性の高い接続，作業性等の点で極めて有利と
なる。
ため、信頼性の高い接続，作業性等の点で極めて有利と
なる。
実施例 本発明の一実施例を第１図とともに説明する。
まず、第１図（ａ）に示す様に、セラミック，ガラス，
ガラスエポキシ等よりなり配線２を有する配線基板１
の、後にLSIチップを固着する部分のほぼ中央に第１の
樹脂３を塗布する。この時第１の樹脂３の量は、後にLS
Iチップを配線基板に押し当てた時にLSIチップの電極領
域を覆わない量としておく。第１の樹脂３は、エポキ
シ，シリコーン，アクリル等であり、加熱硬化型，紫外
線硬化型等を用いる。第１の樹脂３の塗布方法はディス
ペンス，印刷等の方法を用いる。配線基板２の厚みは0.
1〜2.0mm程度である。配線２は、Au,Al,iTO,Cuであり、
その厚みは、0.1〜50μｍである。
ガラスエポキシ等よりなり配線２を有する配線基板１
の、後にLSIチップを固着する部分のほぼ中央に第１の
樹脂３を塗布する。この時第１の樹脂３の量は、後にLS
Iチップを配線基板に押し当てた時にLSIチップの電極領
域を覆わない量としておく。第１の樹脂３は、エポキ
シ，シリコーン，アクリル等であり、加熱硬化型，紫外
線硬化型等を用いる。第１の樹脂３の塗布方法はディス
ペンス，印刷等の方法を用いる。配線基板２の厚みは0.
1〜2.0mm程度である。配線２は、Au,Al,iTO,Cuであり、
その厚みは、0.1〜50μｍである。
次に第１図（ｂ）に示す様に、LSIチップ４をLSIチップ
の電極５と配線基板１の配線２′とを位置合わせし、加
圧ツール６を用いて配線基板１に押し当てる。この時、
第１の樹脂３は広がるが、LSIチップ４のほぼ中央であ
り、LSIチップ４の電極５を覆うことはなく、電極５及
び配線２′は第１の樹脂３には触れない。したがって第
１の樹脂３のフィラー含有タイプを用いても、従来の様
にLSIチップ４の電極５と配線２′間にフィラーが残る
ことはなく後に行う第１の樹脂３の硬化により、LSIチ
ップ４の電極５と配線２′との信頼性の高い接触を得る
ことができる。
の電極５と配線基板１の配線２′とを位置合わせし、加
圧ツール６を用いて配線基板１に押し当てる。この時、
第１の樹脂３は広がるが、LSIチップ４のほぼ中央であ
り、LSIチップ４の電極５を覆うことはなく、電極５及
び配線２′は第１の樹脂３には触れない。したがって第
１の樹脂３のフィラー含有タイプを用いても、従来の様
にLSIチップ４の電極５と配線２′間にフィラーが残る
ことはなく後に行う第１の樹脂３の硬化により、LSIチ
ップ４の電極５と配線２′との信頼性の高い接触を得る
ことができる。
次に第１の樹脂３を硬化し、加圧を解除することによ
り、LSIチップ４の電極５と配線２′とが接触した状態
で保持され電気的な接続を得る。LSIチップ４の電極５
は、配線２′と良好な接触を得る為、蒸着，メッキ等に
より電極５の周囲の保護膜より突び出した構造としてお
く。蒸着，メッキ等を行わない場合は、LSIチップ４の
電極５の部分の保護膜の開孔部の寸法を電極５の寸法よ
り大きくし、Al等で形成されている電極５の厚みを保護
膜より厚くしておくことにより、容易に保護膜より突び
出した構造の電極５を得ることができる。蒸着を行う場
合は、Cr/Cu/Au,Ti/Pd/Au等の構成とする。またメッキ
の場合は、Cr/Cu/AuあるいはTi/Pd/Au等の蒸着を行った
後に、Au等のメッキを行う。電極５の厚みは0.1〜20μ
ｍ程度である。第１の樹脂３の硬化は、熱硬化型の場合
は加圧ツール６により加熱することにより硬化する。加
熱の方法はパルス加熱，常時加熱のどちらでもよい。硬
化する第１の樹脂３の量が非常に少ない為、80〜150℃
の温度で30秒〜５分間程度加熱することにより容易に硬
化する。また、配線基板１に、ガラス，エポキシ等の透
明な基板を用いた場合は、エクリル，シリコーン，エポ
キシ等の紫外線硬化型樹脂を用い、LSIチップ４を加圧
した状態で配線基板１のLSIチップ４を搭載していない
面から、紫外線を照射することにより、数秒で硬化する
ことができる。この時に、第１の樹脂３はLSIチップ４
を加圧しても、LSIチップの周辺にははみ出ない為、従
来の様に、加圧ツール６に樹脂が付着することはない。
り、LSIチップ４の電極５と配線２′とが接触した状態
で保持され電気的な接続を得る。LSIチップ４の電極５
は、配線２′と良好な接触を得る為、蒸着，メッキ等に
より電極５の周囲の保護膜より突び出した構造としてお
く。蒸着，メッキ等を行わない場合は、LSIチップ４の
電極５の部分の保護膜の開孔部の寸法を電極５の寸法よ
り大きくし、Al等で形成されている電極５の厚みを保護
膜より厚くしておくことにより、容易に保護膜より突び
出した構造の電極５を得ることができる。蒸着を行う場
合は、Cr/Cu/Au,Ti/Pd/Au等の構成とする。またメッキ
の場合は、Cr/Cu/AuあるいはTi/Pd/Au等の蒸着を行った
後に、Au等のメッキを行う。電極５の厚みは0.1〜20μ
ｍ程度である。第１の樹脂３の硬化は、熱硬化型の場合
は加圧ツール６により加熱することにより硬化する。加
熱の方法はパルス加熱，常時加熱のどちらでもよい。硬
化する第１の樹脂３の量が非常に少ない為、80〜150℃
の温度で30秒〜５分間程度加熱することにより容易に硬
化する。また、配線基板１に、ガラス，エポキシ等の透
明な基板を用いた場合は、エクリル，シリコーン，エポ
キシ等の紫外線硬化型樹脂を用い、LSIチップ４を加圧
した状態で配線基板１のLSIチップ４を搭載していない
面から、紫外線を照射することにより、数秒で硬化する
ことができる。この時に、第１の樹脂３はLSIチップ４
を加圧しても、LSIチップの周辺にははみ出ない為、従
来の様に、加圧ツール６に樹脂が付着することはない。
次に、第１図ｃに示す様に、LSIチップ４と配線基板１
の間隙に第２の樹脂７を充填し、LSIチップ４の表面全
面を配線基板１に接着し、強固な固着を得る。樹脂７に
は、エポキシ，シリコーン，アクリル等を用いるが、第
１の樹脂３と成分が異ってもかまわない。また、第２の
樹脂７を硬化させる場合はし、LSIチップ４を加圧状態
にする必要がなく、硬化に時間を要する樹脂を用いても
バッチ処理が可能な為生産性がよい。第２の樹脂７をLS
Iチップ４と配線基板１の間に充填する時は、LSIチップ
４の電極５と配線基板１の配線とは、第１の樹脂３の接
着力により接触した状態となっている為、電極５と配線
２の間には第２の樹脂７は入りこまず、信頼性の高いも
のである。最後に、第１図ｄに示す様に、LSIチップ４
を覆う様に、シリコーン等の保護樹脂８形成し、耐湿性
を向上させる。保護樹脂８と第２の樹脂７に同一のもの
を用いてもよく、この場合は、LSIチップ４と配線基板
１の間隙に第２の樹脂７を充填する時に同時にLSIチッ
プ４も覆ってしまう。
の間隙に第２の樹脂７を充填し、LSIチップ４の表面全
面を配線基板１に接着し、強固な固着を得る。樹脂７に
は、エポキシ，シリコーン，アクリル等を用いるが、第
１の樹脂３と成分が異ってもかまわない。また、第２の
樹脂７を硬化させる場合はし、LSIチップ４を加圧状態
にする必要がなく、硬化に時間を要する樹脂を用いても
バッチ処理が可能な為生産性がよい。第２の樹脂７をLS
Iチップ４と配線基板１の間に充填する時は、LSIチップ
４の電極５と配線基板１の配線とは、第１の樹脂３の接
着力により接触した状態となっている為、電極５と配線
２の間には第２の樹脂７は入りこまず、信頼性の高いも
のである。最後に、第１図ｄに示す様に、LSIチップ４
を覆う様に、シリコーン等の保護樹脂８形成し、耐湿性
を向上させる。保護樹脂８と第２の樹脂７に同一のもの
を用いてもよく、この場合は、LSIチップ４と配線基板
１の間隙に第２の樹脂７を充填する時に同時にLSIチッ
プ４も覆ってしまう。
発明の効果 本発明では、LSIチップを配線基板に固着する時にLSIチ
ップを配線基板に押し当てても、配線基板に塗布した第
１の樹脂がLSIチップの電極に触れない為、次に示す効
果がある。
ップを配線基板に押し当てても、配線基板に塗布した第
１の樹脂がLSIチップの電極に触れない為、次に示す効
果がある。
（１）LSIチップの電極と配線との間には樹脂が入らな
い為、接続抵抗が低く、信頼性の高い接続を得ることが
できる。
い為、接続抵抗が低く、信頼性の高い接続を得ることが
できる。
（２）LSIチップを配線基板に固着した時に、LSIチップ
の電極は配線に接触しておりこの時点で、特性検査を行
い、不良チップを交換する。この場合、LSIチップを配
線基板に固着している第１の樹脂の量はLSIチップのほ
ぼ中央のみと非常に少い為、強度が弱く容易にLSIチッ
プを剥がすことができ、また配線基板の配線を損傷する
こともなく、容易に交換することができ、同一基板に複
数のLSIチップを接続する場合は非常に有利となる。
の電極は配線に接触しておりこの時点で、特性検査を行
い、不良チップを交換する。この場合、LSIチップを配
線基板に固着している第１の樹脂の量はLSIチップのほ
ぼ中央のみと非常に少い為、強度が弱く容易にLSIチッ
プを剥がすことができ、また配線基板の配線を損傷する
こともなく、容易に交換することができ、同一基板に複
数のLSIチップを接続する場合は非常に有利となる。
（３）LSIチップを配線基板に加圧する時に用いる加圧
ツールに樹脂が付着しない為、作業性が良い。
ツールに樹脂が付着しない為、作業性が良い。
（４）配線基板への第１の樹脂の塗布は、LSIチップの
電極と接触する部分の配線を除いて行う為、第１の樹脂
に不透明な樹脂を用いてもLSIチップと配線との位置合
わせが容易な為、樹脂の選択の自由度が大きい。
電極と接触する部分の配線を除いて行う為、第１の樹脂
に不透明な樹脂を用いてもLSIチップと配線との位置合
わせが容易な為、樹脂の選択の自由度が大きい。
第１図は本発明の一実施例の半導体装置の製造工程別断
面図、第２図は従来の半導体装置の製造工程断面図であ
る。 １……配線基板、２……配線、３……第１の樹脂、４…
…LSIチップ、５……LSIチップの電極、６……加圧ツー
ル、７……第２の樹脂、８……保護樹脂。
面図、第２図は従来の半導体装置の製造工程断面図であ
る。 １……配線基板、２……配線、３……第１の樹脂、４…
…LSIチップ、５……LSIチップの電極、６……加圧ツー
ル、７……第２の樹脂、８……保護樹脂。
Claims (4)
- 【請求項１】絶縁基板上に形成された導体配線と半導体
素子の電極とを位置合せし前記半導体素子の電極領域を
覆わない量の第１の樹脂で前記半導体素子を前記絶縁基
板に固着し、前記半導体素子の電極と前記絶縁基板の導
体配線とを接触させる工程、前記絶縁基板と前記半導体
素子の電極を有する面の間隙に第２の樹脂を充填する工
程を有してなることを特徴とする半導体装置の製造方
法。 - 【請求項２】第１の樹脂と第２の樹脂の成分が異ること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 - 【請求項３】半導体素子の電極が突起電極よりなること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。 - 【請求項４】半導体素子の電極の表面が金よりなること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27372085A JPH0682708B2 (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27372085A JPH0682708B2 (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62132331A JPS62132331A (ja) | 1987-06-15 |
| JPH0682708B2 true JPH0682708B2 (ja) | 1994-10-19 |
Family
ID=17531619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27372085A Expired - Lifetime JPH0682708B2 (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682708B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169433A (ja) * | 1986-01-22 | 1987-07-25 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
| JPH01272491A (ja) * | 1988-04-25 | 1989-10-31 | Seiko Instr Inc | 半導体素子の実装構造 |
| US5169056A (en) * | 1992-02-21 | 1992-12-08 | Eastman Kodak Company | Connecting of semiconductor chips to circuit substrates |
| US5386624A (en) * | 1993-07-06 | 1995-02-07 | Motorola, Inc. | Method for underencapsulating components on circuit supporting substrates |
| JP3801674B2 (ja) * | 1995-12-15 | 2006-07-26 | 松下電器産業株式会社 | 電子部品の実装方法 |
| JP2010040566A (ja) * | 2008-07-31 | 2010-02-18 | Dainippon Printing Co Ltd | 電子回路基板の製造方法 |
-
1985
- 1985-12-05 JP JP27372085A patent/JPH0682708B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62132331A (ja) | 1987-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| JPH1041694A (ja) | 半導体素子の基板実装構造及びその実装方法 | |
| JPH0682708B2 (ja) | 半導体装置の製造方法 | |
| JPH0777227B2 (ja) | 半導体装置の製造方法 | |
| JPH05218137A (ja) | 半導体装置の製造方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH084101B2 (ja) | 半導体装置の製造方法 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JPH04322439A (ja) | 半導体装置の製造方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JPH08201839A (ja) | 液晶パネル構造及びその製造方法、液晶パネル構造の検査方法 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH0491446A (ja) | 半導体素子のフリップチップ実装方法 | |
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JPS62127788A (ja) | 電極接続方法 | |
| JPH03290983A (ja) | Ｌｅｄ表示素子の製造方法 | |
| JPH06120464A (ja) | 半導体装置 | |
| JP3232805B2 (ja) | バンプ電極の形成方法 | |
| JPS63227029A (ja) | 半導体装置の製造方法 | |
| JPH0360135A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |