JPH0360135A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0360135A
JPH0360135A JP19639489A JP19639489A JPH0360135A JP H0360135 A JPH0360135 A JP H0360135A JP 19639489 A JP19639489 A JP 19639489A JP 19639489 A JP19639489 A JP 19639489A JP H0360135 A JPH0360135 A JP H0360135A
Authority
JP
Japan
Prior art keywords
semiconductor element
transparent base
insulating substrate
base
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19639489A
Other languages
English (en)
Inventor
Tetsuo Tanda
反田　哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19639489A priority Critical patent/JPH0360135A/ja
Publication of JPH0360135A publication Critical patent/JPH0360135A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体素子が電気絶縁基板に固着されている半
導体装置に関する。
［従来の技術］ この種の半導体装置においては、半導体素子は接着剤に
より電気絶縁基板に固定されている。従来、この接着剤
として、銀又はアル主ニウム等の微小粉末をポリイミド
及びエポキシ等の熱硬化性樹脂に混練したものが使用さ
れている。この場合、半導体素子を電気絶縁基板に接着
した後、前記接着剤を硬化させるための加熱工程が必要
である。
この加熱は、前記接着剤としてエポキシ系接着剤を使用
した場合、１５０乃至２００℃の温度で１乃至２時間行
なわれる。また、前記接着剤としてポリイミド系接着剤
を使用した場合は、２００乃至３００℃の温度で１乃至
２時間加熱される。
［発明が解決しようとする課題］ しかしながら、上述した従来の半導体装置において、半
導体素子を絶縁基板に固定するためには１乃至２時間と
いう長い時間が必要であり、製造に時間がかかるという
問題点がある。また、加熱硬化により半導体素子と電気
絶縁基板との間に残留応力が発生するため、接着の信頼
性が低いという欠点もある。
本発明はかかる問題点に鑑みてなされたものであって、
製造に要する時間が短縮され、半導体素子と電気絶縁基
板との間の接着の信頼性が高い半導体装置を提供するこ
とを目的とする。
［課題を解決するための手段］ 本発明に係る半導体装置は、 紫外線透過性を有・ する電気絶縁基板と、この電気絶縁基板に固着された半
導体素子とを有し、前記半導体素子は紫外線硬化性樹脂
により前記電気絶縁基板に固着されていることを特徴と
する。
［作用コ 本発明においては、半導体素子は紫外線透過性を有する
電気絶縁基板に固着されている。そして、半導体素子を
接着する接着剤には、紫外線硬化性のものが使用されて
いる。一般に、紫外線硬化性樹脂の硬化時間は極めて短
い。しかし、紫外線硬化性樹脂を硬化させるためには、
樹脂に紫外線を照射する必要がある。本発明においては
、前述の如く、電気絶縁基板が紫外線透過性を有してい
るため、半導体素子と電気絶縁基板とを接着した後、基
板の半導体素子接着面の反対側の面から紫外線を照射し
て前記接着剤を硬化させることができる。
これにより、半導体素子の電気絶縁基板への接着固定を
常温において、短時間で行なうことができる。従って、
半導体装置の製造時間が短縮されると共に、半導体装置
と電気絶縁基板との間の残留応力の発生が回避される。
［実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図は本発明をサーデイツプ型集積回路に適用した第
１の実施例を示す断面図である。
透光性ベース３はアルミナからなり、電気絶縁性を有し
ていると共に紫外線等の光が透過できるものである。こ
の透光性ベース３の上面中央に半導体素子５が紫外線硬
化性樹脂ペースト４により固着されている。また、透光
性ベース３上面の周縁部には、低融点ガラス６によりリ
ードフレーム２が接着固定されている。このリードフレ
ーム２は透光性ベース３の側方で下方に屈曲されている
。
また、このリードフレーム２は、アルミニウム配線７に
より半導体素子５の上面に形成された電極と電気的に接
続されている。
半導体素子５はその上方をセラミックキャップ１により
封止されている。このセラミックキャップ１はその下面
に半導体素子５が嵌合する凹所が設けられている。そし
て、セラミックキャップ１の下面縁部は、低融点ガラス
６により透光性ベース３と接着固定されている。
次に、本実施例に係る半導体装置の製造方法について説
明する。
先ず、透光性ベース３の上面中央部に、樹脂ペースト４
により半導体素子５を接着する。そして、透光性ベース
３の裏面側から紫外線を５乃至３０秒間照射する。これ
により、樹脂ペースト４が硬化し、半導体素子５は透光
性ベース３上に確実に固定される。
次に、透光性ベース３の上面の周縁部に、低融点ガラス
６によりリードフレーム２を固着する。
次に、アルミニウム配線７により、半導体素子５に形成
された電極とリードフレーム２とを電気的に接続する。
次いで、セラミックキャップ１を低融点ガラス６により
透光性ベース３上に封着する。これにより、半導体装置
が完成する。
上述の如く本実施例においては、透光性ベース３を介し
て紫外線を照射し、これにより半導体素子５を透光性ベ
ース３に接着している樹脂ペースト４を硬化させる。こ
のため、樹脂ペースト４の硬化は常温において、短時間
で行なわれる。従って、半導体装置の製造時間が短縮さ
れると共に、半導体素子５と透光性ベース３との間の残
留応力の発生を回避することができる。
第２図は本発明をＰ　ＧＡ　（Ｐｉｎ　Ｇｒｌｄ　Ａｒ
ｒａｙ）型集積回路に適用した第２の実施例を示す断面
図である。
半導体素子１５は、紫外線硬化性樹脂ペースト１４によ
り、窒化アルミニウムからなる透光性ベース１３の中央
に接着固定されている。この透光性ベース１３は、第１
の実施例において使用したアルミナからなる透光性ベー
ス３と同様に、電気絶縁性及び紫外線透過性を有してい
る。
セラミックベース１９はその下面中央に凹所を有し、上
面中央部からこの凹所に押通する開口部が設けられてい
る。透光性ベース１３は半導体素子１５の搭載面を下側
にし、半導体素子１５を開口部に嵌合させて、高融点ガ
ラス２０によりセラミツクベース１９上面の前記開口部
の周囲に接着されている。
セラミックベース１９の前記凹所には、前記開口部の周
辺からセラミックベース１９の下面に延出するメタライ
ズ配線１２が形成されており、半導体素子１５の電極は
アルミニウム配線１７により、このメタライズ配線１２
と電気的に接続されている。
セラミックベース１９の下面には低融点ガラス１８によ
りセラミックキャップ１１が接着されており、前記凹所
を閉塞して半導体素子１５を封止している。また、セラ
ミックベース１９の下面周縁部にはメタライズ配線１２
と接続したピン１８が配設されている。このピン１８は
セラミックベース１９の下方に導出されている。
次に、本実施例に係る半導体装置の製造方法について説
明する。
先ず、透光性ベース１３の中央に紫外線硬化性樹脂ベー
ス）１４により半導体素子１５を接着する。そして、こ
の透光性ベース１３の半導体素子１５が搭載された面と
反対側の面から紫外線を５乃至３０秒間照射する。これ
により、樹脂ペースト１４は完全に硬化し、半導体素子
１５は透光性ベース１３に確実に固着される。
次に、セラミックベース１９の開口部に半導体素子１４
を嵌合させて、透光性ベース１３とセラミックベース１
９とを接着固定する。なお、セラミックベース１９には
、予めメタライズ配線１２を形成しておく。
次に、半導体素子１５に形成されている電極とメタライ
ズ配線１２とをアルミニウム配線１７により電気的に接
続する。
次いで、セラミックキャップ１１により半導体素子を封
止すると共に、ピン１８をメタライズ配線１２と接続す
るようにして配設する。これにより、半導体装置が完成
する。
本実施例においては、透光性ベース１３が窒化アルミニ
ウムにより形成されている。この窒化アルミニウムの熱
伝導率はアルミナに比して約１０倍高い。このため、本
実施例の半導体装置は、第１の実施例と同様の効果を得
ることができるのに加えて、優れた放熱性を有している
。
なお、本発明は第１及び第２の実施例において説明した
サーデイツプ型集積回路及びＰＧＡ型集積回路以外に、
例えばチップキャリア型集積回路、デイツプ型集積回路
及びフラット型集積回路等にも適用できることは勿論で
ある。
［発明の効果コ 以上説明したように本発明によれば、半導体素子は紫外
線透過性を有する電気絶縁基板に接着されており、この
接着には紫外線硬化性樹脂が使用されているから、半導
体素子を接着した電気絶縁基板の裏面から紫外線を照射
することにより、半導体素子の電気絶縁基板への接着固
定を常温において、しかも短時間で行うことができる。
このため、半導体装置の製造時間が短縮されると共に、
半導体素子と電気絶縁基板との間の残留応力の発。
生が回避され、信頼性が高い半導体装置を得ることがで
きる。
【図面の簡単な説明】
第１図は本発明をサーデイツプ型集積回路に適用した第
１の実施例を示す断面図、第２図は本発明をＰＧＡ型集
積回路に適用した第２の実施例を示す断面図である。 １．１１；セラミックキャップ、２；リードフレーム、
３，１３；透光性ベース、４．１４；樹脂ペースト、５
，１５；半導体素子、８．ＩＥ！；低融点ガラス、７．
１７；アルミニウム配線、１２；メタライズ配ａ、ｉｓ
；ピン、１９；セラミックベース、２０；高融点ガラス

Claims (1)

    【特許請求の範囲】
  1. （１）紫外線透過性を有する電気絶縁基板と、この電気
    絶縁基板に固着された半導体素子とを有し、前記半導体
    素子は紫外線硬化性樹脂により前記電気絶縁基板に固着
    されていることを特徴とする半導体装置。
JP19639489A 1989-07-28 1989-07-28 半導体装置 Pending JPH0360135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19639489A JPH0360135A (ja) 1989-07-28 1989-07-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19639489A JPH0360135A (ja) 1989-07-28 1989-07-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH0360135A true JPH0360135A (ja) 1991-03-15

Family

ID=16357140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19639489A Pending JPH0360135A (ja) 1989-07-28 1989-07-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH0360135A (ja)

Similar Documents

Publication Publication Date Title
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
US5081520A (en) Chip mounting substrate having an integral molded projection and conductive pattern
US5458716A (en) Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
JPH1135893A (ja) シート状ホットメルト接着剤、および半導体装置
JPS58207645A (ja) 半導体装置
JPS616833A (ja) 実装体の製造方法
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPH0360135A (ja) 半導体装置
JPH05327028A (ja) 光学装置の製造方法
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0682708B2 (ja) 半導体装置の製造方法
JPS6313337A (ja) 半導体素子の実装方法
JP2005020464A (ja) 光半導体装置およびその製造方法
JPH06163746A (ja) 混成集積回路装置
JPH03290983A (ja) Ｌｅｄ表示素子の製造方法
JPH06334070A (ja) 混成集積回路装置
JPH03129843A (ja) マルチチップ実装方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP3255796B2 (ja) 半導体装置の実装方法
JPH02101753A (ja) 半導体チップの取付構造
JPH06291215A (ja) 半導体装置
JPH04150061A (ja) 半導体装置
JPH08148612A (ja) 半導体装置およびその製造方法
JPS62106649A (ja) 半導体装置の実装方法