JPS62106649A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPS62106649A JPS62106649A JP60246178A JP24617885A JPS62106649A JP S62106649 A JPS62106649 A JP S62106649A JP 60246178 A JP60246178 A JP 60246178A JP 24617885 A JP24617885 A JP 24617885A JP S62106649 A JPS62106649 A JP S62106649A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- mounting
- adhesive
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体素子をリードレスセラミックチップキャ
リアに装着した半導体装置の実装方法に関するものであ
る。
リアに装着した半導体装置の実装方法に関するものであ
る。
一般に半導体素子を装着したり＝ドレスセラミックチッ
プキャリア（以下ＬＣＣと称する）は、半田ペーストを
印刷した例えばガラスエポキシ材からなる回路基板上に
載置してリフロー炉で約２５０℃で約２０秒間加熱して
半田付けし、電気的。
プキャリア（以下ＬＣＣと称する）は、半田ペーストを
印刷した例えばガラスエポキシ材からなる回路基板上に
載置してリフロー炉で約２５０℃で約２０秒間加熱して
半田付けし、電気的。
機械的に接続されることが行なわれている。
しかしながら、このように構成される半導体装置は、Ｌ
ＣＣが大形化した場合、ガラスエポキシ回路基板との熱
膨張率の差が大きいため、熱履歴のくり返えして半田付
部分が疲労破壊し、信頼性を低下させることから、セラ
ミック製マザーボード等に実装されるが、コスト高とな
る問題があった。
ＣＣが大形化した場合、ガラスエポキシ回路基板との熱
膨張率の差が大きいため、熱履歴のくり返えして半田付
部分が疲労破壊し、信頼性を低下させることから、セラ
ミック製マザーボード等に実装されるが、コスト高とな
る問題があった。
また、半田リフロ一時に約２５０℃程度の高温にさらさ
れるだめ、耐熱性の低い電気部品は実装できないという
問題があり、レーザ等による局部加燃法も考えられるが
、その手段は未だ確立されていない。
れるだめ、耐熱性の低い電気部品は実装できないという
問題があり、レーザ等による局部加燃法も考えられるが
、その手段は未だ確立されていない。
また、前述したＬＣＣを、ＬＣＣ用ソケットあるいはビ
ンフレームに装着し、回路基板上に載置して半田付によ
り接続する構成によると、ソケットが大型となるので、
ＬＣＣの利点である高密度実装の効果が得られなくなる
という問題があった。またソケット接点の酸化等による
接触不良により信頼性が低下するという問題があり、さ
らにはソケットの使用によりコスト高となる問題があっ
た。
ンフレームに装着し、回路基板上に載置して半田付によ
り接続する構成によると、ソケットが大型となるので、
ＬＣＣの利点である高密度実装の効果が得られなくなる
という問題があった。またソケット接点の酸化等による
接触不良により信頼性が低下するという問題があり、さ
らにはソケットの使用によりコスト高となる問題があっ
た。
したがって、半導体装置として例えば固体撮像装置の如
く形状が約１５ｍ＋ｎ Ｘ １５’ＸＷ角でかつ耐熱性
が最大約２００℃と低いカラーフィルタを内蔵し、また
セラミック基板とガラスキャップとを共晶半田（溶融魚
釣１８３℃）あるいは有機シール材で融着した固体撮像
装置については、現行のりフロ一方式は全く適用できな
いのが実状である。
く形状が約１５ｍ＋ｎ Ｘ １５’ＸＷ角でかつ耐熱性
が最大約２００℃と低いカラーフィルタを内蔵し、また
セラミック基板とガラスキャップとを共晶半田（溶融魚
釣１８３℃）あるいは有機シール材で融着した固体撮像
装置については、現行のりフロ一方式は全く適用できな
いのが実状である。
本発明の目的は、大型のＬＣＣをガラスエポキシ回路基
板上に直接実装可能とした半導体装置の実装方法を提供
することにある。
板上に直接実装可能とした半導体装置の実装方法を提供
することにある。
本発明の他の目的は、少なくとも１７０℃以下の低温で
ＬＣＣの回路基板上への実装を可能とした半導体装置の
実装方法を提供することにある。
ＬＣＣの回路基板上への実装を可能とした半導体装置の
実装方法を提供することにある。
本発明のさらに他の目的は、ＬＣＣを低コストで回路基
板上に実装可能とした半導体装置の実装方法を提供する
ことにある。
板上に実装可能とした半導体装置の実装方法を提供する
ことにある。
本発明の一実施例によれば、リードレスセラミックチッ
プキャリアに半導体素子を装着した半導体装ｆ全回路基
板上に実装する際、半導体装置の端子部と回路基板の端
子部との間に異方導電性コネクタを介在させ、加圧しな
がら半導体装置と回路基板とを接着剤で固定することに
より、低温で信頼性の高い接続を可能とした半導体装置
の実装方法が提供される。
プキャリアに半導体素子を装着した半導体装ｆ全回路基
板上に実装する際、半導体装置の端子部と回路基板の端
子部との間に異方導電性コネクタを介在させ、加圧しな
がら半導体装置と回路基板とを接着剤で固定することに
より、低温で信頼性の高い接続を可能とした半導体装置
の実装方法が提供される。
図は本発明による半導体装置の実装方法を固体撮像装置
の実装方法に適用した一実施例を説明するための断面図
である。同図において、平板状セラミック板１ｍ、表面
に配線用メタライズ層を形成した枠状セラミック板１ｂ
および枠状セラミック板１ｃを順次積層し、接着固化さ
せてセラミック成形体１を形成し、このセラミック成形
体１の外面にはその外形形状に沿ってメタライズ層によ
り外部回路接続用の外部端子部２が形成されてり−ドレ
スセラミックチップキャリア（ＬＣＣ）が構成されるま
た、このセラミック成形体１内の所定位置に図示しない
Ａｇペーストにより固体撮像素子３を接着配置した後、
固体撮像素子３と枠状セラミック板１ｂのメタライズ層
をボンディングワイヤ４に接続する。この場合、セラミ
ック板１ｂのメタライズ層はセラミック成形体１の外面
に形成された端子部２に接続されている。次にこのセラ
ミック成形体１の開口部に、透光性ガラス窓５に図示し
ないフリットガラスでセラミック枠６を融着したガラス
キャップＴを図示しない共晶半田等により気密封止させ
て固体撮像装置８を製作する。
の実装方法に適用した一実施例を説明するための断面図
である。同図において、平板状セラミック板１ｍ、表面
に配線用メタライズ層を形成した枠状セラミック板１ｂ
および枠状セラミック板１ｃを順次積層し、接着固化さ
せてセラミック成形体１を形成し、このセラミック成形
体１の外面にはその外形形状に沿ってメタライズ層によ
り外部回路接続用の外部端子部２が形成されてり−ドレ
スセラミックチップキャリア（ＬＣＣ）が構成されるま
た、このセラミック成形体１内の所定位置に図示しない
Ａｇペーストにより固体撮像素子３を接着配置した後、
固体撮像素子３と枠状セラミック板１ｂのメタライズ層
をボンディングワイヤ４に接続する。この場合、セラミ
ック板１ｂのメタライズ層はセラミック成形体１の外面
に形成された端子部２に接続されている。次にこのセラ
ミック成形体１の開口部に、透光性ガラス窓５に図示し
ないフリットガラスでセラミック枠６を融着したガラス
キャップＴを図示しない共晶半田等により気密封止させ
て固体撮像装置８を製作する。
このように構成された固体撮像装置８は、その端子部２
とガラスエポキシ回路基板１０上の端子部１１との間に
例えば信越ポリマー製インタコネクタＭＡＦタイプ（０
，５＋ｎｍ厚）等の枠状の異方導電性エラスチックコネ
クタ１２を、またその底面と回路基板１０との間に所定
の厚さを有するスペーサ１３を固定用接着剤１４を介在
させてそれぞれ配置する。この場合、スペーサ１３は接
着力および寸法精度が確保できる充分な材料を用いるこ
とが望ましい。また接着剤１４は所定の接着力が得られ
る熱硬化形エポキシレジンあるいは瞬間接着剤を用いて
も良く、また回路基板１０．固体撮像装置８のどちらか
一方にスペーサ１３を接着して置いてホットメルト接着
剤を用いても良い。次に固体撮像装置８および回路基板
１０の垂直方向に所定の応力を加えながら約１５０℃で
１．５時間程度加熱して接着剤１４を硬化させる。この
場合、固体撮像装置８の大きさが例えば１５Ｘ１５ｍｍ
程度の場合には、スペーサ１３の厚さは約０．４１１ｍ
加圧力は約３ Ｋｑｆ以上あれば良い。まだ、接着剤１
４は硬化が完了するまで（約１．５０℃、１．５時間）
所定の加重を加えておく必要があるが、瞬間接着剤ある
いはホットメルト接着剤を用いた場合には硬化が約１分
以内で完了するので、作業能率を大幅に向上させること
ができる。次に、接着完了後、固体撮像装置８の端子部
２およびコネクタ１２の外周部を保護用接着剤１５によ
りシーノコする。この場合、この接着剤１５はコネクタ
１２と同系統の材料、例乏−ば常温硬化、脱アルコール
タイプシリコンレジンが好適である。
とガラスエポキシ回路基板１０上の端子部１１との間に
例えば信越ポリマー製インタコネクタＭＡＦタイプ（０
，５＋ｎｍ厚）等の枠状の異方導電性エラスチックコネ
クタ１２を、またその底面と回路基板１０との間に所定
の厚さを有するスペーサ１３を固定用接着剤１４を介在
させてそれぞれ配置する。この場合、スペーサ１３は接
着力および寸法精度が確保できる充分な材料を用いるこ
とが望ましい。また接着剤１４は所定の接着力が得られ
る熱硬化形エポキシレジンあるいは瞬間接着剤を用いて
も良く、また回路基板１０．固体撮像装置８のどちらか
一方にスペーサ１３を接着して置いてホットメルト接着
剤を用いても良い。次に固体撮像装置８および回路基板
１０の垂直方向に所定の応力を加えながら約１５０℃で
１．５時間程度加熱して接着剤１４を硬化させる。この
場合、固体撮像装置８の大きさが例えば１５Ｘ１５ｍｍ
程度の場合には、スペーサ１３の厚さは約０．４１１ｍ
加圧力は約３ Ｋｑｆ以上あれば良い。まだ、接着剤１
４は硬化が完了するまで（約１．５０℃、１．５時間）
所定の加重を加えておく必要があるが、瞬間接着剤ある
いはホットメルト接着剤を用いた場合には硬化が約１分
以内で完了するので、作業能率を大幅に向上させること
ができる。次に、接着完了後、固体撮像装置８の端子部
２およびコネクタ１２の外周部を保護用接着剤１５によ
りシーノコする。この場合、この接着剤１５はコネクタ
１２と同系統の材料、例乏−ば常温硬化、脱アルコール
タイプシリコンレジンが好適である。
このような方法によれば、固体撮像装置８は、弾力性を
有する異方導電性コネクタ１２を介し７て回路基板１０
と接続されるので、熱膨張率の差を全く無視することが
でき、従来不可能とされていた大形のＬＣＣパッケージ
をガラスエポキシ回路基板１０上に直接実装することが
できる。また、約１５０℃以下室温付近で実装できるの
で、低融点ろう材でのシールあるいは有機フィルタ等を
有する耐熱性の低い固体撮像装置８の回路基板１０への
実装が可能となる。さらにコネクタ１２の接触面が保護
用接着剤１５でシールされるので、接触面の信頼性を大
幅に向上させることができる。また、固体撮像装置８を
回路基板１０上に接着固定する際、所定の治具または組
立装置により、固体撮像装置の受光面の位置決めを同時
に行なうことができる。
有する異方導電性コネクタ１２を介し７て回路基板１０
と接続されるので、熱膨張率の差を全く無視することが
でき、従来不可能とされていた大形のＬＣＣパッケージ
をガラスエポキシ回路基板１０上に直接実装することが
できる。また、約１５０℃以下室温付近で実装できるの
で、低融点ろう材でのシールあるいは有機フィルタ等を
有する耐熱性の低い固体撮像装置８の回路基板１０への
実装が可能となる。さらにコネクタ１２の接触面が保護
用接着剤１５でシールされるので、接触面の信頼性を大
幅に向上させることができる。また、固体撮像装置８を
回路基板１０上に接着固定する際、所定の治具または組
立装置により、固体撮像装置の受光面の位置決めを同時
に行なうことができる。
なお、前述した実施例においては、固体撮像装置８と回
路基板１０とを固定する際、スペーサ１３を用いた場合
について説明したが、加圧力を規定の値に保持し得る他
の手段がある場合にはスペーサ１３を用いなくても良い
ことは勿論である。
路基板１０とを固定する際、スペーサ１３を用いた場合
について説明したが、加圧力を規定の値に保持し得る他
の手段がある場合にはスペーサ１３を用いなくても良い
ことは勿論である。
また、前述した実施例においては、半導体装置として固
体撮像装置を用いた場合について説明した本発明はこれ
に限定されるものではなく、外面に沿って端子を有する
ＬＣＣ形パッケージを具備してなるタイプの半導体装置
に適用され、前述と全く同様の効果が得られることは勿
論である。
体撮像装置を用いた場合について説明した本発明はこれ
に限定されるものではなく、外面に沿って端子を有する
ＬＣＣ形パッケージを具備してなるタイプの半導体装置
に適用され、前述と全く同様の効果が得られることは勿
論である。
以上説明した本発明によれば、半導体装置の端子部と回
路基板の端子部との間に異方導電性コネクタを介在させ
、加圧しながら、固体撮像装置と回路基板とを接着剤で
固定させたことにより、ＬＣＣ形パッケージに収納され
た大形かつ低融点ろう材で封止された半導体装置を、回
路基板上に低コストかつ充分な信頼性をもって実装する
ことができる。
路基板の端子部との間に異方導電性コネクタを介在させ
、加圧しながら、固体撮像装置と回路基板とを接着剤で
固定させたことにより、ＬＣＣ形パッケージに収納され
た大形かつ低融点ろう材で封止された半導体装置を、回
路基板上に低コストかつ充分な信頼性をもって実装する
ことができる。
図は本発明による半導体装置の一実施例を説明するため
のＬＣＣ形固体撮像装置の回路基板上に実装した状態を
示す要部断面図である。 １１に＋１φ＠４板状のセラミック板、１ｂ −・・
・表面に配線用メタライズ層を形成した枠状のセラミッ
ク板 ｉｃ ＠豐・・枠状のセラミック板、１・・・・
セラミック成形体、２・・・・端子部、３・・・・固体
撮像素子、４・・・・ボンディングワイヤ、５・・・・
透光性ガラス窓、６・・・・セラミック枠、γ・・・・
ガラスキャップ、８・φ會・固体撮像装置、１０・・ｅ
・ガラスエポキシ回路基板、１１・・・・端子部、１２
・・・・異方導電性エラスチックコネクタ、１３・・・
・スペーサ、１４・φ・・固定用接着剤、１５・・・・
保護用接着剤。
のＬＣＣ形固体撮像装置の回路基板上に実装した状態を
示す要部断面図である。 １１に＋１φ＠４板状のセラミック板、１ｂ −・・
・表面に配線用メタライズ層を形成した枠状のセラミッ
ク板 ｉｃ ＠豐・・枠状のセラミック板、１・・・・
セラミック成形体、２・・・・端子部、３・・・・固体
撮像素子、４・・・・ボンディングワイヤ、５・・・・
透光性ガラス窓、６・・・・セラミック枠、γ・・・・
ガラスキャップ、８・φ會・固体撮像装置、１０・・ｅ
・ガラスエポキシ回路基板、１１・・・・端子部、１２
・・・・異方導電性エラスチックコネクタ、１３・・・
・スペーサ、１４・φ・・固定用接着剤、１５・・・・
保護用接着剤。
Claims (1)
- 【特許請求の範囲】 １、半導体素子をリードレスセラミックチップキャリア
に装着した半導体装置を回路基板上に実装する際、半導
体装置の端子部と回路基板上の端子部との間に異方導電
性コネクタを介在させ、加圧しながら半導体装置と回路
基板とを接着剤で固定することを特徴とした半導体装置
の実装方法。 ２、前記半導体装置と回路基板との間に所定の厚さのス
ペーサを介在させ、異方導電性コネクタの加圧力を規定
することを特徴とした特許請求の範囲第１項記載の半導
体装置の実装方法。 ３、前記接着剤として瞬間接着剤もしくはホットメルト
樹脂を用いることを特徴とした特許請求の範囲第１項ま
たは第２項記載の半導体装置の実装方法。 ４、半導体素子をリードレスセラミックチップキャリア
に装着した半導体装置を回路基板上に実装する際、半導
体装置の端子部と回路基板の端子部との間に異方導電性
コネクタを介在させ、加圧しながら、半導体装置と回路
基板とを接着剤で固定した後、その外周部に有機樹脂を
コーティングしたことを特徴とする半導体装置の実装方
法。 ５、前記半導体装置と回路基板との間に所定の厚さのス
ペーサを介在させ、異方導電性コネクタの加圧力を規定
することを特徴とした特許請求の範囲第４項記載の半導
体装置の実装方法。 ６、前記接着剤として瞬間接着剤もしくはホットメルト
樹脂を用いることを特徴とした特許請求の範囲第４項ま
たは第５項記載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246178A JPS62106649A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60246178A JPS62106649A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62106649A true JPS62106649A (ja) | 1987-05-18 |
Family
ID=17144674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60246178A Pending JPS62106649A (ja) | 1985-11-05 | 1985-11-05 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62106649A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209795A (ja) * | 1988-02-18 | 1989-08-23 | Nissha Printing Co Ltd | 積層回路基板 |
| JP2003051973A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Maxell Ltd | カメラモジュール |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615575B2 (ja) * | 1973-12-19 | 1981-04-10 | ||
| JPS6046095A (ja) * | 1983-08-24 | 1985-03-12 | 沖電気工業株式会社 | 電子回路の実装方法 |
-
1985
- 1985-11-05 JP JP60246178A patent/JPS62106649A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5615575B2 (ja) * | 1973-12-19 | 1981-04-10 | ||
| JPS6046095A (ja) * | 1983-08-24 | 1985-03-12 | 沖電気工業株式会社 | 電子回路の実装方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209795A (ja) * | 1988-02-18 | 1989-08-23 | Nissha Printing Co Ltd | 積層回路基板 |
| JP2003051973A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Maxell Ltd | カメラモジュール |
| JP4647851B2 (ja) * | 2001-08-07 | 2011-03-09 | 日立マクセル株式会社 | カメラモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11195680A (ja) | 半導体装置接続構造及び接続方法 | |
| JPS62202548A (ja) | 半導体装置 | |
| JP3462479B2 (ja) | 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置 | |
| JPS62106649A (ja) | 半導体装置の実装方法 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JPH0551179B2 (ja) | ||
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JP2004146540A (ja) | 接続型回路基板ならびに製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP3255796B2 (ja) | 半導体装置の実装方法 | |
| JPS61198656A (ja) | 半導体装置 | |
| JPS62126645A (ja) | Ｌｓｉチツプ実装方法 | |
| JPH077249A (ja) | フレキシブル基板への電子部品の取付構造及びその取付方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JP2009246151A (ja) | 撮像素子パッケージの製造方法及び撮像素子パッケージ | |
| JP2859036B2 (ja) | 混成集積回路装置 | |
| JPH08288441A (ja) | 電力半導体装置 | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPS5855673Y2 (ja) | 電子部品の取付装置 | |
| JPH0349398Y2 (ja) | ||
| JP3325460B2 (ja) | 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ | |
| JP2004201426A (ja) | 制御装置 | |
| JPH0337305B2 (ja) | ||
| JPH10189799A (ja) | 半導体装置の実装構造及び実装方法 |