JPS6046095A - 電子回路の実装方法 - Google Patents
電子回路の実装方法Info
- Publication number
- JPS6046095A JPS6046095A JP15305283A JP15305283A JPS6046095A JP S6046095 A JPS6046095 A JP S6046095A JP 15305283 A JP15305283 A JP 15305283A JP 15305283 A JP15305283 A JP 15305283A JP S6046095 A JPS6046095 A JP S6046095A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- type semiconductor
- carrier type
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はリードレス電子部品、たとえば、チップキャリ
ア型半導体ＩＣの半田接続の信頼性を向上させる実装方
法に関するものである。
ア型半導体ＩＣの半田接続の信頼性を向上させる実装方
法に関するものである。
（従来技術）
第１図はチップキャリア型半導体ＩＣ１の斜視図である
。同図において、２は外部接続端子を示す。
。同図において、２は外部接続端子を示す。
第２図は、チップキャリア型半導体ｒｃ’ｚと印刷配線
板３の半田接続後の要部断面を示したものである。チッ
プキャリア型半導体ＩＣ１と印刷配線板３は半田接続部
５によって接続されている。
板３の半田接続後の要部断面を示したものである。チッ
プキャリア型半導体ＩＣ１と印刷配線板３は半田接続部
５によって接続されている。
この半田接続は通常、リフローソルダリング法によって
行なわれておシ、次に、この工程を説明する。
行なわれておシ、次に、この工程を説明する。
第２図において、印刷配線板３の導体・ぐターン４の上
に、はんだ被−ストをスクリーン印刷か、またはディス
ペンサーによって塗布してから、チップキャリア型土導
体工Ｃ１を印刷配線板３の所定の位置に搭載し、これを
加熱炉に入れ半田に−ストを溶融させると第２図のよう
に半田で接続される。このとき、チップキャリア型半導
体工Ｃノと導体パターン４の間の半田高さＨは０．１
ｍｍ以下である。
に、はんだ被−ストをスクリーン印刷か、またはディス
ペンサーによって塗布してから、チップキャリア型土導
体工Ｃ１を印刷配線板３の所定の位置に搭載し、これを
加熱炉に入れ半田に−ストを溶融させると第２図のよう
に半田で接続される。このとき、チップキャリア型半導
体工Ｃノと導体パターン４の間の半田高さＨは０．１
ｍｍ以下である。
また、印刷配線板３と、チップキャリア型半導体■Ｃ１
の材料の熱膨張係数が異ると、これを加熱または冷却し
た場合両者の膨張量または収縮量に差ができるため、最
も強度の弱い半田接続部５に歪が生じ、実装後の温度サ
イクルによシ、この部分が熱疲労破壊するとめう問題が
ある。そのため従来チップキャリア型半導体ＩＣの使用
は熱膨張係数のほぼ等°しいセラミック基板との組合せ
で使われていた。
の材料の熱膨張係数が異ると、これを加熱または冷却し
た場合両者の膨張量または収縮量に差ができるため、最
も強度の弱い半田接続部５に歪が生じ、実装後の温度サ
イクルによシ、この部分が熱疲労破壊するとめう問題が
ある。そのため従来チップキャリア型半導体ＩＣの使用
は熱膨張係数のほぼ等°しいセラミック基板との組合せ
で使われていた。
しかし、セラミック基板は、一般に使われているガラス
エポキシ基板に比べ、高価であること重いこと、また面
積の広いものが、できないことがら、チップキャリア型
半導体ＩＣは高密度実装に適しているのにもかかわらず
、その使用は、一部の製品に留まっていた。ま九、上述
したよう・な、チップキャリア型半導体ＩＣの半田接続
部の信頼性の問題を解決するため第２図における半田高
さＨを高くし、この部分で、チップキャリア型半導体Ｉ
ＣＩと印刷配線板３の熱膨張量の差を吸収する方法が険
討されていた。この半田高さを高くする代表的な方法は
次の２つがある。
エポキシ基板に比べ、高価であること重いこと、また面
積の広いものが、できないことがら、チップキャリア型
半導体ＩＣは高密度実装に適しているのにもかかわらず
、その使用は、一部の製品に留まっていた。ま九、上述
したよう・な、チップキャリア型半導体ＩＣの半田接続
部の信頼性の問題を解決するため第２図における半田高
さＨを高くし、この部分で、チップキャリア型半導体Ｉ
ＣＩと印刷配線板３の熱膨張量の差を吸収する方法が険
討されていた。この半田高さを高くする代表的な方法は
次の２つがある。
まず、第３図に示すように、チップキャリア型半導体ｒ
ｃｚと印刷配線板３の間に、金属などでできたス被−サ
−６を入れて半田高さＨを高くする方法。他は第４図に
示すように、半田接続部５の内部に金属ボール７を入れ
半田高−ａ Ｈを高くする方法である。
ｃｚと印刷配線板３の間に、金属などでできたス被−サ
−６を入れて半田高さＨを高くする方法。他は第４図に
示すように、半田接続部５の内部に金属ボール７を入れ
半田高−ａ Ｈを高くする方法である。
しかし々から前者の方法ではチアゾキャ型半導体溝体工
Ｃ１の下部とス被−サ−６の間に摩擦力が、働くため、
リードレス電子部品の共通の特徴である、半田リフロー
中の自己位置修正作用、いわゆるセルフアライメントが
働かなくなり、チップキャリア型半導体ＩＣＩと印刷配
線板３０半田付工程での位置決めが難しいことや半田高
さＨが高くなると、半田未接続になシ易いことなどの欠
点があった。また後者の方法では金属ボールが高価なこ
と、金属ボール７を半田接続部５の内部に入れることが
難しく、また工数が、非常にかかるなど、主に製造技術
的な問題があり、これらの方法を製品に適用することが
出来なかった。
Ｃ１の下部とス被−サ−６の間に摩擦力が、働くため、
リードレス電子部品の共通の特徴である、半田リフロー
中の自己位置修正作用、いわゆるセルフアライメントが
働かなくなり、チップキャリア型半導体ＩＣＩと印刷配
線板３０半田付工程での位置決めが難しいことや半田高
さＨが高くなると、半田未接続になシ易いことなどの欠
点があった。また後者の方法では金属ボールが高価なこ
と、金属ボール７を半田接続部５の内部に入れることが
難しく、また工数が、非常にかかるなど、主に製造技術
的な問題があり、これらの方法を製品に適用することが
出来なかった。
（発明の目的）
本発明は前述の欠点を解消するため印刷配線板にチップ
キャリア型半導体ＩＣを半田付後、チノ ｌゾキャリア
型半導体ＩＣの周囲を絶縁性接着剤で覆うことを特徴と
しその目的はリードレス電子部品、たとえばチップキャ
リア型半導体ｒｃを熱膨張係数の異る印刷配線板に半田
付した場合でも信頼性を損なわない実装方法を提供する
ことであシ以下詳細に説明する。
キャリア型半導体ＩＣを半田付後、チノ ｌゾキャリア
型半導体ＩＣの周囲を絶縁性接着剤で覆うことを特徴と
しその目的はリードレス電子部品、たとえばチップキャ
リア型半導体ｒｃを熱膨張係数の異る印刷配線板に半田
付した場合でも信頼性を損なわない実装方法を提供する
ことであシ以下詳細に説明する。
（発明の構成）
本発明の構成は、印刷配線板にリードレス電子部品を搭
載する電子回路の実装方法において、印刷配線板にリー
ドレス電子部品を半田接続後、前記リードレス電子部品
の周囲を熱硬化型等の絶縁性溶着剤を用いて均一に覆う
ことを特徴とする電子回路の実装方法である。
載する電子回路の実装方法において、印刷配線板にリー
ドレス電子部品を半田接続後、前記リードレス電子部品
の周囲を熱硬化型等の絶縁性溶着剤を用いて均一に覆う
ことを特徴とする電子回路の実装方法である。
（実施例）
第５図は本発明の一例を示すもので、第６図はその断面
図である。第６図において、チップキャリア型土導体工
Ｃ８を印刷配線板９に半田付後チップキャリア型半導体
■Ｃ８の周囲にディスペンサー等で、例えば熱硬化型の
接着剤を塗布し、加熱し、硬化させると均一な接着剤の
フィレット１０ができる。使用する接着剤は均一な接着
剤のフレットを得るため熱硬化型の接着剤が望ましくま
た。
図である。第６図において、チップキャリア型土導体工
Ｃ８を印刷配線板９に半田付後チップキャリア型半導体
■Ｃ８の周囲にディスペンサー等で、例えば熱硬化型の
接着剤を塗布し、加熱し、硬化させると均一な接着剤の
フィレット１０ができる。使用する接着剤は均一な接着
剤のフレットを得るため熱硬化型の接着剤が望ましくま
た。
チップキャリア型半導体■Ｃ８の端子接続部１１および
導体パターン１２を、この接着剤で覆うため絶縁性に優
れている必要がある。
導体パターン１２を、この接着剤で覆うため絶縁性に優
れている必要がある。
この接着剤フィン、トは温度サイクルによって生じるチ
ップキャリア型半導体ＩＣ８と印刷配線板９の膨張量ま
たは収縮量の差を抑える働きをするので、半田接続部１
３に生じる歪は減少し、半田接続部１３は疲労破壊に強
くなるわけである。
ップキャリア型半導体ＩＣ８と印刷配線板９の膨張量ま
たは収縮量の差を抑える働きをするので、半田接続部１
３に生じる歪は減少し、半田接続部１３は疲労破壊に強
くなるわけである。
本発明の効果を確認するためチップキャリア型半導体Ｉ
Ｃを熱膨張係数が大きく異るガラスエポキシ基板に半田
付した後、シリコン系と工月？キシ系の２種類の熱硬化
型接着剤でチップキャリア型半導体ＩＣの周囲を覆い、
熱衝撃試験を行った。
Ｃを熱膨張係数が大きく異るガラスエポキシ基板に半田
付した後、シリコン系と工月？キシ系の２種類の熱硬化
型接着剤でチップキャリア型半導体ＩＣの周囲を覆い、
熱衝撃試験を行った。
なお、熱衝撃試験は＋１２５℃→−５５℃→＋１２５℃
を１サイクルとしている。この試験では（１）接着剤で
チップキャリア型半導体ＩＣの周囲を覆わない試料は４
０サイクルで半田接続部が疲労破壊した。
を１サイクルとしている。この試験では（１）接着剤で
チップキャリア型半導体ＩＣの周囲を覆わない試料は４
０サイクルで半田接続部が疲労破壊した。
（２）シリコン系熱硬化型接着剤で、チップキャリア型
半導体ＩＣの周囲を覆ったものは１２０サイクルを超え
ても、半田接続部に異常が見られない。
半導体ＩＣの周囲を覆ったものは１２０サイクルを超え
ても、半田接続部に異常が見られない。
（３）エポキシ系熱硬化型接着剤でチップキャリア型半
導体ＩＣの周囲を覆ったものは１２０サイクルを超えて
も、半田接続部に異常が見られないという結果が得られ
た。
導体ＩＣの周囲を覆ったものは１２０サイクルを超えて
も、半田接続部に異常が見られないという結果が得られ
た。
このように従来の方法による（１）に比べ、本発明を適
用した（２） （３）は、３倍以上に信頼性が向上し製
品に十分適用できることが確められた。
用した（２） （３）は、３倍以上に信頼性が向上し製
品に十分適用できることが確められた。
なお、本発明はチップキャリア型半導体ＩＣだけではな
くチップコンデンサーやチップ抵抗などのり＝ドレス電
子部品にも適用できることはいうまでもない。
くチップコンデンサーやチップ抵抗などのり＝ドレス電
子部品にも適用できることはいうまでもない。
また、第５図のように、チップキャリア型半導体ＩＣを
接着剤で覆うと、そのＩＣが不良であった場合、取り替
えができなくなるという問題があるが、これは接着剤の
被覆は半田付後であるので、製品については半田付後に
検査し、検査合格品にのみ接着剤被覆する工程によって
補われるので問題はなくなる。
接着剤で覆うと、そのＩＣが不良であった場合、取り替
えができなくなるという問題があるが、これは接着剤の
被覆は半田付後であるので、製品については半田付後に
検査し、検査合格品にのみ接着剤被覆する工程によって
補われるので問題はなくなる。
（発明の効果）
以上説明したように本発明の実装法によれば、チップキ
ャリア型半導体ＩＣを熱膨張係数の異る印刷配線板に半
田付けしても、半田接続部の信頼性を損うことが々いの
で熱膨張係数の等しいセラミック基板以外に、例えばガ
ラスエポキシ基板にも、このチップキャリア型半導体Ｉ
Ｃを実装で゛きるようになる。そのため従来のセラミッ
ク基板をこのガラスエポキシ基板に変更した場合印刷配
線板のコストダウンが可能とな９製品の重量を軽くでき
る。更に基板の面積が広くできるので、電子部品の高密
度実装が可能となる。
ャリア型半導体ＩＣを熱膨張係数の異る印刷配線板に半
田付けしても、半田接続部の信頼性を損うことが々いの
で熱膨張係数の等しいセラミック基板以外に、例えばガ
ラスエポキシ基板にも、このチップキャリア型半導体Ｉ
Ｃを実装で゛きるようになる。そのため従来のセラミッ
ク基板をこのガラスエポキシ基板に変更した場合印刷配
線板のコストダウンが可能とな９製品の重量を軽くでき
る。更に基板の面積が広くできるので、電子部品の高密
度実装が可能となる。
また高価なセラミック基板が使用でき々いため、半田接
続部の信頼性の点から従来、この高密度実装に適したチ
ップキャリア型半導体ＩＣを使えなかった製品も、本発
明によってその使用が可能となる。
続部の信頼性の点から従来、この高密度実装に適したチ
ップキャリア型半導体ＩＣを使えなかった製品も、本発
明によってその使用が可能となる。
更に本発明品１ｄ、絶縁性に優れた接着剤で外部接続端
子と導体・ぐターンが覆われるため塵埃等による端子間
の電気的短絡の危険がなくなり耐湿性が向上する。
子と導体・ぐターンが覆われるため塵埃等による端子間
の電気的短絡の危険がなくなり耐湿性が向上する。
それ以外に、本発明はチップキャリア型半導体ＩＣと印
刷配線板を半田付けした後に行うため従来の半田付は条
件を゛そのまま生かすことができ、捷た実施するのに必
要とするのは簡単な設備と、単純な工程だけであシ、何
時でも実施でき誰が行っても失敗しないという利点があ
る
刷配線板を半田付けした後に行うため従来の半田付は条
件を゛そのまま生かすことができ、捷た実施するのに必
要とするのは簡単な設備と、単純な工程だけであシ、何
時でも実施でき誰が行っても失敗しないという利点があ
る
第１図はチップキャリア型半導体ＩＣの斜視図、第２図
、第３図及び第４図は従来のチップキャリア型半導体Ｉ
Ｃと印刷配線板の半田接続後の断面図、第５図は本発明
の実施例の斜視図、第６図は、その断面図である。 ８・・・チップキヤリア星半導体ＩＣ，９・・・印刷配
線板、１０・・接続剤フィレット、１１・・・端子接続
部、１２・・・導体パターン。 特許出願人 沖電気工業株式会社 ４１ 手続補正書（鮭） １ 事件の表示 昭和、８年 特 許 願第１５３０５２号２ 発明の名
称 電子回路の実装方法 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号沖電気工業株式会社内 氏名（６８９２） 弁理士−鈴木敏明 電話 ５０１−３１１１（大代表） （１） 明細書第３頁第１５行目に「検討されていた。 」とあるのを「検討されていた。」と補正する。 （２） 同書第５頁第９行目から第１０行目に「絶縁性
溶着剤」とあるのを「絶縁性接着剤」と補正する。 （３）同書第９頁第１３行目に「１０・・接続剤フィレ
ット」とあるのを「１０・・・接着剤フィレット」と補
正する。 ４３
、第３図及び第４図は従来のチップキャリア型半導体Ｉ
Ｃと印刷配線板の半田接続後の断面図、第５図は本発明
の実施例の斜視図、第６図は、その断面図である。 ８・・・チップキヤリア星半導体ＩＣ，９・・・印刷配
線板、１０・・接続剤フィレット、１１・・・端子接続
部、１２・・・導体パターン。 特許出願人 沖電気工業株式会社 ４１ 手続補正書（鮭） １ 事件の表示 昭和、８年 特 許 願第１５３０５２号２ 発明の名
称 電子回路の実装方法 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号沖電気工業株式会社内 氏名（６８９２） 弁理士−鈴木敏明 電話 ５０１−３１１１（大代表） （１） 明細書第３頁第１５行目に「検討されていた。 」とあるのを「検討されていた。」と補正する。 （２） 同書第５頁第９行目から第１０行目に「絶縁性
溶着剤」とあるのを「絶縁性接着剤」と補正する。 （３）同書第９頁第１３行目に「１０・・接続剤フィレ
ット」とあるのを「１０・・・接着剤フィレット」と補
正する。 ４３
Claims (1)
- 【特許請求の範囲】 印刷配線板にリードレス電子部品を搭載する電子回路の
実装方法において、 印刷配線板にリードレス電子部品を半田接続後、前記リ
ードレス電子部品の周囲を熱硬化型等の絶縁性接着剤を
用いて均一に覆うことを特徴とする電子回路の実装方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15305283A JPS6046095A (ja) | 1983-08-24 | 1983-08-24 | 電子回路の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15305283A JPS6046095A (ja) | 1983-08-24 | 1983-08-24 | 電子回路の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046095A true JPS6046095A (ja) | 1985-03-12 |
Family
ID=15553921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15305283A Pending JPS6046095A (ja) | 1983-08-24 | 1983-08-24 | 電子回路の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046095A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106649A (ja) * | 1985-11-05 | 1987-05-18 | Hitachi Ltd | 半導体装置の実装方法 |
| JPH05235243A (ja) * | 1991-12-11 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | 電子パッケージアセンブリとその製造方法 |
| US5469333A (en) * | 1993-05-05 | 1995-11-21 | International Business Machines Corporation | Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5078863A (ja) * | 1973-11-16 | 1975-06-26 |
-
1983
- 1983-08-24 JP JP15305283A patent/JPS6046095A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5078863A (ja) * | 1973-11-16 | 1975-06-26 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106649A (ja) * | 1985-11-05 | 1987-05-18 | Hitachi Ltd | 半導体装置の実装方法 |
| JPH05235243A (ja) * | 1991-12-11 | 1993-09-10 | Internatl Business Mach Corp <Ibm> | 電子パッケージアセンブリとその製造方法 |
| US5414928A (en) * | 1991-12-11 | 1995-05-16 | International Business Machines Corporation | Method of making an electronic package assembly with protective encapsulant material |
| US5469333A (en) * | 1993-05-05 | 1995-11-21 | International Business Machines Corporation | Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827611A (en) | Compliant S-leads for chip carriers | |
| JP3294740B2 (ja) | 半導体装置 | |
| US5973932A (en) | Soldered component bonding in a printed circuit assembly | |
| US5641995A (en) | Attachment of ceramic chip carriers to printed circuit boards | |
| JP2001102732A (ja) | 印刷回路基板及びこの印刷回路基板のスクリーンプリントのためのマスク | |
| JPS6046095A (ja) | 電子回路の実装方法 | |
| JPS61138476A (ja) | ターミナルアセンブリ | |
| US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| US8481862B2 (en) | Low profile compliant leads | |
| JPH03798B2 (ja) | ||
| JPH08191128A (ja) | 電子装置 | |
| JPS6153852B2 (ja) | ||
| JPS6276588A (ja) | 混成集積回路装置 | |
| JPH0194696A (ja) | プリント配線板 | |
| JP2720819B2 (ja) | リードフレーム及びこれを用いた配線構造 | |
| JPH0666020U (ja) | 電子部品及びそれを用いた電子回路装置 | |
| JPH0590984U (ja) | 印刷回路基板 | |
| JPS5855673Y2 (ja) | 電子部品の取付装置 | |
| JPS6230718B2 (ja) | ||
| EP0092019A3 (en) | Improved semiconductor package | |
| JPH0125491Y2 (ja) | ||
| JPS5999787A (ja) | 厚膜配線基板 | |
| JPS629689A (ja) | 印刷抵抗体付き回路基板 | |
| JPS6384096A (ja) | 回路基板 | |
| JPS62193295A (ja) | チツプ部品の実装方法 |