JPH05235243A - 電子パッケージアセンブリとその製造方法 - Google Patents
電子パッケージアセンブリとその製造方法Info
- Publication number
- JPH05235243A JPH05235243A JP4300841A JP30084192A JPH05235243A JP H05235243 A JPH05235243 A JP H05235243A JP 4300841 A JP4300841 A JP 4300841A JP 30084192 A JP30084192 A JP 30084192A JP H05235243 A JPH05235243 A JP H05235243A
- Authority
- JP
- Japan
- Prior art keywords
- electronic package
- solder
- housing
- encapsulant
- package assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 電子パッケージアセンブリ技術を高めるこ
と。 【構成】 低プロファイルパッケージ１３が有機（例え
ば、エポキシ樹脂）基板（プリント回路板）１１にハン
ダ付けされており、このパッケージ１３の二つの対向側
３３、３４から突出している導電リード２１と、これら
のリード２１を実質的に被覆するハンダ５３とが、この
ハンダとリードとの結合を補強するために、封止材６１
によって実質的に被覆されている。
と。 【構成】 低プロファイルパッケージ１３が有機（例え
ば、エポキシ樹脂）基板（プリント回路板）１１にハン
ダ付けされており、このパッケージ１３の二つの対向側
３３、３４から突出している導電リード２１と、これら
のリード２１を実質的に被覆するハンダ５３とが、この
ハンダとリードとの結合を補強するために、封止材６１
によって実質的に被覆されている。
Description
【０００１】
【産業上の利用分野】本発明は、電子パッケージング構
造体、特に、情報処理システム（コンピュータ）内での
使用のためのこの種の構造体に関する。さらにより具体
的には、本発明は、電子パッケージがアセンブリの有機
基板（例えば、プリント回路板）の一つの上に表面実装
されているこの種のパッケージアセンブリに関する。
造体、特に、情報処理システム（コンピュータ）内での
使用のためのこの種の構造体に関する。さらにより具体
的には、本発明は、電子パッケージがアセンブリの有機
基板（例えば、プリント回路板）の一つの上に表面実装
されているこの種のパッケージアセンブリに関する。
【０００２】
【従来の技術】米国出願番号０７／４９３，１２５で
は、半導体デバイス（チップ）を有機基板に結合するた
めのハンダ相互結合構造が定義されており、そこでは、
その基板とデバイスの間のギャップが約５０ミクロンに
すぎない最大粒子サイズを有する熱硬化性バインダー又
は充填物（フィラー）を含む熱硬化性プレパラートを硬
化することによって得られる化合物が充填される。
は、半導体デバイス（チップ）を有機基板に結合するた
めのハンダ相互結合構造が定義されており、そこでは、
その基板とデバイスの間のギャップが約５０ミクロンに
すぎない最大粒子サイズを有する熱硬化性バインダー又
は充填物（フィラー）を含む熱硬化性プレパラートを硬
化することによって得られる化合物が充填される。
【０００３】米国出願番号０７／７８２，７０１では、
半導体デバイス（チップ）と有機基板との間に分配され
るためのエポキシ封止物質の使用について定義付けられ
ている。このアプリケーション（使用）おいては、封止
材の再生可能性は、（例えばリアクティブ（反応性）イ
オンエッチングによって）取り外し可能な層において、
エポキシと基板の間に不活性（パッシベーション）層を
提供することによって得られる。パリレーン（Parylen
e) と関連する化合物がパッシベーション層として使用
される。
半導体デバイス（チップ）と有機基板との間に分配され
るためのエポキシ封止物質の使用について定義付けられ
ている。このアプリケーション（使用）おいては、封止
材の再生可能性は、（例えばリアクティブ（反応性）イ
オンエッチングによって）取り外し可能な層において、
エポキシと基板の間に不活性（パッシベーション）層を
提供することによって得られる。パリレーン（Parylen
e) と関連する化合物がパッシベーション層として使用
される。
【０００４】上記の同時係属出願は共に本発明と同じ譲
渡人に譲渡される。上に表面実装された一つまたはそれ
以上の電子パッケージを有する種々の有機基板（例え
ば、エポキシ樹脂又は同様の物質から構成されているプ
リント回路板）を使用する電子パッケージアセンブリが
公知である。典型的には、この種の電子パッケージは、
内部に少なくとも一つの半導体デバイス（チップ）を有
する比較的平らなハウジング構成素子を含み、この半導
体デバイスは、このハウジングの指定された側から突出
している種々の導電リード（例えば、銅）に電気的結合
される。このような例は二重（デュアル）インラインパ
ッケージ（ＤＩＰ）として従来の技術において公知であ
る。この種のパッケージは、このタイプのパッケージア
センブリを使用する全体のシステムのために種々の機能
（例えば、メモリ、論理）を提供する。典型的には、こ
れらのパッケージから突出している導電リードは、有機
基板の上部表面上に回路を形成することもあるそれぞれ
の導体パッド（例えば、銅）等と電気的結合される。公
知であるように、種々のハンダ組成物質は、それぞれの
対のリードと導電体の間に個々の結合を提供するように
使用されることもある。
渡人に譲渡される。上に表面実装された一つまたはそれ
以上の電子パッケージを有する種々の有機基板（例え
ば、エポキシ樹脂又は同様の物質から構成されているプ
リント回路板）を使用する電子パッケージアセンブリが
公知である。典型的には、この種の電子パッケージは、
内部に少なくとも一つの半導体デバイス（チップ）を有
する比較的平らなハウジング構成素子を含み、この半導
体デバイスは、このハウジングの指定された側から突出
している種々の導電リード（例えば、銅）に電気的結合
される。このような例は二重（デュアル）インラインパ
ッケージ（ＤＩＰ）として従来の技術において公知であ
る。この種のパッケージは、このタイプのパッケージア
センブリを使用する全体のシステムのために種々の機能
（例えば、メモリ、論理）を提供する。典型的には、こ
れらのパッケージから突出している導電リードは、有機
基板の上部表面上に回路を形成することもあるそれぞれ
の導体パッド（例えば、銅）等と電気的結合される。公
知であるように、種々のハンダ組成物質は、それぞれの
対のリードと導電体の間に個々の結合を提供するように
使用されることもある。
【０００５】最近は、比較的薄い構造の絶縁ハウジング
を含む比較的低いプロファイルの電子パッケージが開発
されている。この種のパッケージは、薄くてかつ小型の
形状のパッケージを表すTSOPとして従来の技術で呼ばれ
る。薄いことから、この種のデバイスは、それぞれの有
機基板上の最低の高さを占めるとともに、さらに、公知
の技術（例えば、ハンダ）を使って、基板のそれぞれの
回路（例えば、導体パッド）に表面実装されることがさ
らに可能である。これらの比較的新しいニューパッケー
ジは、その半導体デバイスとしてメモリチップを含むこ
とが知られているが、所望されれば、他の機能（例え
ば、論理）を提供することもある。これらの最近開発さ
れたパッケージは、この種の機能を提供することができ
るとともに、コンパクトさと低プロファイルを確実と
し、これによって同じものを使った最終的な製品のスペ
ースを実質的に節約していることは重要である。
を含む比較的低いプロファイルの電子パッケージが開発
されている。この種のパッケージは、薄くてかつ小型の
形状のパッケージを表すTSOPとして従来の技術で呼ばれ
る。薄いことから、この種のデバイスは、それぞれの有
機基板上の最低の高さを占めるとともに、さらに、公知
の技術（例えば、ハンダ）を使って、基板のそれぞれの
回路（例えば、導体パッド）に表面実装されることがさ
らに可能である。これらの比較的新しいニューパッケー
ジは、その半導体デバイスとしてメモリチップを含むこ
とが知られているが、所望されれば、他の機能（例え
ば、論理）を提供することもある。これらの最近開発さ
れたパッケージは、この種の機能を提供することができ
るとともに、コンパクトさと低プロファイルを確実と
し、これによって同じものを使った最終的な製品のスペ
ースを実質的に節約していることは重要である。
【０００６】
【発明が解決しようとする課題】この種のパッケージが
比較的厚い形状（例えば、約０．０５０インチ（約０．
１２７ｃｍ）よりも大きい）の有機基板上に表面実装さ
れた時、比較的有効な応力がハンダ−リード結合部上に
載置され、この応力は、恐らくその結合に分離を生じな
がら、この種の結合に逆効果を与える。この結果生じる
分離は、リードとハンダの間に絶縁を生じることもあ
り、次いで、恐らくパッケージを部分的に作動不可能に
させる。この種の応力は、比較的厚い有機基板の熱膨張
係数と、種々の他の素子の膨張係数（例えば、導電リー
ド、ハンダ、及びパッケージハウジング）とにおける比
較的実質的な差の結果としてのパッケージ動作の期間に
生じる。この種の差は、より厚い有機基板（信号、電源
又は接地平面として機能する内部にいくつかの導電体層
を含む基板）が使用される時、一層顕著に現れる。より
厚い基板は、単一部材の内部の追加機能を提供するため
に、コンピュータ産業において頻繁に所望される。
比較的厚い形状（例えば、約０．０５０インチ（約０．
１２７ｃｍ）よりも大きい）の有機基板上に表面実装さ
れた時、比較的有効な応力がハンダ−リード結合部上に
載置され、この応力は、恐らくその結合に分離を生じな
がら、この種の結合に逆効果を与える。この結果生じる
分離は、リードとハンダの間に絶縁を生じることもあ
り、次いで、恐らくパッケージを部分的に作動不可能に
させる。この種の応力は、比較的厚い有機基板の熱膨張
係数と、種々の他の素子の膨張係数（例えば、導電リー
ド、ハンダ、及びパッケージハウジング）とにおける比
較的実質的な差の結果としてのパッケージ動作の期間に
生じる。この種の差は、より厚い有機基板（信号、電源
又は接地平面として機能する内部にいくつかの導電体層
を含む基板）が使用される時、一層顕著に現れる。より
厚い基板は、単一部材の内部の追加機能を提供するため
に、コンピュータ産業において頻繁に所望される。
【０００７】従って、有機基板上で効果的に使用される
べきTSOPの種類の基板、及び特に比較的厚い寸法の基板
のような電子パッケージの使用を許容する電子パッケー
ジアセンブリが、技術上重要な前進を成し遂げることが
確信されている。
べきTSOPの種類の基板、及び特に比較的厚い寸法の基板
のような電子パッケージの使用を許容する電子パッケー
ジアセンブリが、技術上重要な前進を成し遂げることが
確信されている。
【０００８】従って、本発明の第１の目的は、電子パッ
ケージアセンブリ技術を高めることにある。
ケージアセンブリ技術を高めることにある。
【０００９】本発明の他の目的は、上記の熱応力問題を
防止する電子パッケージアセンブリを提供することにあ
る。
防止する電子パッケージアセンブリを提供することにあ
る。
【００１０】本発明のさらなる目的は、比較的大きな寸
法で製造されることができるこの種のパッケージを提供
し、これによってそれに付随する幾つかの利点（例え
ば、低コスト）から利益を得ることにある。
法で製造されることができるこの種のパッケージを提供
し、これによってそれに付随する幾つかの利点（例え
ば、低コスト）から利益を得ることにある。
【００１１】
【課題を解決するための手段】本発明の一つの態様によ
れば、複数の導電体が表面上に位置された表面を上に含
む有機基板と、前記有機基板の前記表面上及び前記表面
より上のいづれかに位置し、かつ第１と第２の対向側を
含む細長い電気絶縁ハウジングを含む電子パッケージで
あって、前記第１と第２の対向側のそれぞれから複数の
導電リードが突出している電子パッケージと、前記導電
リードの一つと一つの導電体と対のそれぞれをを実質的
に被覆する複数の個々の分量のハンダと、前記電子パッ
ケージアセンブリ動作の間、前記導電リードと前記ハン
ダとの間の電気断線を実質的に阻止する、前記分量のハ
ンダ上に位置しかつ前記ハンダを実質的に被覆する封止
材とを備えている電子パッケージアセンブリが提供され
ている。
れば、複数の導電体が表面上に位置された表面を上に含
む有機基板と、前記有機基板の前記表面上及び前記表面
より上のいづれかに位置し、かつ第１と第２の対向側を
含む細長い電気絶縁ハウジングを含む電子パッケージで
あって、前記第１と第２の対向側のそれぞれから複数の
導電リードが突出している電子パッケージと、前記導電
リードの一つと一つの導電体と対のそれぞれをを実質的
に被覆する複数の個々の分量のハンダと、前記電子パッ
ケージアセンブリ動作の間、前記導電リードと前記ハン
ダとの間の電気断線を実質的に阻止する、前記分量のハ
ンダ上に位置しかつ前記ハンダを実質的に被覆する封止
材とを備えている電子パッケージアセンブリが提供され
ている。
【００１２】本発明の他の態様によれば、複数の導電体
が表面上に位置されている有機基板を提供するステップ
と、前記基板の前記表面上及び前記表面より上に第１と
第２の対向側を有する細長い電気絶縁ハウジングを有す
る電子パッケージを位置決めするステップであって、各
側が突出する複数の電気導電リードを備え、前記リード
は前記複数の導電体のそれぞれへ電気的に接続されるス
テップと、前記電気的接続された導電リードと電気導電
体とをある量のハンダで実質的に被覆するステップと電
子パッケージアセンブリの作動中、それぞれのリードと
ハンダとの断線を実質的に防止する封止材によって前記
ハンダを実質的に被覆するステップとを備えている電子
パッケージアセンブリ製造方法が提供されている。
が表面上に位置されている有機基板を提供するステップ
と、前記基板の前記表面上及び前記表面より上に第１と
第２の対向側を有する細長い電気絶縁ハウジングを有す
る電子パッケージを位置決めするステップであって、各
側が突出する複数の電気導電リードを備え、前記リード
は前記複数の導電体のそれぞれへ電気的に接続されるス
テップと、前記電気的接続された導電リードと電気導電
体とをある量のハンダで実質的に被覆するステップと電
子パッケージアセンブリの作動中、それぞれのリードと
ハンダとの断線を実質的に防止する封止材によって前記
ハンダを実質的に被覆するステップとを備えている電子
パッケージアセンブリ製造方法が提供されている。
【００１３】
【実施例】本発明がより良く理解されるために、種々の
目的、利点、及び可能性と共に、上記図面に関連して以
下の開示及び添付請求項を参照されたい。
目的、利点、及び可能性と共に、上記図面に関連して以
下の開示及び添付請求項を参照されたい。
【００１４】図１は、本発明の好ましい実施例による電
子パッケージアセンブリ１０の部分図である。パッケー
ジアセンブリ１０は、有機基板１１と、基板の回路１５
と電気的結合されるように基板１１上に位置決めされる
ために設計された電子パッケージ１３とを含む。回路１
５は、基板１１の上部表面１９上に位置する複数の導体
（導電体）１７として例示的に示されている。その二つ
の対向する側から突出している複数の導電リード２１を
含むパッケージ１３は、各導電リード２１が一つ以上の
導電体１７のそれぞれと接続されるべく、基板１１上に
位置決めされるように設計されていることが理解され
る。説明のために数個の導電体１７のみが図示されてい
る。各リードは、好適なランドセクション（図示されて
いない）を有するメッキされた貫通孔を含む基板１１を
構成することもある他の形状の導電体に接続されてもよ
いことがさらに理解される。この場合、当該メッキされ
た貫通孔（スルーホール）が種々の内部導電体（例：図
３に示されているような信号、電源、又は接地平面）と
電気的結合される。この種のメッキされた貫通孔、ラン
ド、及び他の導電体は、典型的には、完全導電体物質
（例：銅、クロム−銅−クロム等）から構成されてお
り、かつ技術上公知の方法により参照番号１９などの表
面上又は基板１１内に具備されており、従って、より詳
細に記述する必要はないと思われる。
子パッケージアセンブリ１０の部分図である。パッケー
ジアセンブリ１０は、有機基板１１と、基板の回路１５
と電気的結合されるように基板１１上に位置決めされる
ために設計された電子パッケージ１３とを含む。回路１
５は、基板１１の上部表面１９上に位置する複数の導体
（導電体）１７として例示的に示されている。その二つ
の対向する側から突出している複数の導電リード２１を
含むパッケージ１３は、各導電リード２１が一つ以上の
導電体１７のそれぞれと接続されるべく、基板１１上に
位置決めされるように設計されていることが理解され
る。説明のために数個の導電体１７のみが図示されてい
る。各リードは、好適なランドセクション（図示されて
いない）を有するメッキされた貫通孔を含む基板１１を
構成することもある他の形状の導電体に接続されてもよ
いことがさらに理解される。この場合、当該メッキされ
た貫通孔（スルーホール）が種々の内部導電体（例：図
３に示されているような信号、電源、又は接地平面）と
電気的結合される。この種のメッキされた貫通孔、ラン
ド、及び他の導電体は、典型的には、完全導電体物質
（例：銅、クロム−銅−クロム等）から構成されてお
り、かつ技術上公知の方法により参照番号１９などの表
面上又は基板１１内に具備されており、従って、より詳
細に記述する必要はないと思われる。
【００１５】有機基板１１は、その上部表面１９に位置
づけられた回路１５を有する、公知の組成物の誘電体物
質２５（図２〜図４参照）よりなる多層のプリント回路
板であるのが好ましい。この誘電体物質は、業界ではＦ
Ｒ−４物質と呼ばれるガラス繊維で補強されたエポキシ
樹脂であるのが好ましい。本発明の一つの実施例におい
て、基板１１は、基板の誘電体内に離間されて位置する
全部で約８個〜１０個の個々の導電体層を有しているこ
ともあり、これによって基板１１の最大動作能力を確実
とする。しかしながら、本発明はこの導電体層の数に限
定されず、他の数（それより多く又は少なく）の導電体
層が提供されてもよい。基板１１が比較的厚い構造
（例：上記の数個の導電体層を収容するために）のもの
であることは重要である。この比較的厚いという用語
は、約０．０５０インチ（約０．１２７ｃｍ）より大き
な厚さを有する有機基板を規定することを意味する。本
発明の一つの実施例では、基板１１は約０．０６２イン
チ（約０．１５７ｃｍ）の厚さを有している。しかしな
がら、本発明はこの種の厚さの基板のみによって限定さ
れるものではない。本明細書に定義付けられているプロ
セスでは、約０．０１５インチ（約０．０３８ｃｍ）ほ
どの小さな厚さを有する基板が有効に使用されている。
づけられた回路１５を有する、公知の組成物の誘電体物
質２５（図２〜図４参照）よりなる多層のプリント回路
板であるのが好ましい。この誘電体物質は、業界ではＦ
Ｒ−４物質と呼ばれるガラス繊維で補強されたエポキシ
樹脂であるのが好ましい。本発明の一つの実施例におい
て、基板１１は、基板の誘電体内に離間されて位置する
全部で約８個〜１０個の個々の導電体層を有しているこ
ともあり、これによって基板１１の最大動作能力を確実
とする。しかしながら、本発明はこの導電体層の数に限
定されず、他の数（それより多く又は少なく）の導電体
層が提供されてもよい。基板１１が比較的厚い構造
（例：上記の数個の導電体層を収容するために）のもの
であることは重要である。この比較的厚いという用語
は、約０．０５０インチ（約０．１２７ｃｍ）より大き
な厚さを有する有機基板を規定することを意味する。本
発明の一つの実施例では、基板１１は約０．０６２イン
チ（約０．１５７ｃｍ）の厚さを有している。しかしな
がら、本発明はこの種の厚さの基板のみによって限定さ
れるものではない。本明細書に定義付けられているプロ
セスでは、約０．０１５インチ（約０．０３８ｃｍ）ほ
どの小さな厚さを有する基板が有効に使用されている。
【００１６】パッケージ１３は、公知のプラスチック材
料からなる、細長い、電気的絶縁ハウジング３１を含
む。図１、２、及び４に示されているように、ハウジン
グ３１の形状は、全部で四つの側３３、３４、３５、及
び３６を有する、ほぼ矩形であるのが好ましい。本発明
の一つの実施例では、ハウジング３１は、約０．０７５
０インチ（約１．９０５ｃｍ）の長さ（図１では寸法
Ｌ）と、たかだか約０．３００インチ（約０．７６２ｃ
ｍ）の幅（図１では寸法Ｗ）とを所有している。これに
よって、ハウジング３１の長い方の側は参照番号３５と
３６によって示されているが、短い方は参照番号３３と
３４によって示されており、短い側の各々は、そこから
突出している複数の（例えば８個の）導電リード２１を
含む。本発明は、本明細書中に図示されているように、
二つの短い側から突出しているリードに限定されるもの
ではなく、リードが、短い側から全く突出せずに、この
種のパッケージに対して長い側３５と３６から突出する
こともある。或いは、パッケージハウジングの全ての四
つの側から突出してもよい。
料からなる、細長い、電気的絶縁ハウジング３１を含
む。図１、２、及び４に示されているように、ハウジン
グ３１の形状は、全部で四つの側３３、３４、３５、及
び３６を有する、ほぼ矩形であるのが好ましい。本発明
の一つの実施例では、ハウジング３１は、約０．０７５
０インチ（約１．９０５ｃｍ）の長さ（図１では寸法
Ｌ）と、たかだか約０．３００インチ（約０．７６２ｃ
ｍ）の幅（図１では寸法Ｗ）とを所有している。これに
よって、ハウジング３１の長い方の側は参照番号３５と
３６によって示されているが、短い方は参照番号３３と
３４によって示されており、短い側の各々は、そこから
突出している複数の（例えば８個の）導電リード２１を
含む。本発明は、本明細書中に図示されているように、
二つの短い側から突出しているリードに限定されるもの
ではなく、リードが、短い側から全く突出せずに、この
種のパッケージに対して長い側３５と３６から突出する
こともある。或いは、パッケージハウジングの全ての四
つの側から突出してもよい。
【００１７】ハウジング３１が、図３において寸法Ｔで
示される、約０．０３０インチ〜約０．０５０インチ
（約０．０７６ｃｍ〜約０．１２７ｃｍ）のみの厚さを
有していることはさらに重要である。さらに、ハウジン
グ３１は、表面１９上の回路１５から、約０．００１イ
ンチ〜約０．００３インチ（約０．００２５ｃｍ〜約
０．００７６ｃｍ）にすぎない極少の間隙（図３では寸
法Ｓで示されている）を隔てて位置決めされてもよい。
従って、この実施例では、この比較的平らな（フラッ
ト）パッケージが、基板１１の回路１５を含む上部表面
から、約０．０３３インチ〜約０．０５３インチ（約
０．０８４ｃｍ〜約０．１３５ｃｍ）にすぎない全体高
さを占めているのが見られる。小さな間隙は図３に示さ
れているが、本発明は、パッケージ１３のプラスチック
ハウジング３１が上部表面１９及び／又は回路１５に直
接載置されている（底部を付ける）アセンブリにも使用
可能である。
示される、約０．０３０インチ〜約０．０５０インチ
（約０．０７６ｃｍ〜約０．１２７ｃｍ）のみの厚さを
有していることはさらに重要である。さらに、ハウジン
グ３１は、表面１９上の回路１５から、約０．００１イ
ンチ〜約０．００３インチ（約０．００２５ｃｍ〜約
０．００７６ｃｍ）にすぎない極少の間隙（図３では寸
法Ｓで示されている）を隔てて位置決めされてもよい。
従って、この実施例では、この比較的平らな（フラッ
ト）パッケージが、基板１１の回路１５を含む上部表面
から、約０．０３３インチ〜約０．０５３インチ（約
０．０８４ｃｍ〜約０．１３５ｃｍ）にすぎない全体高
さを占めているのが見られる。小さな間隙は図３に示さ
れているが、本発明は、パッケージ１３のプラスチック
ハウジング３１が上部表面１９及び／又は回路１５に直
接載置されている（底部を付ける）アセンブリにも使用
可能である。
【００１８】四つの側３３、３４、３５、及び３６に加
えて、フラットパッケージハウジング３１は、比較的平
らな（プレーナ）上部表面３７及び下部表面３８のそれ
ぞれをも含む。
えて、フラットパッケージハウジング３１は、比較的平
らな（プレーナ）上部表面３７及び下部表面３８のそれ
ぞれをも含む。
【００１９】パッケージ１３は、プラスチックハウジン
グ３１内に位置する半導電体デバイス（チップ）をさら
に含む。半導電体デバイスは、図３において参照番号４
１によって仮想線で例示的に示されている。デバイス４
１は、図３に仮想線で示されているワイヤ４３等のワイ
ヤボンディングその他によって、それぞれの導電リード
２１（一つだけ図３に示されている）に電気的結合され
ているのが好ましい。デバイス４１及びワイヤ４３が、
例示の目的のためにのみ図３に示されているのであり、
図示されている位置、接続、又は関連したサイズに本発
明を限定するものではないことが理解されよう。この種
のパッケージにおいて、突出している導電リード２１の
各々が、リードフレーム又はその他（図示されていな
い）に内部的に結合され、かつ本明細書に示されている
ように、ハウジングのそれぞれの側から個々に突出して
いる。このように、これらのリードの各々は、基板１１
に位置決めされるように、パッケージハウジングから下
方に垂れ下がっているターミナルエンド５１を含む、特
に図３に示されている湾曲した形状のものであることが
好ましい。上記のように、各導電リード２１は基板１１
のそれぞれの導電体１７に電気的結合されるように設計
されている。本発明の各導電リード２１は好ましくは銅
製であり、かつ約０．０１０インチ（約０．０２５ｃ
ｍ）に過ぎない厚さを有しており、これらのリードは、
ハウジング３１のそれぞれの側（図３の参照番号３４）
から約０．０２５インチ（約０．０６４ｃｍ）の距離
（図３の寸法ＰＬ）だけ突出している。
グ３１内に位置する半導電体デバイス（チップ）をさら
に含む。半導電体デバイスは、図３において参照番号４
１によって仮想線で例示的に示されている。デバイス４
１は、図３に仮想線で示されているワイヤ４３等のワイ
ヤボンディングその他によって、それぞれの導電リード
２１（一つだけ図３に示されている）に電気的結合され
ているのが好ましい。デバイス４１及びワイヤ４３が、
例示の目的のためにのみ図３に示されているのであり、
図示されている位置、接続、又は関連したサイズに本発
明を限定するものではないことが理解されよう。この種
のパッケージにおいて、突出している導電リード２１の
各々が、リードフレーム又はその他（図示されていな
い）に内部的に結合され、かつ本明細書に示されている
ように、ハウジングのそれぞれの側から個々に突出して
いる。このように、これらのリードの各々は、基板１１
に位置決めされるように、パッケージハウジングから下
方に垂れ下がっているターミナルエンド５１を含む、特
に図３に示されている湾曲した形状のものであることが
好ましい。上記のように、各導電リード２１は基板１１
のそれぞれの導電体１７に電気的結合されるように設計
されている。本発明の各導電リード２１は好ましくは銅
製であり、かつ約０．０１０インチ（約０．０２５ｃ
ｍ）に過ぎない厚さを有しており、これらのリードは、
ハウジング３１のそれぞれの側（図３の参照番号３４）
から約０．０２５インチ（約０．０６４ｃｍ）の距離
（図３の寸法ＰＬ）だけ突出している。
【００２０】リード２１とそれぞれの導電体１７との間
の完全な電気的結合を確実とするために、ハンダ５３
が、リードと導電体との各対応対を実質的に被覆するよ
うに適用される。すなわち、単一の量のハンダが、一つ
のリードと、リード２１が電気的結合されるそれぞれの
導電体の少なくとも一部分とを実質的に被覆するように
塗布される。本発明の一つの実施例において、各量のハ
ンダは、６３：３７（スズ：鉛）から構成されており、
技術上公知である。一つだけの量（一ケ所）のハンダ５
３が図３に示されているが、追加の量（複数）のハンダ
が、導電体−リードの他の対の実施例を被覆するために
提供されるのが図面によって理解されよう。この種のハ
ンダは、明瞭化のために図１には示されていない。従っ
て、図１に示されている実施例において、合計１６個の
個々の量の（独立した）６３：３７のハンダが提供され
ることが理解されよう。好ましい形状において、ハンダ
５３が、パッケージ１３が基板１１上に位置決めされる
前に、それぞれの導電体１７の位置にペースト状に塗布
される。遮蔽（スクリーニング）動作が好ましくは使用
され、これに引き続いて各リード２１がそれぞれのハン
ダペースト位置に係合するように、パッケージが位置合
わせされる。次いで、パッケージと基板サブアセンブリ
が、加熱空気炉（ファーネス）内に配置されかつハンダ
ペーストをそれぞれのリードへリフローさせるように所
定の温度まで加熱され、結果的には、図３に概略的に示
されているようなハンダ形状となる。６３：３７（ス
ズ：鉛）のハンダを使った場合、リフローを生じさせる
ための好適温度は、約１８５℃であるのが好ましい。こ
の温度は、パッケージ又は基板構成成分に悪影響しない
ことが理解されよう。図３に示されているように、ハン
ダ５３のための形状は、ハンダが、ピン２１をほぼ全体
的に囲繞すると共に、このピン２１を実質的に被覆して
いるのを示していることが理解されよう。さらに、ハン
ダ５３が、基板１１上の導電体１７の少なくとも一部分
を被覆しているのが示されている。導電体１７がランド
又は同様の素子（基板１１内に延出しているメッキされ
た貫通孔に電気的結合されてもよい）の形状にあるなら
ば、ハンダ５３がこのランド導電体の必ずしも全てでは
ないとしても、大部分を被覆することが理解されよう。
の完全な電気的結合を確実とするために、ハンダ５３
が、リードと導電体との各対応対を実質的に被覆するよ
うに適用される。すなわち、単一の量のハンダが、一つ
のリードと、リード２１が電気的結合されるそれぞれの
導電体の少なくとも一部分とを実質的に被覆するように
塗布される。本発明の一つの実施例において、各量のハ
ンダは、６３：３７（スズ：鉛）から構成されており、
技術上公知である。一つだけの量（一ケ所）のハンダ５
３が図３に示されているが、追加の量（複数）のハンダ
が、導電体−リードの他の対の実施例を被覆するために
提供されるのが図面によって理解されよう。この種のハ
ンダは、明瞭化のために図１には示されていない。従っ
て、図１に示されている実施例において、合計１６個の
個々の量の（独立した）６３：３７のハンダが提供され
ることが理解されよう。好ましい形状において、ハンダ
５３が、パッケージ１３が基板１１上に位置決めされる
前に、それぞれの導電体１７の位置にペースト状に塗布
される。遮蔽（スクリーニング）動作が好ましくは使用
され、これに引き続いて各リード２１がそれぞれのハン
ダペースト位置に係合するように、パッケージが位置合
わせされる。次いで、パッケージと基板サブアセンブリ
が、加熱空気炉（ファーネス）内に配置されかつハンダ
ペーストをそれぞれのリードへリフローさせるように所
定の温度まで加熱され、結果的には、図３に概略的に示
されているようなハンダ形状となる。６３：３７（ス
ズ：鉛）のハンダを使った場合、リフローを生じさせる
ための好適温度は、約１８５℃であるのが好ましい。こ
の温度は、パッケージ又は基板構成成分に悪影響しない
ことが理解されよう。図３に示されているように、ハン
ダ５３のための形状は、ハンダが、ピン２１をほぼ全体
的に囲繞すると共に、このピン２１を実質的に被覆して
いるのを示していることが理解されよう。さらに、ハン
ダ５３が、基板１１上の導電体１７の少なくとも一部分
を被覆しているのが示されている。導電体１７がランド
又は同様の素子（基板１１内に延出しているメッキされ
た貫通孔に電気的結合されてもよい）の形状にあるなら
ば、ハンダ５３がこのランド導電体の必ずしも全てでは
ないとしても、大部分を被覆することが理解されよう。
【００２１】本発明の教示によれば、対向側３３及び３
４に当接し、かつ最も重要なこととして、ハンダ５３を
実質的に被覆するように、ハウジング３１の対向側３３
及び３４に、封止材６１が塗布される。図３に示されて
いるように、封止材６１は、対となったリードと導電体
との組み合わせごとに、ハンダ５３の全体（量）を実質
的に囲繞する。封止材６１は図１には示されていないが
（例示目的のため）、図２には示されている。封止材６
１は、上記のハンダリフロー（及び固化）段階に続いて
液状で塗布される。好ましい実施例において、封止材６
１は少なくとも一つのスポイトを使って分配される。封
止材のこの分配は、基板１１と基板上に位置するパッケ
ージ３１とを、所定の時間、前もって加熱した後に行わ
れるのが好ましい。特に、基板上の所定位置にハンダ付
けされたパッケージを有する基板は、約１時間から２時
間、約６５℃〜約８５℃の範囲まで（あ特定の実施例に
おいては７５℃まで）加熱されるが、この目的は、基板
１１の一部を構成する誘電体物質内に集まることもあ
る、あらゆる所望されない水分を除去することにある。
加熱空気炉は、好ましくは、この加熱を実行するために
使用される。引き続いて、封止材６１は、基板がこの前
加熱段階からの大部分の熱を保持している間に分配され
る。封止材の分配に引き続いて、載置されたパッケージ
及び封止材を有するボード（板）が、加熱空気炉内に位
置決めされかつ基板１１の誘電体物質のガラス遷移温度
にほぼ達するまで有効に加熱される。本発明の一つの実
施例において、温度は約１１０℃〜約１４０℃の範囲内
にあり、３時間から４時間の間、続いた。明確なよう
に、この加熱動作の前に塗布された封止材６１が、図３
に示されているように、所望される素子の回りを効果的
に流出しかつ所望される素子を効果的に被覆するように
液状で塗布された。
４に当接し、かつ最も重要なこととして、ハンダ５３を
実質的に被覆するように、ハウジング３１の対向側３３
及び３４に、封止材６１が塗布される。図３に示されて
いるように、封止材６１は、対となったリードと導電体
との組み合わせごとに、ハンダ５３の全体（量）を実質
的に囲繞する。封止材６１は図１には示されていないが
（例示目的のため）、図２には示されている。封止材６
１は、上記のハンダリフロー（及び固化）段階に続いて
液状で塗布される。好ましい実施例において、封止材６
１は少なくとも一つのスポイトを使って分配される。封
止材のこの分配は、基板１１と基板上に位置するパッケ
ージ３１とを、所定の時間、前もって加熱した後に行わ
れるのが好ましい。特に、基板上の所定位置にハンダ付
けされたパッケージを有する基板は、約１時間から２時
間、約６５℃〜約８５℃の範囲まで（あ特定の実施例に
おいては７５℃まで）加熱されるが、この目的は、基板
１１の一部を構成する誘電体物質内に集まることもあ
る、あらゆる所望されない水分を除去することにある。
加熱空気炉は、好ましくは、この加熱を実行するために
使用される。引き続いて、封止材６１は、基板がこの前
加熱段階からの大部分の熱を保持している間に分配され
る。封止材の分配に引き続いて、載置されたパッケージ
及び封止材を有するボード（板）が、加熱空気炉内に位
置決めされかつ基板１１の誘電体物質のガラス遷移温度
にほぼ達するまで有効に加熱される。本発明の一つの実
施例において、温度は約１１０℃〜約１４０℃の範囲内
にあり、３時間から４時間の間、続いた。明確なよう
に、この加熱動作の前に塗布された封止材６１が、図３
に示されているように、所望される素子の回りを効果的
に流出しかつ所望される素子を効果的に被覆するように
液状で塗布された。
【００２２】本発明に使用された好ましい封止材物質
は、ポリマ樹脂、特にエポキシである。例えば、この種
の封止材は、Dexter Corporation（Olean, New York ）
から入手可能であり、Hysol FP4510の商品名で販売され
ている。（Hysol は、DexterCorporation の登録商標で
ある）。この封止材は、本明細書に記述されているタイ
プのパッケージ構造に使用されるために所望される特徴
である、低粘度及び低応力を特徴とする、流動可能な液
体エポキシ材料である。適切に硬化された時、この種の
封止材は、（例えば、熱的サイクルの間）より強化され
た保護を確実とするように低熱膨張率と高いガラス遷移
率を提供する。Hysol FP4510は、約２５×１０-6インチ
／インチ／℃の線形熱膨張係数と、１５５℃のガラス遷
移温度とを有している。
は、ポリマ樹脂、特にエポキシである。例えば、この種
の封止材は、Dexter Corporation（Olean, New York ）
から入手可能であり、Hysol FP4510の商品名で販売され
ている。（Hysol は、DexterCorporation の登録商標で
ある）。この封止材は、本明細書に記述されているタイ
プのパッケージ構造に使用されるために所望される特徴
である、低粘度及び低応力を特徴とする、流動可能な液
体エポキシ材料である。適切に硬化された時、この種の
封止材は、（例えば、熱的サイクルの間）より強化され
た保護を確実とするように低熱膨張率と高いガラス遷移
率を提供する。Hysol FP4510は、約２５×１０-6インチ
／インチ／℃の線形熱膨張係数と、１５５℃のガラス遷
移温度とを有している。
【００２３】しかしながら本発明は、上記の封止材の使
用に限定されるものではなく、他の封止材も本発明で有
効に使用できる。この種の他の封止材の一つの例は、約
２５×１０-6インチ／インチ／℃の線形熱膨張係数と、
約１５０℃のガラス遷移温度とを有するHysol FP4322で
ある。
用に限定されるものではなく、他の封止材も本発明で有
効に使用できる。この種の他の封止材の一つの例は、約
２５×１０-6インチ／インチ／℃の線形熱膨張係数と、
約１５０℃のガラス遷移温度とを有するHysol FP4322で
ある。
【００２４】上記のタイプの封止材の、アセンブリ１０
上に指定された位置への使用が、この種のパッケージア
センブリ、特に上記の低プロファイル形状のアセンブ
リ、の作動寿命を有効に延命させるのに役立つことが見
つけられた。例えば、封止材が除外されているパッケー
ジアセンブリに対して、約２〜５倍の割合で作動寿命が
延びたことが示されている。この種の封止材は、この分
離がハンダとリード素子の間の結合を破壊し、次いで恐
らくパッケージアセンブリ１０の少なくとも一部を作動
不可能にするかもしれない、このハンダとリード素子の
間の分離を効率的にかつ実質的に防止するように、リー
ド−ハンダ結合を補強することを立証した。特に、この
封止材は、熱が基板と種々のパッケージ素子（例えば、
内部シリコンチップ）の両方によって発生されるパッケ
ージアセンブリ動作の期間、この種の保護を提供する。
上に指定された位置への使用が、この種のパッケージア
センブリ、特に上記の低プロファイル形状のアセンブ
リ、の作動寿命を有効に延命させるのに役立つことが見
つけられた。例えば、封止材が除外されているパッケー
ジアセンブリに対して、約２〜５倍の割合で作動寿命が
延びたことが示されている。この種の封止材は、この分
離がハンダとリード素子の間の結合を破壊し、次いで恐
らくパッケージアセンブリ１０の少なくとも一部を作動
不可能にするかもしれない、このハンダとリード素子の
間の分離を効率的にかつ実質的に防止するように、リー
ド−ハンダ結合を補強することを立証した。特に、この
封止材は、熱が基板と種々のパッケージ素子（例えば、
内部シリコンチップ）の両方によって発生されるパッケ
ージアセンブリ動作の期間、この種の保護を提供する。
【００２５】例えば、本発明の一つの実施例において使
用される種々の素子の熱膨張係数（ＣＴＥ）における有
意差を以下は説明している。
用される種々の素子の熱膨張係数（ＣＴＥ）における有
意差を以下は説明している。
【００２６】 ＣＴＥ（熱膨張係数） 素子 ×１０-6インチ／インチ／℃ 有機基板（ＦＲ−４） １７−２１ 導電リード（銅合金） ４５ プラスチックハウジングにケーシングされたチップ ７ ハンダ ２１ 封止材 ２５ 封止材物質６１によって可能とされるこの種の保護が得
られない場合、これらの実質的に異なる膨張係数はハン
ダとリードとの結合のクラッキング（割れ）又は同様の
変形を生じることもあり、結果的には、恐らくこの種の
クラッキングが絶縁の原因となるであろう。本発明に記
述されているように使用される、本明細書に定義付けら
れているタイプの封止材の使用によって、封止されてい
ないアセンブリと比較して延寿命を有する、大いに改善
されたパッケージアセンブリを結果的に生じるのであ
る。
られない場合、これらの実質的に異なる膨張係数はハン
ダとリードとの結合のクラッキング（割れ）又は同様の
変形を生じることもあり、結果的には、恐らくこの種の
クラッキングが絶縁の原因となるであろう。本発明に記
述されているように使用される、本明細書に定義付けら
れているタイプの封止材の使用によって、封止されてい
ないアセンブリと比較して延寿命を有する、大いに改善
されたパッケージアセンブリを結果的に生じるのであ
る。
【００２７】封止材６１がハウジング３１の側３４の下
部から僅かに離間されている（従って、両間に間隙を形
成している）のが図３に示されているが、これは本発明
を限定するものではない。すなわち、本明細書における
教示によれば、勿論、ハウジング３１が、図３に示され
ているような間隙分だけ離間されると仮定すると、ハウ
ジング３１の下部表面の一部又は全ての下方に封止材６
１を分配することも可能である。封止材のこの種の部分
的な位置決定は、図３に参照番号６３の仮想線によって
示されている。
部から僅かに離間されている（従って、両間に間隙を形
成している）のが図３に示されているが、これは本発明
を限定するものではない。すなわち、本明細書における
教示によれば、勿論、ハウジング３１が、図３に示され
ているような間隙分だけ離間されると仮定すると、ハウ
ジング３１の下部表面の一部又は全ての下方に封止材６
１を分配することも可能である。封止材のこの種の部分
的な位置決定は、図３に参照番号６３の仮想線によって
示されている。
【００２８】図４において、ハウジング３１の四つの全
ての側３３、３４、３５、及び３６が、その周りに位置
する封止材６１を有しているのが示されている。上記の
ように、これらの側のうちの二つ側（例：３３と３４）
だけが、その側から突出している導電リードを含む。し
かしながら、このパッケージハウジングのこの外周全体
の（四つの全ての側の）の回りへの封止材の追加が、上
記のリード−ハンダ結合をさらに一層増強（補強）させ
ることを立証することが決定された。動作期間、パッケ
ージのハウジングの線形膨張に対して作用する、硬化さ
れた封止材の能力のお陰で、この種の追加された補強力
が達成されると考えられる。頂部表面３７へ封止材を提
供する必要はないと決定されている。
ての側３３、３４、３５、及び３６が、その周りに位置
する封止材６１を有しているのが示されている。上記の
ように、これらの側のうちの二つ側（例：３３と３４）
だけが、その側から突出している導電リードを含む。し
かしながら、このパッケージハウジングのこの外周全体
の（四つの全ての側の）の回りへの封止材の追加が、上
記のリード−ハンダ結合をさらに一層増強（補強）させ
ることを立証することが決定された。動作期間、パッケ
ージのハウジングの線形膨張に対して作用する、硬化さ
れた封止材の能力のお陰で、この種の追加された補強力
が達成されると考えられる。頂部表面３７へ封止材を提
供する必要はないと決定されている。
【００２９】アセンブリのパッケージ素子とこのパッケ
ージが位置決めされる基板との間に形成される電気的結
合を強化するために、封止材が使用される、改良された
電子的パッケージアセンブリは、このようにして示され
かつ記述されてきた。上記のように、この種のパッケー
ジアセンブリは、保護されていないパッケージアセンブ
リ（封止材又は同様の物質を含まないアセンブリ）より
も実質的に大きな作動寿命を表している。本明細書に定
義付けられているパッケージアセンブリは、大量生産技
術を使って製造されることが可能であり、従って、その
利点から利益を得ることができる。本発明は、低プロフ
ァイルパッケージ（約０．０３０インチ〜〜約０．０５
０インチ（約０．０７６ｃｍ〜約０．１２７ｃｍ）の全
体高さを有するパッケージ）に関して定義付けられてい
るが、本発明における教示が、技術上周知である多数の
パッケージを含む、他のより高いプロファイルのパッケ
ージ構造にも容易に適用されることが理解されよう。
ージが位置決めされる基板との間に形成される電気的結
合を強化するために、封止材が使用される、改良された
電子的パッケージアセンブリは、このようにして示され
かつ記述されてきた。上記のように、この種のパッケー
ジアセンブリは、保護されていないパッケージアセンブ
リ（封止材又は同様の物質を含まないアセンブリ）より
も実質的に大きな作動寿命を表している。本明細書に定
義付けられているパッケージアセンブリは、大量生産技
術を使って製造されることが可能であり、従って、その
利点から利益を得ることができる。本発明は、低プロフ
ァイルパッケージ（約０．０３０インチ〜〜約０．０５
０インチ（約０．０７６ｃｍ〜約０．１２７ｃｍ）の全
体高さを有するパッケージ）に関して定義付けられてい
るが、本発明における教示が、技術上周知である多数の
パッケージを含む、他のより高いプロファイルのパッケ
ージ構造にも容易に適用されることが理解されよう。
【００３０】
【発明の効果】本発明は、電子パッケージアセンブリを
高めることを提供する。
高めることを提供する。
【図１】封止材が追加される前の、本発明の一つの実施
例による電子パッケージアセンブリの部分的斜視図であ
る。
例による電子パッケージアセンブリの部分的斜視図であ
る。
【図２】封止材の二つの対向側、及びこれらの側から突
出している導電リード（図示されていない）上に塗布さ
れている封止材を有する図１と同様の斜視図である。
出している導電リード（図示されていない）上に塗布さ
れている封止材を有する図１と同様の斜視図である。
【図３】これらの封止材から突出している導電リードに
かかって位置する封止材を有する本発明のパッケージの
四つの側のうちの一つを図示している図１及び図２の図
の断面でありかつ大きく拡大された部分的拡大図であ
る。
かかって位置する封止材を有する本発明のパッケージの
四つの側のうちの一つを図示している図１及び図２の図
の断面でありかつ大きく拡大された部分的拡大図であ
る。
【図４】本発明のパッケージハウジングの全周（四つの
側）の回りの封止材を示す、図１及び２における図と同
様の斜視図である。
側）の回りの封止材を示す、図１及び２における図と同
様の斜視図である。
１１ 有機基板 １３ パッケージ １５ 回路 １７ 導電体 １９ 上部表面 ２１ リード ２５ 誘電体物質 ３１ ハウジング ４３ ワイヤ ５３ ハンダ ６１ 封止材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイムズ ヴァーノン エラーソン アメリカ合衆国13760、ニューヨーク州エ ンディコット、アールディーナンバー２、 ボックス 440、ボスウェル ヒル ロー ド 374 (72)発明者 キシェン ナレイン カプア アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、インペリアル ウッズ ドライ ヴ 709 (72)発明者 ジャック マーリン マクリアリー アメリカ合衆国13732、ニューヨーク州ア パラチン、プレザント ビュー ドライヴ （番地なし) (72)発明者 アーヴィン （エヌエムエヌ） メミス アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、ブライアークリフ アヴェニュ ー 3136 (72)発明者 ジェラルド マイケル ヴェッテル アメリカ合衆国55963、ミネソタ州パイン アイランド、サウスウエスト、セカンド ストリート 225
Claims (9)
- 【請求項１】 複数の導電体が表面上に位置決めされた
有機基板と、 前記有機基板の前記表面上及び前記表面より上のいづれ
か一方に位置し、かつ第１と第２の対向側を含む細長い
電気絶縁ハウジングを有する電子パッケージであって、
前記第１と第２の対向側のそれぞれから突出している第
１と第２の複数の導電リードをさらに含んでおりかつ前
記基板の前記表面上の前記導電体のそれぞれの導電体と
電気的接続されている電子パッケージと、 前記複数の導電リードの一つと前記複数の導電体のそれ
ぞれの少なくとも一部分との電気的接続を間に提供する
ために、各々が両者を実質的に被覆する複数のハンダ
と、 前記電子パッケージアセンブリ動作の間、前記導電リー
ドと前記ハンダとの間の電気的断線を実質的に阻止す
る、前記複数のハンダ上に位置しかつ前記ハンダを実質
的に被覆する封止材とを備えている電子パッケージアセ
ンブリ。 - 【請求項２】 前記有機基板がエポキシ樹脂誘電体物質
を備えている請求項１に記載の電子パッケージアセンブ
リ。 - 【請求項３】 前記電気絶縁ハウジングが、その内部
に、前記ハウジングの前記側から突出している前記導電
リードのうちの選択された導電リードに電気的接続され
ている、少なくとも一つの半導体デバイスを含む請求項
１に記載の電子パッケージアセンブリ。 - 【請求項４】 前記封止材がポリマー樹脂である請求項
１に記載の電子パッケージアセンブリ。 - 【請求項５】 前記封止材が前記ハウジングと前記有機
基板の間の前記電子パッケージの前記ハウジングの少な
くとも一部分の下方にも位置している請求項１に記載の
電子パッケージアセンブリ。 - 【請求項６】 前記封止材が前記絶縁ハウジングの外周
全体のほぼ回りに位置している請求項１に記載の電子パ
ッケージアセンブリ。 - 【請求項７】 前記絶縁ハウジングが第３と第４の側を
さらに含んでいるほぼ矩形の形状のものであり、前記封
入材が、前記ハウジングを実質的に囲繞するように、前
記ハウジングの前記第１、前記第２、前記第３、前記第
４の側に沿って位置する請求項１に記載の電子パッケー
ジアセンブリ。 - 【請求項８】 複数の導電体が表面上に位置されている
有機基板を提供するステップと、 前記ハウジングが前記基板の前記表面上、及び前記表面
より上のいづれか一方に位置し、かつ前記導電リードが
前記基板の前記表面上の前記導電体のそれぞれの導電体
に電気的接続されるように、第１と第２の対向側と、前
記第１と前記第２の対向側のそれぞれから突出している
第１と第２の複数の導電リードとを含む、細長い電気絶
縁ハウジングを有する電子パッケージを位置決めするス
テップと、 前記リードとそれぞれの導体の間に電気的接続を提供す
るハンダによって、前記各導電リードとそれぞれの導電
体の少なくとも一部分とを実質的に被覆するステップと
封止材によって前記ハンダを実質的に被覆するステップ
とを備えている電子パッケージアセンブリ製造方法。 - 【請求項９】前記ハンダが遮蔽動作を使って塗布される
請求項８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80543591A | 1991-12-11 | 1991-12-11 | |
| US805435 | 1991-12-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235243A true JPH05235243A (ja) | 1993-09-10 |
| JP2522889B2 JP2522889B2 (ja) | 1996-08-07 |
Family
ID=25191568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4300841A Expired - Fee Related JP2522889B2 (ja) | 1991-12-11 | 1992-11-11 | 電子パッケ―ジアセンブリとその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5414928A (ja) |
| EP (1) | EP0546285B1 (ja) |
| JP (1) | JP2522889B2 (ja) |
| DE (1) | DE69220333D1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176071A (ja) * | 2010-02-24 | 2011-09-08 | Hitachi Automotive Systems Ltd | 電子制御モジュール |
| US8247107B2 (en) | 2008-03-31 | 2012-08-21 | Samsung Sdi Co., Ltd. | Battery pack |
| WO2017038343A1 (ja) * | 2015-09-02 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | 車載制御装置 |
| WO2020195104A1 (ja) * | 2019-03-27 | 2020-10-01 | 株式会社オートネットワーク技術研究所 | 回路基板及び、回路基板を含む電気接続箱の製造方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574629A (en) * | 1989-06-09 | 1996-11-12 | Sullivan; Kenneth W. | Solderless printed wiring devices |
| US5469333A (en) * | 1993-05-05 | 1995-11-21 | International Business Machines Corporation | Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads |
| US5787569A (en) * | 1996-02-21 | 1998-08-04 | Lucent Technologies Inc. | Encapsulated package for power magnetic devices and method of manufacture therefor |
| US5851311A (en) * | 1996-03-29 | 1998-12-22 | Sophia Systems Co., Ltd. | Polymerizable flux composition for encapsulating the solder in situ |
| US5689878A (en) * | 1996-04-17 | 1997-11-25 | Lucent Technologies Inc. | Method for protecting electronic circuit components |
| FR2753044B1 (fr) * | 1996-08-27 | 1998-10-30 | Siemens Automotive Sa | Procede d'assemblage de composants electroniques sur une carte de circuit imprime |
| US5808870A (en) * | 1996-10-02 | 1998-09-15 | Stmicroelectronics, Inc. | Plastic pin grid array package |
| US6403882B1 (en) * | 1997-06-30 | 2002-06-11 | International Business Machines Corporation | Protective cover plate for flip chip assembly backside |
| US6177726B1 (en) * | 1999-02-11 | 2001-01-23 | Philips Electronics North America Corporation | SiO2 wire bond insulation in semiconductor assemblies |
| US20020100165A1 (en) | 2000-02-14 | 2002-08-01 | Amkor Technology, Inc. | Method of forming an integrated circuit device package using a temporary substrate |
| US6247229B1 (en) * | 1999-08-25 | 2001-06-19 | Ankor Technology, Inc. | Method of forming an integrated circuit device package using a plastic tape as a base |
| US6319739B1 (en) * | 2000-04-06 | 2001-11-20 | Advanced Micro Devices, Inc. | Mold compound selection for TSOP post mold cure processing |
| GB2369250B (en) * | 2000-11-21 | 2004-06-16 | Hi Key Ltd | A method and apparatus for reinforcing a ribbon cable adjacent a joint to a PCB |
| US6974765B2 (en) * | 2001-09-27 | 2005-12-13 | Intel Corporation | Encapsulation of pin solder for maintaining accuracy in pin position |
| JP4498991B2 (ja) * | 2005-07-15 | 2010-07-07 | 新光電気工業株式会社 | 半導体装置及び電子装置 |
| US11152315B2 (en) * | 2019-10-15 | 2021-10-19 | Advanced Semiconductor Engineering, Inc. | Electronic device package and method for manufacturing the same |
| CN113613404A (zh) * | 2021-08-06 | 2021-11-05 | 环维电子(上海)有限公司 | 电子元件的热熔胶包裹保护方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046095A (ja) * | 1983-08-24 | 1985-03-12 | 沖電気工業株式会社 | 電子回路の実装方法 |
| JPH02129287U (ja) * | 1989-04-03 | 1990-10-24 | ||
| JPH0382095A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体ｉｃの接続方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4238528A (en) * | 1978-06-26 | 1980-12-09 | International Business Machines Corporation | Polyimide coating process and material |
| US4311267A (en) * | 1979-05-04 | 1982-01-19 | Gte Automatic Electric Laboratories, Inc. | Method of screening paste solder onto leaded hybrid substrates |
| CH660551GA3 (ja) * | 1982-12-27 | 1987-05-15 | ||
| US4604644A (en) * | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
| JPS6245138A (ja) * | 1985-08-23 | 1987-02-27 | Sony Corp | 電子部品装置の製法 |
| JPS62136865A (ja) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | モジユ−ル実装構造 |
| US4830922A (en) * | 1986-02-28 | 1989-05-16 | Sparrowhawk Bryan L | Removable controlled thickness conformal coating |
| JPS63143851A (ja) * | 1986-12-08 | 1988-06-16 | Nec Corp | 半導体装置 |
| JPS6472590A (en) * | 1987-09-14 | 1989-03-17 | Furukawa Electric Co Ltd | Method of mounting component of aluminum conductor circuit substrate |
| JPH02139465A (ja) * | 1988-11-16 | 1990-05-29 | Unitika Ltd | カーペットの二次基布用不織布 |
| US4999699A (en) * | 1990-03-14 | 1991-03-12 | International Business Machines Corporation | Solder interconnection structure and process for making |
-
1992
- 1992-10-19 DE DE69220333T patent/DE69220333D1/de not_active Expired - Lifetime
- 1992-10-19 EP EP92117863A patent/EP0546285B1/en not_active Expired - Lifetime
- 1992-11-11 JP JP4300841A patent/JP2522889B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-02 US US08/042,196 patent/US5414928A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046095A (ja) * | 1983-08-24 | 1985-03-12 | 沖電気工業株式会社 | 電子回路の実装方法 |
| JPH02129287U (ja) * | 1989-04-03 | 1990-10-24 | ||
| JPH0382095A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体ｉｃの接続方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8247107B2 (en) | 2008-03-31 | 2012-08-21 | Samsung Sdi Co., Ltd. | Battery pack |
| JP2011176071A (ja) * | 2010-02-24 | 2011-09-08 | Hitachi Automotive Systems Ltd | 電子制御モジュール |
| WO2017038343A1 (ja) * | 2015-09-02 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | 車載制御装置 |
| WO2020195104A1 (ja) * | 2019-03-27 | 2020-10-01 | 株式会社オートネットワーク技術研究所 | 回路基板及び、回路基板を含む電気接続箱の製造方法 |
| JP2020161694A (ja) * | 2019-03-27 | 2020-10-01 | 株式会社オートネットワーク技術研究所 | 回路基板及び、回路基板を含む電気接続箱の製造方法 |
| CN113544841A (zh) * | 2019-03-27 | 2021-10-22 | 株式会社自动网络技术研究所 | 电路基板及包含电路基板的电连接箱的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5414928A (en) | 1995-05-16 |
| JP2522889B2 (ja) | 1996-08-07 |
| EP0546285B1 (en) | 1997-06-11 |
| EP0546285A1 (en) | 1993-06-16 |
| DE69220333D1 (de) | 1997-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522889B2 (ja) | 電子パッケ―ジアセンブリとその製造方法 | |
| US5469333A (en) | Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads | |
| JP3084230B2 (ja) | ボール・グリッド・アレイ・パッケージ | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US7091064B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| US5107325A (en) | Structure and method of packaging a semiconductor device | |
| US5490324A (en) | Method of making integrated circuit package having multiple bonding tiers | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US4396936A (en) | Integrated circuit chip package with improved cooling means | |
| US7868466B2 (en) | Semiconductor device and method of manufacture thereof, circuit board and electronic instrument | |
| JP3121562B2 (ja) | フリップ・チップ・パッケージおよびその製法 | |
| US7378731B2 (en) | Heat spreader and package structure utilizing the same | |
| EP0553463B1 (en) | Electronic package with enhanced heat sinking and method of making same | |
| JP2002524858A (ja) | 電磁干渉シールド装置及び方法 | |
| US20070125833A1 (en) | Method for improved high current component interconnections | |
| US5834836A (en) | Multi-layer bottom lead package | |
| US5263245A (en) | Method of making an electronic package with enhanced heat sinking | |
| JP2915282B2 (ja) | プラスチックモールドした集積回路パッケージ | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| CA2017080C (en) | Semiconductor device package structure | |
| US6806581B2 (en) | Bonded anisotropic conductive film | |
| JP3502749B2 (ja) | 半導体装置 | |
| US20190131039A1 (en) | Positive temperature coefficient devices with oxygen barrier packages | |
| JPH1012810A (ja) | 半導体装置 | |
| JP2004363128A (ja) | ピン付樹脂製配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |