JPS6313337A - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JPS6313337A JPS6313337A JP61157376A JP15737686A JPS6313337A JP S6313337 A JPS6313337 A JP S6313337A JP 61157376 A JP61157376 A JP 61157376A JP 15737686 A JP15737686 A JP 15737686A JP S6313337 A JPS6313337 A JP S6313337A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- chip
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 239000000853 adhesive Substances 0.000 claims abstract description 12
- 230000001070 adhesive effect Effects 0.000 claims abstract description 12
- 239000012790 adhesive layer Substances 0.000 claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000005496 eutectics Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基体上の突起状バンブ電極を絶縁基板
上の配線導体の一部分に接続する半導体素子の実装方法
に関する。
上の配線導体の一部分に接続する半導体素子の実装方法
に関する。
半導体素子の実装を、リード線を用いないで半導体基体
上のバンブ電極を直接基板上の配線導体に融着するワイ
ヤレスボンディング方式によることは広く行われている
。第４．第５図はワイヤレスボンディング方式の代表的
な例を示し、第４図においては、基板４上の配線導体の
適当な位置にはんだ電極３１を設け、半導体チップ１の
はんだよりなるバンブ電極２１を第４図（δ）に示すよ
うに位置合わせし、接触させたのち、温度を上げてリフ
ローさせて第４図（ｂｌに示すように融着させ、はんだ
接続部９を形成する。第５図においては、基板４上の配
線導体の適当な位置にすず電極３２を設け、半導体チッ
プ１上の金バンプ電極２２を第Ｓ図＋ａｌに示すように
位置合わせし、接触させたのち、温度を上げて接触部に
合すず共晶８を形成する。しかしいずれも温度を上げる
必要があるので基板側の配線導体あるいは接続電極の材
料が限定され、しかも熱応力によるひずみ発生のため基
板材料の選定も制約されるという欠点があった。
上のバンブ電極を直接基板上の配線導体に融着するワイ
ヤレスボンディング方式によることは広く行われている
。第４．第５図はワイヤレスボンディング方式の代表的
な例を示し、第４図においては、基板４上の配線導体の
適当な位置にはんだ電極３１を設け、半導体チップ１の
はんだよりなるバンブ電極２１を第４図（δ）に示すよ
うに位置合わせし、接触させたのち、温度を上げてリフ
ローさせて第４図（ｂｌに示すように融着させ、はんだ
接続部９を形成する。第５図においては、基板４上の配
線導体の適当な位置にすず電極３２を設け、半導体チッ
プ１上の金バンプ電極２２を第Ｓ図＋ａｌに示すように
位置合わせし、接触させたのち、温度を上げて接触部に
合すず共晶８を形成する。しかしいずれも温度を上げる
必要があるので基板側の配線導体あるいは接続電極の材
料が限定され、しかも熱応力によるひずみ発生のため基
板材料の選定も制約されるという欠点があった。
本発明は、半導体素子が装着される基板の素子の半導体
基体上の突起状電極に対向する部位を取囲む領域に装着
後の素子の半導体基体面と基板面との間隔よりやや厚い
常温硬化接着剤層を被着したのち、突起状電極を基板上
の配線導体の一部分に加圧接触させ、接着剤を硬化させ
るもので、常温のもとて基板と半導体基体とは強固に接
着され、基体上の電極と配線導体とは加圧接触により確
実に接続されるので上記の目的が達成される。
基体上の突起状電極に対向する部位を取囲む領域に装着
後の素子の半導体基体面と基板面との間隔よりやや厚い
常温硬化接着剤層を被着したのち、突起状電極を基板上
の配線導体の一部分に加圧接触させ、接着剤を硬化させ
るもので、常温のもとて基板と半導体基体とは強固に接
着され、基体上の電極と配線導体とは加圧接触により確
実に接続されるので上記の目的が達成される。
第１図ないし第３図はそれぞれ本発明の実施例を示し、
第４図、第５図と共通の部分には同一の符号が付されて
いる。第１図においては、絶縁基板４の上の配線導体の
周囲に常温硬化接着剤を塗布して接着剤ＩＷ５を形成す
る０次いで第１図（ａｌに示すように半導体チップ１の
バンブ電極２を配線導体上の接続電極３に位置合わせす
る。このあと、第１図（ｂｌに示す通り、バンブ電極２
と接続電極３とが接触するようにチップ１を基板４に向
けて押しつける。その際接着剤層５の上面がチップ１の
周囲に密着するように、接着剤１５はチップの外周近く
に対向する位置に、そしてバンプｔｉ２と接続部ｆ！ｊ
３とを接触させたときのチップ１の下面と基板４の上面
との間隔よりやや厚い厚さに塗布しておく必要がある。 接着剤は常温硬化するので、第１図ｔｂ）に示す状１″
Ｌ′°半導体素子は基板１上に固定され、バンブ電極２
と接′１Ｉｔｉ極３とは加圧接触により接続される。接
着剤層５はチップ１と基板４との間の、空間を包囲し、
チップ表面への外気の侵入を防ぐのに役立つ、なお、接
着剤を接続電極３の上を含めて全面に塗布し、加圧によ
って接続２３上の接着剤を押しのけ、バンブ電極２を密
着させてもよい。 第２図は、半導体素子と基板との結合をさらに強固にす
るため、金属またはプラスチック等からなり、脚部が基
板の溝に嵌入する蓋体６を用いてチップ１の上から押さ
えつけた実施例である。 第３図は、接着剤ｒｉｓによる結合より強固にするため
、ゲル状のシリコーンゴム７によって被覆した実施例を
示す。
第４図、第５図と共通の部分には同一の符号が付されて
いる。第１図においては、絶縁基板４の上の配線導体の
周囲に常温硬化接着剤を塗布して接着剤ＩＷ５を形成す
る０次いで第１図（ａｌに示すように半導体チップ１の
バンブ電極２を配線導体上の接続電極３に位置合わせす
る。このあと、第１図（ｂｌに示す通り、バンブ電極２
と接続電極３とが接触するようにチップ１を基板４に向
けて押しつける。その際接着剤層５の上面がチップ１の
周囲に密着するように、接着剤１５はチップの外周近く
に対向する位置に、そしてバンプｔｉ２と接続部ｆ！ｊ
３とを接触させたときのチップ１の下面と基板４の上面
との間隔よりやや厚い厚さに塗布しておく必要がある。 接着剤は常温硬化するので、第１図ｔｂ）に示す状１″
Ｌ′°半導体素子は基板１上に固定され、バンブ電極２
と接′１Ｉｔｉ極３とは加圧接触により接続される。接
着剤層５はチップ１と基板４との間の、空間を包囲し、
チップ表面への外気の侵入を防ぐのに役立つ、なお、接
着剤を接続電極３の上を含めて全面に塗布し、加圧によ
って接続２３上の接着剤を押しのけ、バンブ電極２を密
着させてもよい。 第２図は、半導体素子と基板との結合をさらに強固にす
るため、金属またはプラスチック等からなり、脚部が基
板の溝に嵌入する蓋体６を用いてチップ１の上から押さ
えつけた実施例である。 第３図は、接着剤ｒｉｓによる結合より強固にするため
、ゲル状のシリコーンゴム７によって被覆した実施例を
示す。
本発明によれば、半導体基体の突起状電極と絶縁基板上
の配線導体との接続部を取囲む常温硬化接着剤層により
半導体基体と基板とを強固に結合し、突起状電極と配線
導体との接続を加圧接触で行うことにより、従来のはん
だリフロー、金すず共晶形成等の高温処理を必要としな
いので、熱応力のひずみを考慮した基板の材質の選択の
必要がなく、また接続が加圧接触で行われるので基板上
の配線導体、半導体基体上の電極金属の選択の自由度も
大いに増加するため、半導体素子の実装に対する新しい
技術として広い範囲への適用が期待される。
の配線導体との接続部を取囲む常温硬化接着剤層により
半導体基体と基板とを強固に結合し、突起状電極と配線
導体との接続を加圧接触で行うことにより、従来のはん
だリフロー、金すず共晶形成等の高温処理を必要としな
いので、熱応力のひずみを考慮した基板の材質の選択の
必要がなく、また接続が加圧接触で行われるので基板上
の配線導体、半導体基体上の電極金属の選択の自由度も
大いに増加するため、半導体素子の実装に対する新しい
技術として広い範囲への適用が期待される。
第１図は本発明の一実施例の実装工程を示す断面図、第
２図、第３図はそれぞさ異なる実施例によって実装され
た半導体素子を示す断面図、第４図、第５図は従来の実
装方法の二つの例の工程を示す断面図である。 １：半導体チップ、２：バンブ電極、３：接続電極、４
：基板、５：接着剤層。 ノ“゛′：′・ 憶Ａｙｔｎす山口 遁已 ｇ１１４図 １８５図
２図、第３図はそれぞさ異なる実施例によって実装され
た半導体素子を示す断面図、第４図、第５図は従来の実
装方法の二つの例の工程を示す断面図である。 １：半導体チップ、２：バンブ電極、３：接続電極、４
：基板、５：接着剤層。 ノ“゛′：′・ 憶Ａｙｔｎす山口 遁已 ｇ１１４図 １８５図
Claims (1)
- １）半導体基体上の突起状電極を絶縁基板上の配線導体
の一部分に接続して半導体素子を基板に装着するに際し
、基板の突起状電極に対向する部位を取囲む領域に装着
後の半導体基体面と基板面との間隔よりやや厚い常温硬
化接着剤層を被着したのち、突起状電極を基板上の配線
導体の一部分に加圧接触させ、接着剤を硬化させること
を特徴とする半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157376A JPS6313337A (ja) | 1986-07-04 | 1986-07-04 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157376A JPS6313337A (ja) | 1986-07-04 | 1986-07-04 | 半導体素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313337A true JPS6313337A (ja) | 1988-01-20 |
Family
ID=15648305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61157376A Pending JPS6313337A (ja) | 1986-07-04 | 1986-07-04 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313337A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121492A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | Ｔａｂテープ |
| JPH06204292A (ja) * | 1992-12-28 | 1994-07-22 | Rohm Co Ltd | 半導体装置 |
| DE10120029A1 (de) * | 2001-02-13 | 2002-08-29 | Pac Tech Gmbh | Presskontaktierung von Mikrochips |
| WO2007130110A1 (en) * | 2006-05-01 | 2007-11-15 | Vishay Intertechnology, Inc. | High precision capacitor with standoff |
| JP2020102713A (ja) * | 2018-12-20 | 2020-07-02 | 三安ジャパンテクノロジー株式会社 | 弾性波デバイスを含むモジュール |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621444B2 (ja) * | 1972-08-18 | 1981-05-19 | ||
| JPS578740B2 (ja) * | 1976-04-26 | 1982-02-18 | ||
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1986
- 1986-07-04 JP JP61157376A patent/JPS6313337A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621444B2 (ja) * | 1972-08-18 | 1981-05-19 | ||
| JPS578740B2 (ja) * | 1976-04-26 | 1982-02-18 | ||
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121492A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | Ｔａｂテープ |
| JPH06204292A (ja) * | 1992-12-28 | 1994-07-22 | Rohm Co Ltd | 半導体装置 |
| DE10120029A1 (de) * | 2001-02-13 | 2002-08-29 | Pac Tech Gmbh | Presskontaktierung von Mikrochips |
| WO2007130110A1 (en) * | 2006-05-01 | 2007-11-15 | Vishay Intertechnology, Inc. | High precision capacitor with standoff |
| US7426102B2 (en) | 2006-05-01 | 2008-09-16 | Vishay Intertechnology, Inc. | High precision capacitor with standoff |
| JP2020102713A (ja) * | 2018-12-20 | 2020-07-02 | 三安ジャパンテクノロジー株式会社 | 弾性波デバイスを含むモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020109216A1 (en) | Integrated electronic device and integration method | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| JPS58207645A (ja) | 半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| JPH0547988A (ja) | 半導体装置 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63107126A (ja) | 半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JP2001257305A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2526534B2 (ja) | 半導体装置の実装方法 | |
| JPS63107127A (ja) | 半導体装置 | |
| JPH11135549A (ja) | 半導体装置及びその製造方法 | |
| KR19980048271A (ko) | 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법 | |
| JPH02146752A (ja) | 半導体装置 | |
| JPH0228349A (ja) | 窒化アルミニウムパッケージおよびその製造方法 | |
| JPH07263487A (ja) | 半導体装置の製造方法 | |
| JPS59145534A (ja) | 半導体デバイスの封止方法 | |
| JPH11288951A (ja) | 半導体装置及びその製造方法 | |
| JPS6018938A (ja) | 半導体装置用ケ−ス | |
| JPS636848A (ja) | 半導体装置 |