KR19980048271A - 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법 - Google Patents

액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법 Download PDF

Info

Publication number
KR19980048271A
KR19980048271A KR1019960066833A KR19960066833A KR19980048271A KR 19980048271 A KR19980048271 A KR 19980048271A KR 1019960066833 A KR1019960066833 A KR 1019960066833A KR 19960066833 A KR19960066833 A KR 19960066833A KR 19980048271 A KR19980048271 A KR 19980048271A
Authority
KR
South Korea
Prior art keywords
lead
adhesive
semiconductor chip
chip package
chip
Prior art date
Application number
KR1019960066833A
Other languages
English (en)
Inventor
김병만
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960066833A priority Critical patent/KR19980048271A/ko
Publication of KR19980048271A publication Critical patent/KR19980048271A/ko

Links

Landscapes

  • Die Bonding (AREA)

Abstract

본 발명은 반도체 칩 상면에 리드를 접착하는 접착제를 액상의 접착제로 접착할 수 있는 리드 온 칩 패키지의 제조 방법을 제공하여 저가의 고신뢰성 리드 온 칩 패키지를 제공하는 것에 관한 것으로서, (a) 복수 개의 본딩 패드가 형성되어 있는 반도체 칩이 다이 본딩 장치에 장착되어 준비되는 단계; (b) 상기 반도체 칩 상면 소정의 영역에 시린지로 접착제를 도팅하는 단계; (c) 상기 도팅된 접착제 상면에 리드를 정렬시켜 접착시키는 단계; 및 (d) 상기 접착제를 경화시키는 단계; 을 포함하고 있는 것을 특징으로 하는 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법을 제공하여 저가의 고신뢰성 리드 온 칩 패키지를 제공한다.

Description

액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법
본 발명은 리드 온 칩(lead on chip) 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 칩 상면에 리드를 접착하는 접착제를 액상의 접착제로 접착할 수 있는 리드 온 칩 패키지의 제조 방법을 제공하여 저가의 고신뢰성 리드 온 칩 패키지를 제공하는 것에 관한 것이다.
반도체 칩 영역에 회로를 직접화하는 미세 기술 및 회로 소자 형성 기술이 발전하면서, 그 반도체 칩을 외부 환경으로부터 보호하기 위한 반도체 패키지 기술 또한 발전을 거듭하고 있다.
반도체 패키지의 종류 중 반도체 칩 상면 비활성 영역에 내부 리드를 접착제로 접착 고정시키고, 그 내부 리드와 반도체 칩의 본딩 패드간을 전기적으로 연결한 구조를 갖는 리드 온 칩 패키지는 소형화 및 신뢰성 측면에서 많은 장점(長點)을 보유하고 있다. 예컨대, 리드 프레임의 다이 패드에 접착제로 반도체 칩을 접착하는 구조를 갖지 않으므로 반도체 칩과 다이 패드 사이에서 발생하는 흡습(吸濕) 및 크랙(crack) 등의 불량 원인을 제거할 수 있고, 내부 리드가 직접 반도체 칩 상면에 접착됨으로써 전기적인 특성 및 소형화가 가능한 이점이 있었다.
이하, 도면을 참조하여 종래 기술에 의한 일반적인 리드 온 칩 패키지의 구조를 설명하기로 한다.
도 1은 종래 기술에 의한 일반적인 리드 온 칩 구조를 나타내는 단면도이다.
도 2는 종래 기술에 의한 반도체 칩 상면에 절연 테이프가 접착된 리드를 접착하는 모양을 개략적으로 나타내는 단면도이다.
도 3은 종래 기술에 의한 반도체 칩 상면에 접착 테이프로 리드가 접착된 모양을 개략적으로 나타내는 사시도이다.
반도체 칩(10) 상면 중앙 부분에 복수 개의 본딩 패드(12)가 형성되어 있고, 그 반도체 칩(10) 상면 비활성 영역에 전기 절연성 접착 테이프(20)로 리드들(40)이 접착 고정되어 있는 모양을 나타내고 있다. 그리고, 그 리드들(40)과 대응되는 본딩 패드들(12)이 와이어(30)로 전기적으로 연결되어 있고, 성형 수지(50)가 상기 반도체 칩(10), 와이어(30) 및 전기적 연결 부위를 봉지하고 있다.
이는 리드 온 칩 구조를 갖는 반도체 패키지의 대표적인 예이며, 상기 접착 테이프는 양면 접착성의 폴리이미드(polyimide) 재질이고, 반도체 칩 상면에 접착시킨 다음 리드를 접착하는 방법이 있고, 리드의 하면에 그 폴리이미드 테이프를 접착시킨 다음 반도체 칩 상면에 리드를 접착하는 방법이 있다.
도 2는 리드와 반도체 칩을 접착시키는 다이 본딩(die bonding) 공정을 나타내는 것으로서, 다이 본딩을 진행하기 위하여 반도체 칩(10)이 히트 블록(90)에 형성되어 있는 진공 고정 수단(도면에 도시 안됨)으로 고정되어 있고, 테이프(20)가 리드(20) 하면 소정 영역에 접착되어 있고, 그 리드(40)가 반도체 칩(10) 상면에 정렬되어 있는 모양을 나타내고 있다.
상기 테이프는 전기 절연성이 우수한 양면 접착용 폴리이미드 테이프이고, 다이 본딩 장치는 일반적으로 반도체 패키지 공정에서 사용되고 있는 다이 본딩 장치이다. 그리고, 반도체 칩 상면에 도 2와 같이 리드가 정렬되면, 그 리드 상부면에 고정되어 있는 가압 수단(도면에 도시되지 않음 : 이는 일반적인 공지 기술이므로 도면에 도시하지 않았다)이 내려와 리드를 반도체 칩 상면에 접착하게 된다.
상기 접착 테이프를 리드의 일정한 영역에 형성하기 위하여 테이프 접착 공정이 필요하고, 그 테이프의 크기를 알맞은 형태로 가공하여 일정한 면에만 부착하여야 한다.
도 3은 반도체 칩(10) 상면에 테이프(20)로 리드들(40)이 접착 고정된 모양을 나타내고 있다. 이는 리드 온 칩 패키지를 구현하기 위한 가장 기본적인 형태이다.
그러나, 이와 같은 리드 온 칩 패키지의 구조에서 가장 문제가 되는 것은 접착 테이프이며, 폴리이미드 양면 접착 테이프는 원가가 높아 리드 온 칩 패키지의 가장 큰 가격 상승 요인으로 작용하고 있다. 또한, 상기 폴리이미드 테이프는 흡습 특성 및 열적변화 특성이 약하다는 단점을 갖고 있으며, 그 테이프를 리드의 하면에 접착시키거나 반도체 칩 상면 소정의 영역에 접착시키기 위하여 그 테이프를 정렬 및 절단하는 공정이 추가되는 단점이 있다.
본 발명의 목적은 리드 온 칩 패키지의 접착 테이프가 갖고 있는 단점인 원가 상승 요인, 흡습 특성, 열적변화에 약한 단점들을 극복하고, 액상의 접착제를 적용할 수 있고 기존의 장비로 리드 온 칩 패키지를 제조할 수 있는 방법을 제공하여 리드 온 칩 패키지의 가격 경쟁력 및 신뢰성을 향상시키는 제조 방법을 제공하는데 있다.
도 1은 종래 기술에 의한 일반적인 리드 온 칩 구조를 나타내는 단면도.
도 2는 종래 기술에 의한 반도체 칩 상면에 절연 테이프가 접착된 리드를 접착하는 모양을 개략적으로 나타내는 단면도.
도 3은 종래 기술에 의한 반도체 칩 상면에 접착 테이프로 리드가 접착된 모양을 개략적으로 나타내는 사시도.
도 4는 본 발명에 의한 반도체 칩 상면에 액상 접착제를 도포하는 모양을 개략적으로 나타내는 사시도.
도 5는 도 4의 Ⅰ-Ⅰ선을 따라 자른 단면도.
도 6은 반도체 칩 상면에 도포된 액상 수지에 리드를 접착하는 모양을 개략적으로 나타내는 단면도.
도 7은 반도체 칩 상면에 액상 접착제로 리드가 접착된 모양을 나타내는 단면도.
도 8은 도 7의 평면도.
도면의 주요 부호에 대한 설명
10 : 반도체 칩 12 : 본딩 패드
20 : 테이프 30 : 본딩 와이어
40 : 리드 50 : 성형 수지
60 : 접착제 70 : 시린지
80 : 푸쉬 툴 90 : 히터 블록
상기 목적을 달성하기 위하여 (a) 복수 개의 본딩 패드가 형성되어 있는 반도체 칩이 다이 본딩 장치에 장착되어 준비되는 단계; (b) 상기 반도체 칩 상면 소정의 영역에 시린지로 접착제를 도팅하는 단계; (c) 상기 도팅된 접착제 상면에 리드를 정렬시켜 접착시키는 단계; 및 (d) 상기 접착제를 경화시키는 단계; 을 포함하고 있는 것을 특징으로 하는 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법을 제공한다.
이하, 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 4는 본 발명에 의한 반도체 칩 상면에 액상 접착제를 도포하는 모양을 개략적으로 나타내는 사시도이다.
도 5는 도 4의 Ⅰ-Ⅰ선을 따라 자른 단면도이다.
도 6은 반도체 칩 상면에 도포된 액상 수지에 리드를 접착하는 모양을 개략적으로 나타내는 단면도이다.
도 7은 반도체 칩 상면에 액상 접착제로 리드가 접착된 모양을 나타내는 단면도이다.
도 8은 도 7의 평면도이다.
먼저, 도 4는 반도체 칩(10) 상면 중앙 부분에 복수 개의 본딩 패드(12)가 형성되어 있고, 그 반도체 칩(10) 상면 리드들이 접착될 위치에 시린지(70)가 액상의 접착제(60)를 도팅(dotting)하는 모양을 개략적으로 나타내고 있다.
상기 시린지는 반도체 패키지 공정에서 액상의 접착제를 도팅하는 장치이며, 주로 리드 프레임의 다이 패드에 에폭시 계열의 접착제를 도팅하는 장치로 사용되고 있다. 그리고, 상기 접착제는 액상 형태의 전기 절연성 에폭시(epoxy) 접착제이며, 이 접착제는 전기 절연성 및 열 적 특성이 우수하고 가격이 저렴하다.
도 5는 반도체 칩(10) 상면에 본딩 패드(12)가 노출되도록 액상의 접착제(60)가 도팅되어 있는 모양을 나타내고 있다. 상기 액상의 접착제를 반도체 칩 상면에 일정한 양을 도팅하여 추후 진행될 리드 접착시 리드가 반도체 칩 상면과 접착되지 않도록 한다.
도 6은 반도체 칩(10) 상면에 액상의 접착제(60)가 도팅되어 있고, 그 접착제(60)와 일치하도록 리드들(40)을 정렬한 다음 그 리드들(40)의 상부면에서 푸쉬 툴(push tool)(80)을 이용하여 열압착하는 방법으로 다이 본딩 공정을 진행하는 모양을 개략적으로 나타내고 있다.
도 7은 반도체 칩(10) 상면 소정의 영역에 리드(40)가 액상의 접착제(60)로 접착된 모양을 나타내고 있다.
도 8은 도 7의 평면도로 반도체 칩(10) 상면 본딩 패드들(12)과 대응되는 위치에 리드들(40)이 액상의 접착제(60)로 접착 고정되어 있는 모양을 개략적으로 나타내고 있다.
충분한 양으로 액상의 접착제를 반도체 칩 상면 리드가 접착될 영역에 도팅하여 리드가 반도체 칩 상면과 접착하지 않도록 하고, 그후 열경화 공정을 진행하여 액상의 접착제를 경화시킨다.
이는 종래 기술에 의한 접착제 도포후 열경화 공정을 진행하는 것과 유사한 방법을 적용하여 이룰 수 있으며, 액상의 접착제가 경화되면 접착 강도 및 기계적인 스트레스(stress)에 견디는 힘이 향상된다.
즉, 액상의 접착제를 반도체 칩 상면 리드들이 접착될 위치에 도팅하고, 다이 본딩 장치로 리드를 반도체 칩 상면에 형성된 접착제와 접착시킨 다음 열경화 공정을 진행하여 액상의 접착제를 경화시킨다. 그리고, 그 이후의 반도체 패키지 제조 공정은 일반적인 리드 온 칩 패키지 공정을 진행하여 리드 온 칩 패키지를 완성한다.
따라서, 본 발명에 의한 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법은 고가의 폴리이미드 테이프를 사용하지 않으므로 저가의 리드 온 칩 패키지를 구현할 수 있으며, 리드 온 칩 패키지의 제조 공정이 단순화되는 이점이 있다.

Claims (2)

  1. (a) 복수 개의 본딩 패드가 형성되어 있는 반도체 칩이 다이 본딩 장치에 장착되어 준비되는 단계;
    (b) 상기 반도체 칩 상면 소정의 영역에 시린지로 접착제를 도팅하는 단계;
    (c) 상기 도팅된 접착제 상면에 리드를 정렬시켜 접착시키는 단계; 및
    (d) 상기 접착제를 경화시키는 단계;
    를 포함하고 있는 것을 특징으로 하는 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법.
  2. 제 1항에 있어서, 상기 접착제가 액상의 에폭시 접착제인 것을 특징으로 하는 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법.
KR1019960066833A 1996-12-17 1996-12-17 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법 KR19980048271A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960066833A KR19980048271A (ko) 1996-12-17 1996-12-17 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066833A KR19980048271A (ko) 1996-12-17 1996-12-17 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR19980048271A true KR19980048271A (ko) 1998-09-15

Family

ID=66444230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066833A KR19980048271A (ko) 1996-12-17 1996-12-17 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR19980048271A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414303B2 (en) 2004-03-23 2008-08-19 Samsung Electronics Co., Ltd. Lead on chip semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414303B2 (en) 2004-03-23 2008-08-19 Samsung Electronics Co., Ltd. Lead on chip semiconductor package

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US20020109216A1 (en) Integrated electronic device and integration method
JPS58207645A (ja) 半導体装置
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
KR19980048271A (ko) 액상 접착제를 이용한 리드 온 칩 패키지의 제조 방법
JPH02125454A (ja) 樹脂封止型半導体装置
KR100220709B1 (ko) 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
JPS6313337A (ja) 半導体素子の実装方法
JP2902497B2 (ja) 混成集積回路基板の製造方法
JPS5817646A (ja) 半導体装置の製造方法
JPH06334070A (ja) 混成集積回路装置
KR100203935B1 (ko) 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
JPH06163746A (ja) 混成集積回路装置
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
KR100308899B1 (ko) 반도체패키지및그제조방법
JP2570123B2 (ja) 半導体装置及びその製造方法
JPS61216438A (ja) 封止された電子部品の製造方法
JPH04252041A (ja) 混成集積回路の製造方法
JPS61240664A (ja) 半導体装置
KR940007537B1 (ko) 시트형 반도체 패키지 및 그 제조방법
JP3298627B2 (ja) 半導体装置と接続用はんだボール基部補強方法
JPH0737921A (ja) 半導体装置
JPS59145534A (ja) 半導体デバイスの封止方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination