KR100220709B1 - 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 - Google Patents

액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 Download PDF

Info

Publication number
KR100220709B1
KR100220709B1 KR1019970008646A KR19970008646A KR100220709B1 KR 100220709 B1 KR100220709 B1 KR 100220709B1 KR 1019970008646 A KR1019970008646 A KR 1019970008646A KR 19970008646 A KR19970008646 A KR 19970008646A KR 100220709 B1 KR100220709 B1 KR 100220709B1
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor chip
lead
lead frame
chip
Prior art date
Application number
KR1019970008646A
Other languages
English (en)
Other versions
KR19980073406A (ko
Inventor
김신
김병만
최일흥
방정호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970008646A priority Critical patent/KR100220709B1/ko
Priority to JP10028544A priority patent/JPH10256282A/ja
Priority to US09/035,965 priority patent/US6183589B1/en
Publication of KR19980073406A publication Critical patent/KR19980073406A/ko
Application granted granted Critical
Publication of KR100220709B1 publication Critical patent/KR100220709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 이용하여 반도체 칩과 리드 프레임 간의 물리적 접착을 구현하는 리드-온-칩형 반도체 칩 패키지에 관한 것이다. 복수개의 리드들이 반도체 칩의 활성면 상부에 부착되는 종래의 리드-온-칩형 패키지는 반도체 칩과 내부 리드 간의 물리적 접착이 3층 구조의 접착 테이프에 의하여 이루어지기 때문에 신뢰성 측면에서 여러 가지 문제점이 발생한다. 따라서 본 발명은 이러한 문제점을 해결하기 위하여, 소정의 점도를 갖는 액상의 접착제를 리드의 하부면에 도포하고, 리드 프레임과 반도체 칩을 열압착함으로써 단일층의 접착층을 형성하는 것이다. 접착제를 리드 하부면에 도포하는 방법은, 이송 중에 있는 리드 프레임의 하부에 위치하고 접착제 배출구를 갖는 접착제 도포 장치로서 구현할 수 있다.

Description

액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(LOC)형 반도체 칩 패키지
본 발명은 리드-온-칩(LOC)형 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 이용하여 반도체 칩과 리드 프레임 간의 물리적 접착을 구현하는 리드-온-칩형 반도체 칩 패키지에 관한 것이다.
오늘날 반도체 산업에 있어서, 반도체 집적회로 소자의 집적도가 증가함에 따라 반도체 칩의 크기는 점점 증가하는 반면, 반도체 칩을 수용하고 외부 시스템에 실장되는 패키지(package)의 크기는 점점 감소하고 있다. 이러한 패키지 크기의 감소에 대한 요구에 부응하여 많은 패키징(packaging) 기술이 개발되고 있는데, 그 중의 하나가 리드-온-칩(lead-on-chip; LOC)형 반도체 칩 패키지이다. 이 리드-온-칩형 반도체 칩 패키지는 복수개의 리드들이 반도체 칩의 활성면(active surface) 상부에 배치되고 부착되기 때문에 '리드-온-칩'이라 불린다.
통상적인 반도체 칩 패키지의 리드 프레임(lead frame)은 반도체 칩이 실장되기 위한 칩 패드(chip pad, 또는 다이 패드(die pad))를 구비하고 있고 리드(lead)들이 칩 패드 주위에 배치되는데 반하여, 리드-온-칩형 반도체 칩 패키지의 리드 프레임은 전술한 바와 같이 반도체 칩이 직접 리드에 부착되기 때문에 칩 패드가 필요없다. 따라서 패키지 내부에 수용 가능한 반도체 칩의 크기가 상대적으로 증가하는 이점이 있다. 또한 리드 프레임의 설계 자유도가 증가될 뿐만 아니라, 반도체 패키지 소자의 특성이 향상되는 이점도 있다.
일반적인 리드-온-칩형 반도체 칩 패키지에 관하여 도면을 참조하여 설명하면 다음과 같다. 도 1은 종래 기술에 따른 리드-온-칩형 반도체 칩 패키지(100)의 실시예를 나타내는 단면도이며, 도 2는 도 1에 도시된 리드-온-칩형 반도체 칩 패키지(100)의 반도체 칩(10), 리드 프레임(20), 접착 테이프(30)의 관계를 보여주기 위한 분해 사시도이다.
도 1과 도 2를 참조하면, 종래의 리드-온-칩형 반도체 칩 패키지(100)는 리드 프레임(20)의 내부 리드들(22)이 반도체 칩(10)의 활성면(12)에 부착되는 구조를 갖는다. 반도체 칩(10)과 리드 프레임(20) 상호간의 물리적 접착은 접착 테이프(30)를 이용하여 구현되고, 전기적 접속은 금속 세선(40; 또는 본딩 와이어(bonding wire))에 의하여 이루어진다.
반도체 칩(10)의 활성면(12) 중앙부에는 전극 패드들(14; electrode pad)이 형성되어 있으며, 리드 프레임(20)의 내부 리드들(22)은 전극 패드들(14)이 외부로 노출되도록 양쪽으로 이격되어 있어서 전극 패드들(14)과 내부 리드들(22)이 각각 금속 세선(40)에 의하여 전기적으로 접속을 이룰 수 있다. 그리고 내부 리드(22)는 전극 패드(14)까지 최대한 근접될 수 있기 때문에, 금속 세선(40)의 길이가 최소화되며 전기적 특성이 향상된다. 리드 프레임(20)의 각 리드들(22, 24)은 댐 바(26; dam bar)를 기준으로 각각 내부 리드(22)와 외부 리드(24)로 구분되며, 외부 리드들(24)은 외부 회로 기판(도시되지 않음)과의 물리적 접착 및 전기적 접속을 담당한다.
도 2에 도시된 댐 바(26)는 리드 프레임(20)에 기계적인 강도를 제공할 뿐만 아니라, 봉지 공정시에 봉지 수지(encapsulation resin)의 흐름을 방지하는 역할도 한다. 즉, 댐 바(26)로서 구획지어진 내부 영역이 패키지 몸체(50)가 형성되는 영역이다. 이 댐 바(26)는 봉지 공정이 완료된 후 제거되기 때문에, 도 1의 패키지(100)에는 나타나 있지 않다. 타이 바(28; tie bar)는 후술하는 봉지 수지로 형성된 패키지 몸체(50)와의 결합력을 증가시키기 위하여 쓰이기도 하고, 반도체 칩(10)에 안정적인 전원 공급을 위한 버스 바(도시되지 않음, bus bar)의 형성을 위해서 쓰이기도 한다.
접착 테이프(30)는 대개 세 개의 층으로 이루어진다. 즉, 폴리이미드(polyimide)와 같은 베이스 필름(32; base film)의 양면에 각각 열가소성 에폭시(thermoplastic epoxy)와 같은 접착 물질(34)이 도포된 구조이다.
패키지 몸체(50)는 반도체 칩(10)과 내부 리드들(22) 및 금속 세선들(40)을 외부의 오염으로부터 보호하기 위하여, 에폭시 수지(epoxy resin)와 같은 봉지수지로 봉지함으로써 형성된다.
이상 설명한 바와 같은 구조를 갖는 리드-온-칩형 패키지(100)는 다음과 같은 제조 공정을 거쳐 얻어진다. 먼저, 리드 프레임(20)이 준비되며, 그 리드 프레임(20)의 하부면에는 접착 테이프(30)가 접착된다. 접착 테이프(30)를 통하여 리드 프레임(20)의 하부면과 반도체 칩(10)의 상부면 간의 물리적 접착이 이루어지는데, 그 전에 접착 테이프(30)와 리드 프레임(20) 간 또는 접착 테이프(30)의 각 층(32, 34) 간의 수분을 제거하기 위하여 베이킹(baking) 단계를 거친다. 이어서 금속 세선(40)으로 반도체 칩(10)의 전극 패드(14)와 리드 프레임(20)의 내부 리드(12) 간의 전기적 접속이 이루어진다. 계속해서 패키지 몸체(50)를 형성하기 위한 봉지 공정이 진행되고, 댐 바(26) 제거 및 외부 리드(22)의 절곡 등의 마무리 공정을 거침으로써 패키지(100)가 완성된다.
그런데 접착 테이프를 이용하여 반도체 칩을 리드 프레임에 접착시킨 종래의 리드-온-칩 패키지 구조는 다음과 같은 문제점을 갖는다. 첫째는 접착 테이프의 구조적인 문제이다. 전술했다시피 접착 테이프는 3개의 층으로 이루어져 있기 때문에 반도체 칩과 리드 프레임 간의 접착 계면(adhesive interface)은 모두 4개가 되며, 이와 같이 서로 성질이 다른 물질들 간의 접착 계면은 열응력에 의한 크랙(crack) 또는 박리(delamination)와 같은 불량에 취약하고 흡습성도 높아 패키지 전체의 신뢰성을 저하시키는 요인이 된다.
또 다른 문제점은 접착 테이프의 제조 및 취급과 관련된 것이다. 접착 테이프는 베이스 필름의 한 면에 접착 물질을 도포하고 경화시킨 후, 다시 베이스 필름의 반대쪽 면에 접착 물질을 도포하고 경화시키는 순서로 제조되기 때문에, 그 제조 공정이 복잡할 뿐만 아니라, 양면에 접착층이 존재하기 때문에 접착 테이프의 취급도 문제가 된다.
그리고 접착 테이프를 칩 접착 공정에 이용하기 위해서는 전술한 바와 같이 칩 접착 전에 접착 테이프의 절단이 선행되어야 하는데, 이와 같은 공정이 번거로울 뿐만 아니라, 접착 테이프의 절단에 따른 신뢰성 저하의 문제도 따른다.
게다가 접착 테이프의 베이스 필름으로 사용되는 폴리이미드의 가격이 높을 뿐만 아니라, 접착 테이프의 제조 및 칩 접착 공정이 복잡하기 때문에, 패키지 제조에 많은 원가 부담이 따른다.
따라서 본 발명의 목적은, 반도체 칩과 리드 프레임 간의 접착 계면의 수를 감소시켜 리드-온-칩형 반도체 칩 패키지의 신뢰성을 향상시키는데 있다.
본 발명의 다른 목적은 반도체 칩과 리드 프레임 간의 접착을 액상 접착제의 도포에 의하여 구현함으로써 리드-온-칩형 반도체 칩 패키지의 제조 공정을 단순화하는데 있다.
본 발명의 또 다른 목적은 리드-온-칩형 반도체 칩 패키지의 제조 원가를 절감하는데 있다.
도 1은 종래 기술에 따른 리드-온-칩형 반도체 칩 패키지의 실시예를 나타내는 단면도.
도 2는 도 1에 도시된 종래의 리드-온-칩형 반도체 칩 패키지의 반도체 칩, 리드 프레임, 접착 테이프의 관계를 보여주기 위한 분해 사시도.
도 3은 본 발명에 따른 리드-온-칩형 반도체 칩 패키지의 실시예를 나타내는 부분 절개 사시도.
도 4는 본 발명에 따라 리드 하부면에 액상의 접착제가 도포된 상태를 보여주는 저면 사시도.
도 5는 도 3에 도시된 리드-온-칩형 반도체 칩 패키지의 제조 공정 중의 일부인 칩 접착 공정을 나타내는 개략도로서, 액상의 접착제를 리드 하부면에 도포하는 방법 및 접착제 도포 장치의 실시예를 설명하기 위한 개략도.
도 6a 내지 도 6i는 도 5의 칩 접착 공정을 단계별로 설명하기 위한 개략도.
도 7a 및 도 7b는 접착제 도포 장치의 다른 실시예를 나타내는 개략도.
* 도면의 주요부분에 대한 부호의 설명
100,200 : 리드-온-칩(LOC)형 반도체 칩 패키지
10,110 : 반도체 칩(semiconductor chip) 12,112 : 활성면(active surface)
14,114 : 전극 패드(electrode pad) 20,120 : 리드 프레임(lead frame)
22,122 : 내부 리드(inner lead) 24,124 : 외부 리드(outer lead)
26,126 : 댐 바(dam bar) 28,128 : 타이 바(tie bar)
30 : 접착 테이프(adhesive tape) 32 : 베이스 필름(base film)
34 : 접착 물질(adhesive material) 40,140 : 금속 세선(bonding wire)
50,150 : 패키지 몸체(package body) 130 : 접착층(adhesive layer)
132 : 액상 접착제(liquid adhesive) 210 : 웨이퍼(wafer)
220 : 칩 이송 장치(transferring machine) 222 : 이송 암(transfer arm)
224,242 : 칩 고정수단(fixing means) 230 : 이송 레일(transfer rail)
240 : 본딩 스테이지(bonding stage) 250 : 본딩 헤드(bonding head)
300,310 : 접착제 도포 장치(adhesive applying apparatus)
302,312 : 배출구(discharge slit) 314 : 마스크(mask)
306,316 : 접착제 용기(adhesive reservoir)
308 : 공기 주입관(air blasting tube) 318 : 롤러(roller)
320 : 접착 헤드(adhesive head)
상기 목적을 달성하기 위하여, 본 발명은 다음과 같은 단계들을 포함하는 리드-온-칩형 반도체 칩 패키지의 제조 방법을 제공한다. 먼저, 복수개의 내부 리드들과 복수개의 외부 리드들을 포함하는 리드 프레임이 제공되고, 소정의 점도를 갖는 액상의 접착제가 내부 리드의 하부면에 도포된다. 접착제가 도포된 리드 프레임의 하부로 복수개의 전극 패드들이 형성된 특정면을 포함하는 반도체 칩이 위치하고, 전극 패드들이 내부 리드들 사이로 노출되도록 반도체 칩과 리드 프레임이 정렬된다. 이어서 접착제에 의하여 반도체 칩의 특정면과 리드 프레임의 내부 리드들이 물리적으로 상호 접착된다. 전극 패드들과 내부 리드들이 금속 세선에 의하여 각각 전기적으로 상호 접속되고, 반도체 칩과 내부 리드들과 금속 세선들이 봉지수지로 봉지되어 패키지 몸체가 형성되면, 리드-온-칩형 반도체 칩 패키지의 제조가 완료된다.
특히, 반도체 칩은 웨이퍼로부터 분리되어 칩 이송 장치에 의하여 본딩 스테이지에 제공되며, 리드 프레임은 이송 레일에 제공된다. 리드 프레임의 내부 리드 하부면에 접착제가 도포되는 단계는 접착제 도포 장치에 의하여 이루어지며, 접착제가 도포된 리드 프레임은 이송 레일을 따라 이동하여 본딩 스테이지에 의하여 리드 프레임 하부에 위치하는 반도체 칩과 정렬을 이룬다. 반도체 칩과 리드 프레임 간의 접착은 이송 레일 상부에 위치한 본딩 헤드가 하강하고, 이송 레일 하부에 위치한 본딩 스테이지가 상승하여, 반도체 칩과 리드 프레임을 열압착하고, 내부 리드의 하부면에 도포된 접착제가 경화되어 접착층을 형성함으로써 구현된다. 접착제로는 주로 열경화성 수지가 사용되나, 열가소성 수지도 사용될 수 있다.
접착제 도포 장치는 접착제가 충진되는 접착제 용기와, 접착제가 접착제 용기로부터 내부 리드의 하부면에 도포되는 배출구를 포함한다. 그리고 접착제 도포 장치는 리드 프레임의 상부에 위치하여 리드 프레임의 상부면을 지지하기 위한 접착 헤드를 더 포함할 수도 있으며, 접착제의 도포 과정을 제어하기 위한 롤러를 더 포함할 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 리드-온-칩(LOC)형 반도체 칩 패키지(200)의 실시예를 나타내는 부분 절개 사시도이다. 도 3을 참조하면, 본 발명의 리드-온-칩형 반도체 칩 패키지(200)는 리드 프레임(120)의 내부 리드들(122)이 반도체 칩(110)의 특정면, 즉 전극 패드들(114)이 형성된 활성면(112; active surface)의 상부에 배열되고 물리적으로 접착되는 구조이다. 반도체 칩(110)과 리드 프레임(120)의 내부 리드들(122) 간에 개재되어 상호간의 물리적인 접착을 이루는 접착수단은, 종래의 접착 테이프와는 달리, 액상의 접착제(도 4 이하의 132)로부터 형성된 접착층(130)이다.
반도체 칩(110)의 전극 패드들(114)은 주로 활성면(112)의 중앙부에 형성되지만, 반드시 중앙부에 한정되는 것은 아니다. 반도체 칩(110)의 전극 패드들(114)과 리드 프레임(120)의 내부 리드들(122) 간의 전기적인 접속은 통상적인 금속 세선(140)에 의하여 구현되며, 반도체 칩(110)과 접착층(130)과 내부 리드들(122)은 봉지수지에 의하여 봉지됨으로써 패키지 몸체(150)가 형성된다. 미설명 부호인 124번은 외부 리드, 128번은 타이 바를 나타내며, 종래기술의 설명에서 전술한 것과 동일한 구조 및 기능을 갖기 때문에 여기서의 설명은 생략하기로 한다. 126번은 댐 바로서, 역시 종래와 동일한 구조 및 기능을 가지며, 도 3과 같이 완성된 패키지 형태에서는 제거되기 때문에 은선으로 나타내었다.
본 발명의 구조적 특징부인 접착층(130)은 단일층으로 이루어진다. 종래의 접착 테이프의 경우는 3개의 층으로 이루어지나, 본 발명의 접착층(130)은 액상의 접착제(도 4의 132)로부터 형성되기 때문에 단일층으로 이루어질 수 있다. 즉, 반도체 칩(110)과 리드 프레임(120) 사이에 존재하는 접착 계면의 개수가 4개에서 2개로 감소한다.
도 4는 본 발명에 따라 리드(122) 하부면에 액상의 접착제(132)가 도포된 상태를 보여주는 저면 사시도이다. 도 4에 도시된 바와 같이, 리드 프레임(120)의 내부 리드들(122) 하부면의 끝부분에는 소정의 점도를 갖는 액상의 접착제(132)가 도포된다. 리드 하부면에 도포된 액상의 접착제(132)는 반도체 칩과 리드 프레임 간의 접착시 열경화를 거침으로써 접착층(도 3의 130)으로 변화한다. 접착제(132)는 소정의 점도를 갖는 액상의 물질로서, 전기적으로는 비전도성 물질이며 주로 에폭시(epoxy)와 같은 열경화성 수지(thermosetting resin)가 사용되나, 폴리에테르 아미드(polyether amid)나 폴리이미드 실록산(polyimide siloxane)과 같은 열가소성 수지(thermoplastic resin)도 사용될 수 있다. 열경화 온도는 열경화성 수지인 경우 150~200℃, 열가소성 수지인 경우 200~400℃이다.
다음은 액상의 접착제를 리드 하부면에 도포하여 반도체 칩과 리드 프레임 간의 물리적 접착을 구현하는 방법에 대하여, 도면을 참조하면서 보다 상세하게 설명하겠다. 도 5는 도 3에 도시된 리드-온-칩형 반도체 칩 패키지(200)의 제조 공정 중의 일부인 칩 접착 공정을 나타내는 개략도로서, 액상의 접착제를 리드 하부면에 도포하는 방법 및 접착제 도포 장치의 실시예를 설명하기 위한 개략도이며, 도 6a 내지 도 6i는 도 5의 칩 접착 공정을 단계별로 설명하기 위한 개략도이다. 도 6a 내지 도 6c는 도 5의 "A" 방향에서 바라본 모습이고, 도 6d 내지 도 6i는 도 5의 "B" 방향에서 바라본 모습이다.
도 5 및 도 6a를 참조하면, 웨이퍼(210; wafer) 상에 형성되고 일련의 테스트를 마친 후 개별 칩으로 분리된 반도체 칩(110)이 칩 이송 장치(220)에 의하여 집어 올려진다. 반도체 칩(110)의 특정면, 즉 활성면에는 전극 패드들(114)이 형성되어 있으며, 칩 이송 장치(220)는 이송 암(222; transfer arm)을 따라 수평 이동 및 수직 이동을 한다. 이송 암(222)은 웨이퍼(210)로부터 본딩 스테이지(240; bonding stage)까지 반도체 칩(110)을 이송하기 위한 경로를 제공해 주며, 칩 이송 장치(220)는 반도체 칩(110)을 웨이퍼(210)로부터 집어 올리고 본딩 스테이지(240)에 내려 놓는 역할을 한다. 칩 이송 장치(220)의 내부에는 칩 고정수단(224), 예를 들어 공기를 흡입하여 반도체 칩(110)을 고정할 수 있는 진공 흡착 튜브가 형성된다.
웨이퍼(210)로부터 분리된 반도체 칩(110)은, 도 5 및 도 6b에 도시된 바와 같이, 칩 이송 수단(220)에 의하여 본딩 스테이지(240) 쪽으로 이송된다. 본딩 스테이지(240)의 중앙에는 역시 진공 흡착 구멍과 같은 칩 고정수단(242)이 형성되어 있어서 반도체 칩(110)을 고정할 수 있다.
칩 이송 장치(220)는 반도체 칩(110)을 본딩 스테이지(240)에 올려 놓은 후, 도 5 및 도 6c에 도시된 바와 같이, 다시 웨이퍼(210) 쪽으로 이동하여 같은 동작을 반복하고, 본딩 스테이지(240)는 이송 레일(230; transfer rail) 쪽으로 이동한다. 칩 이송 장치(220)가 본딩 스테이지(240)에 반도체 칩(110)을 올려 놓는 순간, 칩 이송 장치(220)의 진공 흡착 튜브(224)에 의한 공기 흡입은 중단되고, 본딩 스테이지(240)의 진공 흡착 구멍(242)을 통한 공기 흡입이 이루어져, 반도체 칩(110)이 본딩 스테이지(240)에 고정될 수 있다.
한편, 내부 리드들과 외부 리드들을 포함하는 리드 프레임(120)은, 도 5 및 도 6d에 도시된 바와 같이, 이송 레일(230)을 따라 이송된다. 이송 레일(230)의 하부에는 접착제 도포 장치(300)가, 상부에는 접착 헤드(320; adhesive head)가 각각 위치하고 있어서, 리드 프레임(120)의 하부면에 접착제(132)를 도포할 수 있다. 접착제 도포 장치(300)는 그 내부에 접착제 용기(도시되지 않음)와, 접착제가 접착제 용기로부터 배출되어 리드의 하부면에 도포되기 위한 통로인 배출구(302)를 포함하고 있다.
도 6e는 접착제(132)가 리드 프레임(120)의 내부 리드 하부면에 도포되는 과정을 도시한 것이다. 도 6e에 도시된 바와 같이, 접착제 도포 장치(300)는 리드 프레임(120)의 하부면 쪽으로 상승하여 배출구(302)를 통해 내부 리드들의 하부면에 접착제(132)를 도포하고, 그 동안 접착 헤드(320)는 리드 프레임(120)의 상부면을 지지한다. 이와 같이 내부 리드의 하부면에 접착제 접착제가 도포된 상태가, 앞서 언급한 바 있는 도 4에 도시되어 있다.
접착제(132)의 도포가 완료되면, 도 6f에 도시된 바와 같이, 접착제 도포 장치(300)는 다시 하강하고 접착 헤드(320)는 상승하며, 리드 프레임(120)은 이송 레일(230)을 따라 계속 이송된다.
다음 단계는 반도체 칩과 리드 프레임 간의 접착 단계로서, 도 5 및 도 6g에 도시된 바와 같이, 리드 프레임(120)의 하부에는 본딩 스테이지(240)가, 상부에는 본딩 헤드(250; bonding head)가 각각 위치하고 있다. 앞서 도 6a 내지 도 6c를 참조하여 설명한 바와 같이, 반도체 칩(110)은 본딩 스테이지(240)에 놓여진 채 이송 레일(230)의 하부로 이동되어 온다. 접착제(132)가 도포된 리드 프레임(120)이 본딩 위치에 오면, 본딩 스테이지(240)는 상승하여 접착제(132)가 반도체 칩(110)의 활성면과 접촉되도록 하고, 본딩 헤드(250)는 하강하여 리드 프레임(120)의 상부면을 압착한다.
도 6h에 칩 접착이 이루어지는 순간이 도시되어 있다. 도 6h에 도시된 바와 같이, 본딩 스테이지(240)와 본딩 헤드(250)의 열압착에 의하여, 액상의 접착제(132)는 순간적으로 경화되면서 접착층(130)을 형성한다. 이 접착층(130)에 의하여 반도체 칩(110)은 리드 프레임(120)과 물리적 접착을 이루게 된다.
칩 접착이 완료되면, 도 6i에 도시된 바와 같이, 본딩 스테이지(240)는 다시 하강하고 본딩 헤드(260)는 상승하며, 리드 프레임(120)은 이송 레일(230)을 따라 계속 이송된다. 그리고 본딩 스테이지(240)는 새로운 반도체 칩을 제공받기 위하여 다시 원래 위치로 이동하여, 도 6a 내지 도 6c를 참조하여 설명한 바와 같은 과정을 되풀이한다.
리드 프레임(120)은 도 5에 간략히 도시된 바와 같이 여러개의 단위 리드 프레임들이 연이어 배열된 스트립(strip) 형태로 이송되기 때문에, 이상 설명한 각 단계들이 반복되면서 각각의 반도체 칩과 리드 프레임에 대한 칩 접착 공정이 연이어 이루어질 수 있다. 반도체 칩과 리드 프레임이 제공된 후, 칩 접착이 이루어지기 전에, 반도체 칩과 리드 프레임 간의 위치 정렬이 이루어지나, 이에 대한 설명 및 도시는 생략한다. 그리고 본 발명의 경우 액상의 접착제가 직접 리드 프레임에 도포되기 때문에, 종래와 같은 칩 접착 전의 베이킹 단계는 불필요하다.
칩 접착이 완료된 리드 프레임은 이어서 금속 세선에 의한 전기적 접속 공정, 패키지 몸체를 형성하기 위한 봉지 공정, 댐 바 제거 및 외부 리드 절곡 등의 마무리 공정을 거쳐 패키지가 완성된다. 그러나 이는 통상적인 패키지 제조 공정에 속하는 단계이며 본 발명과는 직접적인 관련이 없기 때문에, 여기서의 설명은 생략하기로 한다.
도 7a 및 도 7b는 접착제 도포 장치의 두가지 실시예를 나타내는 개략도이다. 먼저 도 7a를 보면, 도 5 및 도 6에 도시된 바와 같은 접착제 도포 장치(300)로서, 접착제(132)가 담겨 있는 접착제 용기(306)와, 접착제(132)가 배출되는 통로인 배출구(302)와, 배출구(302)를 통하여 접착제(132)가 분사되도록 하는 공기 주입관(308; air blasting tube)으로 이루어져 있다.
다음 도 7b를 참조하면, 본 실시예의 접착제 도포 장치(310)는, 접착제(132)가 담겨 있는 접착제 용기(316)와, 접착제(132)가 배출되는 통로인 배출구(312) 뿐만 아니라, 접착제가 균일한 양과 두께로서 도포되도록 제어해 주는 마스크(314; mask)와 롤러(318; roller)가 더 형성되어 있다. 전 실시예와 마찬가기로 접착제 용기(316)로부터 배출구(312)로 접착제(132)가 배출될 수 있도록 공기 주입관과 같은 가압수단이 형성되나 도시되지는 않았다.
이상 설명한 바와 같이 본 발명의 구조에 따르면, 반도체 칩과 리드 프레임 간의 물리적 접착이 단일층의 접착층에 의하여 구현되기 때문에, 접착 계면의 수가 감소됨으로써 크랙, 박리, 흡습 등의 불량 발생률이 감소하고 패키지 신뢰성이 높아지는 이점이 있다.
또한 본 발명의 방법에 따르면, 소정의 점도를 갖는 액상의 접착제를 리드 프레임의 내부 리드 하부면에 한 번에 도포할 수 있을 뿐만 아니라 별도의 베이킹 공정이 필요없기 때문에, 칩 접착 공정이 단순해지고 제조 원가가 저렴해지는 이점이 있다.
또한 종래의 접착 테이프에 비해 취급이 용이하고 신뢰성도 향상되는 이점이 있다.

Claims (12)

  1. (a) 복수개의 내부 리드들과 복수개의 외부 리드들을 포함하는 리드 프레임이 제공되는 단계;
    (b) 소정의 점도를 갖는 액상의 접착제가 상기 리드 프레임의 상기 내부 리드의 하부면에 도포되는 단계;
    (c) 상기 접착제가 도포된 상기 리드 프레임의 하부로 복수개의 전극 패드들이 형성된 특정면을 포함하는 반도체 칩이 위치하고, 상기 전극 패드들이 상기 내부 리드들 사이로 노출되도록 상기 반도체 칩과 상기 리드 프레임이 정렬되는 단계;
    (d) 상기 접착제에 의하여 상기 반도체 칩의 상기 특정면과 상기 리드 프레임의 상기 내부 리드들이 물리적으로 상호 접착되는 단계;
    (e) 상기 전극 패드들과 상기 내부 리드들이 금속 세선에 의하여 각각 전기적으로 상호 접속되고, 상기 반도체 칩과 상기 내부 리드들과 상기 금속 세선들이 봉지수지로 봉지되어 패키지 몸체가 형성되는 단계;
    를 포함하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  2. 제 1 항에 있어서, 상기 액상의 접착제가 상기 리드 프레임의 상기 내부 리드의 하부면에 도포되는 (b) 단계는 접착제 도포 장치에 의하여 이루어지는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  3. 제 2 항에 있어서, 상기 접착제 도포 장치는 상기 접착제가 충진되는 접착제 용기와, 상기 접착제가 상기 접착제 용기로부터 상기 내부 리드의 하부면에 도포되는 통로인 배출구를 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  4. 제 1 항에 있어서, 상기 접착제에 의하여 상기 반도체 칩과 상기 내부 리드들이 물리적으로 상호 접착되는 (d) 단계는 상기 접착제가 경화되어 접착층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  5. 제 1 항에 있어서, 상기 접착제는 열경화성 수지인 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  6. 제 1 항에 있어서, 상기 접착제는 열가소성 수지인 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  7. (a) 복수개의 전극 패드들이 형성된 특정면을 포함하는 반도체 칩이 웨이퍼로부터 분리되고 칩 이송 장치에 의하여 본딩 스테이지에 제공되며, 복수개의 내부 리드들과 복수개의 외부 리드들을 포함하는 리드 프레임이 이송 레일에 제공되는 단계;
    (b) 소정의 점도를 갖는 액상의 접착제가 접착제 도포 장치에 의하여 상기 이송 레일에 제공된 상기 리드 프레임의 상기 내부 리드 하부면에 도포되는 단계;
    (c) 상기 접착제가 도포된 상기 리드 프레임이 상기 이송 레일을 따라 이동하고, 상기 반도체 칩이 상기 본딩 스테이지의 이동에 의하여 상기 리드 프레임의 하부에 위치하고, 상기 전극 패드들이 상기 내부 리드들 사이로 노출되도록 상기 반도체 칩과 상기 리드 프레임이 정렬되는 단계;
    (d) 상기 이송 레일 상부에 위치한 본딩 헤드가 하강하고, 상기 이송 레일 하부에 위치한 상기 본딩 스테이지가 상승하여, 상기 반도체 칩과 상기 리드 프레임을 열압착함으로써, 상기 내부 리드의 하부면에 도포된 상기 접착제가 경화되어 접착층을 형성하고, 상기 반도체 칩의 상기 특정면과 상기 리드 프레임의 상기 내부 리드들이 상기 접착층을 통하여 물리적으로 상호 접착되는 단계;
    (e) 상기 전극 패드들과 상기 내부 리드들이 금속 세선에 의하여 각각 전기적으로 상호 접속되고, 상기 반도체 칩과 상기 내부 리드들과 상기 금속 세선들이 봉지수지로 봉지되어 패키지 몸체가 형성되는 단계;
    를 포함하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  8. 제 7 항에 있어서, 상기 액상의 접착제가 상기 접착제 도포 장치에 의하여 상기 리드 프레임의 상기 내부 리드 하부면에 도포되는 (b) 단계에서 상기 접착제 도포 장치는 상기 접착제가 충진되는 접착제 용기와, 상기 접착제가 상기 접착제 용기로부터 상기 내부 리드의 하부면에 도포되는 통로인 배출구를 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  9. 제 8 항에 있어서, 상기 접착제 도포 장치는 상기 리드 프레임의 상부에 위치하여 상기 리드 프레임의 상부면을 지지하기 위한 접착 헤드를 더 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  10. 제 8 항에 있어서, 상기 접착제 도포 장치는 상기 접착제의 도포 과정을 제어하기 위한 롤러를 더 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  11. 제 7 항에 있어서, 상기 접착제는 열경화성 수지인 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  12. 제 7 항에 있어서, 상기 접착제는 열가소성 수지인 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
KR1019970008646A 1997-03-14 1997-03-14 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 KR100220709B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970008646A KR100220709B1 (ko) 1997-03-14 1997-03-14 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
JP10028544A JPH10256282A (ja) 1997-03-14 1998-02-10 リードオンチップ半導体パッケージの製造方法
US09/035,965 US6183589B1 (en) 1997-03-14 1998-03-06 Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008646A KR100220709B1 (ko) 1997-03-14 1997-03-14 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR19980073406A KR19980073406A (ko) 1998-11-05
KR100220709B1 true KR100220709B1 (ko) 1999-09-15

Family

ID=19499723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008646A KR100220709B1 (ko) 1997-03-14 1997-03-14 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지

Country Status (3)

Country Link
US (1) US6183589B1 (ko)
JP (1) JPH10256282A (ko)
KR (1) KR100220709B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
JP2003007773A (ja) * 2001-06-25 2003-01-10 Nec Corp ボンディングツールおよびボンディング方法
TW200628029A (en) * 2004-12-06 2006-08-01 Matsushita Electric Ind Co Ltd Component mounting apparatus and component mounting method
US7967046B2 (en) * 2008-08-19 2011-06-28 Silverbrook Research Pty Ltd Adhesive application apparatus for use with an assembling machine
CN112018017B (zh) * 2020-08-11 2023-04-25 四川旭茂微科技有限公司 一种跳线框架上的芯片放置装置及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536425B2 (ja) 1993-08-25 1996-09-18 日本電気株式会社 半導体装置の製造方法及び製造装置
JP3018881B2 (ja) 1993-12-28 2000-03-13 日立電線株式会社 リードフレームへのフィルム貼付け方法及びリードフレームへのチップ貼付け方法
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
US5943557A (en) * 1996-09-25 1999-08-24 Micron Technology, Inc. Method and structure for attaching a semiconductor die to a lead frame
US5776799A (en) * 1996-11-08 1998-07-07 Samsung Electronics Co., Ltd. Lead-on-chip type semiconductor chip package using an adhesive deposited on chip active surfaces at a wafer level and method for manufacturing same
US6013535A (en) * 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Also Published As

Publication number Publication date
KR19980073406A (ko) 1998-11-05
US6183589B1 (en) 2001-02-06
JPH10256282A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
JP2882780B2 (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US7520052B2 (en) Method of manufacturing a semiconductor device
US4974057A (en) Semiconductor device package with circuit board and resin
US5773896A (en) Semiconductor device having offsetchips
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
TW200414471A (en) Semiconductor device and manufacturing method for the same
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
JPH08293524A (ja) 半導体装置およびその製造方法
US20120217657A1 (en) Multi-chip module package
US6337226B1 (en) Semiconductor package with supported overhanging upper die
JP2001053094A (ja) 樹脂封止方法及び装置
JP2625654B2 (ja) 半導体装置およびその製造方法
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
KR100220709B1 (ko) 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
KR100203935B1 (ko) 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
US6211563B1 (en) Semiconductor package with an improved leadframe
JP2002270627A (ja) 半導体装置の製造方法
JPH0547988A (ja) 半導体装置
US20040256705A1 (en) Substrate-based IC package
JPH0982846A (ja) 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム
KR19990017052A (ko) 접착제 도포 및 다이 본딩 겸용 장치 및 방법
JPS61240664A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee