KR100203935B1 - 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 - Google Patents

액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 Download PDF

Info

Publication number
KR100203935B1
KR100203935B1 KR1019970008645A KR19970008645A KR100203935B1 KR 100203935 B1 KR100203935 B1 KR 100203935B1 KR 1019970008645 A KR1019970008645 A KR 1019970008645A KR 19970008645 A KR19970008645 A KR 19970008645A KR 100203935 B1 KR100203935 B1 KR 100203935B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive
chip
lead
package
Prior art date
Application number
KR1019970008645A
Other languages
English (en)
Other versions
KR19980073405A (ko
Inventor
김신
김병만
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970008645A priority Critical patent/KR100203935B1/ko
Publication of KR19980073405A publication Critical patent/KR19980073405A/ko
Application granted granted Critical
Publication of KR100203935B1 publication Critical patent/KR100203935B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩형 반도체 칩 패키지에 관한 것이다. 복수개의 리드들이 반도체 칩의 활성면 상부에 부착되는 리드-온-칩형 패키지는 반도체 칩과 내부 리드 간의 물리적 접착이 3층 구조의 접착 테이프에 의하여 이루어지기 때문에 신뢰성 측면에서 여러 가지 문제점이 발생한다. 따라서 본 발명은 이러한 문제점을 해결하기 위하여, 소정의 점도를 갖는 액상의 접착제를 반도체 칩의 표면에 인가하고, 리드 프레임과 반도체 칩을 열압착함으로써 단일층의 접착층을 형성하는 것이다. 접착제를 반도체 칩에 인가하기 위한 방법으로서, 접착제가 담겨있는 용기로부터 노즐을 통하여 접착제를 분사하거나, 접착제를 묻혀서 도포하는 방법 등이 사용되며, 이와 같은 접착제의 인가 장치는 웨이퍼로부터 본딩 스테이지로 반도체 칩을 이송하는 칩 이송장치에 함께 형성하거나 또는 별도로 형성할 수 있다.

Description

액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(LOC)형 반도체 칩 패키지
본 발명은 리드-온-칩(LOC)형 반도체 칩 패키지에 관한 것으로서, 보다 구체적으로는 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 이용하여 반도체 칩과 리드 프레임 간의 물리적 접착을 구현하는 리드-온-칩형 반도체 칩 패키지에 관한 것이다.
오늘날 반도체 산업에 있어서, 반도체 집적회로 소자의 집적도가 증가함에 따라 반도체 칩의 크기는 점점 증가하는 반면, 반도체 칩을 수용하고 외부 시스템에 실장되는 패키지(package)의 크기는 점점 감소하고 있다. 이러한 패키지 크기의 감소에 대한 요구에 부응하여 많은 패키징(packaging) 기술이 개발되고 있는데, 그 중의 하나가 리드-온-칩(lead-on-chip; LOC)형 반도체 칩 패키지이다. 이 리드-온-칩형 반도체 칩 패키지는 복수개의 리드들이 반도체 칩의 활성면(active surface) 상부에 배치되고 부착되기 때문에 '리드-온-칩'이라 불린다.
통상적인 반도체 칩 패키지의 리드 프레임(lead frame)은 반도체 칩이 실장되기 위한 칩 패드(chip pad, 또는 다이 패드(die pad))를 구비하고 있고 리드(lead)들이 칩 패드 주위에 배치되는데 반하여, 리드-온-칩형 반도체 칩 패키지의 리드 프레임은 전술한 바와 같이 반도체 칩이 직접 리드에 부착되기 때문에 칩 패드가 필요없다. 따라서 패키지 내부에 수용 가능한 반도체 칩의 크기가 상대적으로 증가하는 이점이 있다. 또한 리드 프레임의 설계 자유도가 증가될 뿐만 아니라, 반도체 패키지 소자의 특성이 향상되는 이점도 있다.
일반적인 리드-온-칩형 반도체 칩 패키지에 관하여 도면을 참조하여 설명하면 다음과 같다. 도 1은 종래 기술에 따른 리드-온-칩형 반도체 칩 패키지(100)의 실시예를 나타내는 단면도이며, 도 2는 도 1에 도시된 리드-온-칩형 반도체 칩 패키지(100)의 반도체 칩(10), 리드 프레임(20), 접착 테이프(30)의 관계를 보여주기 위한 분해 사시도이다.
도 1과 도 2를 참조하면, 종래의 리드-온-칩형 반도체 칩 패키지(100)는 리드 프레임(20)의 내부 리드들(22)이 반도체 칩(10)의 활성면(12)에 부착되는 구조를 갖는다. 반도체 칩(10)과 리드 프레임(20) 상호간의 물리적 접착은 접착 테이프(30)를 이용하여 구현되고, 전기적 접속은 금속 세선(40; 또는 본딩 와이어(bonding wire))에 의하여 이루어진다.
반도체 칩(10)의 활성면(12) 중앙부에는 전극 패드들(14; electrode pad)이 형성되어 있으며, 리드 프레임(20)의 내부 리드들(22)은 전극 패드들(14)이 외부로 노출되도록 양쪽으로 이격되어 있어서 전극 패드들(14)과 내부 리드들(22)이 각각 금속 세선(40)에 의하여 전기적으로 접속을 이룰 수 있다. 그리고 내부 리드(22)는 전극 패드(14)까지 최대한 근접될 수 있기 때문에, 금속 세선(40)의 길이가 최소화되며 전기적 특성이 향상된다. 리드 프레임(20)의 각 리드들(22, 24)은 댐 바(26; dam bar)를 기준으로 각각 내부 리드(22)와 외부 리드(24)로 구분되며, 외부 리드들(24)은 외부 회로 기판(도시되지 않음)과의 물리적 접착 및 전기적 접속을 담당한다.
도 2에 도시된 댐 바(26)는 리드 프레임(20)에 기계적인 강도를 제공할 뿐만 아니라, 봉지 공정시에 봉지 수지(encapsulation resin)의 흐름을 방지하는 역할도 한다. 즉, 댐 바(26)로서 구획지어진 내부 영역이 패키지 몸체(50)가 형성되는 영역이다. 이 댐 바(26)는 봉지 공정이 완료된 후 제거되기 때문에, 도 1의 패키지(100)에는 나타나 있지 않다. 타이 바(28; tie bar)는 후술하는 봉지 수지로 형성된 패키지 몸체(50)와의 결합력을 증가시키기 위하여 쓰이기도 하고, 반도체 칩(10)에 안정적인 전원 공급을 위한 버스 바(도시되지 않음, bus bar)의 형성을 위해서 쓰이기도 한다.
접착 테이프(30)는 대개 세 개의 층으로 이루어진다. 즉, 폴리이미드(polyimide)와 같은 베이스 필름(32; base film)의 양면에 각각 접착 물질(34)이 도포된 구조이다. 패키지 몸체(50)는 반도체 칩(10)과 내부 리드들(22) 및 금속 세선들(40)을 외부의 오염으로부터 보호하기 위하여, 에폭시 수지(epoxy resin)와 같은 봉지수지로 봉지함으로써 형성된다.
이상 설명한 바와 같은 구조를 갖는 리드-온-칩형 패키지(100)는 다음과 같은 제조 공정을 거쳐 얻어진다. 먼저, 리드 프레임(20)이 준비되며, 그 리드 프레임(20)의 하부면에는 접착 테이프(30)가 접착된다. 접착 테이프(30)를 통하여 리드 프레임(20)의 하부면과 반도체 칩(10)의 상부면 간의 물리적 접착이 이루어지는데, 그 전에 접착 테이프(30)와 리드 프레임(20) 간 또는 접착 테이프(30)의 각 층(32, 34) 간의 수분을 제거하기 위하여 베이킹(baking) 단계를 거친다. 이어서 금속 세선(40)으로 반도체 칩(10)의 전극 패드(14)와 리드 프레임(20)의 내부 리드(12) 간의 전기적 접속이 이루어진다. 계속해서 패키지 몸체(50)를 형성하기 위한 봉지 공정이 진행되고, 댐 바(26) 제거 및 외부 리드(22)의 절곡 등의 마무리 공정을 거침으로써 패키지(100)가 완성된다.
그런데 접착 테이프를 이용하여 반도체 칩을 리드 프레임에 접착시킨 종래의 리드-온-칩 패키지 구조는 다음과 같은 문제점을 갖는다. 첫째는 접착 테이프의 구조적인 문제이다. 전술했다시피 접착 테이프는 세 개의 층으로 이루어져 있기 때문에 반도체 칩과 리드 프레임 간의 접착 계면(adhesive interface)은 모두 네 개가 되며, 이와 같이 서로 성질이 다른 물질들 간의 접착 계면은 열응력에 의한 크랙(crack) 또는 박리(delamination)와 같은 불량에 취약하고 흡습성도 높아 패키지 전체의 신뢰성을 저하시키는 요인이 된다.
또 다른 문제점은 접착 테이프의 제조 및 취급과 관련된 것이다. 접착 테이프는 베이스 필름의 한 면에 접착 물질을 도포하고 경화시킨 후, 다시 베이스 필름의 반대쪽 면에 접착 물질을 도포하고 경화시키는 순서로 제조되기 때문에, 그 제조 공정이 복잡할 뿐만 아니라, 양면에 접착층이 존재하기 때문에 접착 테이프의 취급도 문제가 된다.
그리고 접착 테이프를 칩 접착 공정에 이용하기 위해서는 칩 접착 전에 접착 테이프의 절단이 선행되어야 하는데, 이와 같은 공정이 번거로울 뿐만 아니라, 접착 테이프의 절단에 따른 신뢰성 저하의 문제도 따른다.
게다가 접착 테이프의 베이스 필름으로 사용되는 폴리이미드의 가격이 높을 뿐만 아니라, 접착 테이프의 제조 및 칩 접착 공정이 복잡하기 때문에, 패키지 제조에 많은 원가 부담이 따른다.
따라서 본 발명의 목적은, 반도체 칩과 리드 프레임 간의 접착 계면의 수를 감소시켜 리드-온-칩형 반도체 칩 패키지의 신뢰성을 향상시키는데 있다.
본 발명의 다른 목적은 반도체 칩과 리드 프레임 간의 접착을 액상 접착제의 인가에 의하여 구현함으로써 리드-온-칩형 반도체 칩 패키지의 제조 공정을 단순화하는데 있다.
본 발명의 또 다른 목적은 리드-온-칩형 반도체 칩 패키지의 제조 원가를 절감하는데 있다.
도 1은 종래 기술에 따른 리드-온-칩형 반도체 칩 패키지의 실시예를 나타내는 단면도.
도 2는 도 1에 도시된 종래의 리드-온-칩형 반도체 칩 패키지의 반도체 칩, 리드 프레임, 접착 테이프의 관계를 보여주기 위한 분해 사시도.
도 3은 본 발명에 따른 리드-온-칩형 반도체 칩 패키지의 실시예를 나타내는 부분 절개 사시도.
도 4는 도 3에 도시된 리드-온-칩형 반도체 칩 패키지의 제조 공정 중의 일부인 칩 접착 공정을 나타내는 개략도로서, 액상의 접착제를 반도체 칩 표면에 인가하는 방법의 제1 실시예를 설명하기 위한 개략도.
도 5a 내지 도 5f는 도 4의 칩 접착 공정을 단계별로 설명하기 위한 개략도.
도 6a 내지 도 6c는 도 4 및 도 5에 도시된 접착제 인가 방법의 제1 실시예에 사용되는 접착제 인가 장치의 제1 실시예를 나타내는 사시도 및 단면도.
도 7은 도 3에 도시된 리드-온-칩형 반도체 칩 패키지의 제조 공정 중의 일부인 칩 접착 공정을 나타내는 개략도로서, 액상의 접착제를 반도체 칩 표면에 인가하는 방법의 제2 실시예를 설명하기 위한 개략도.
도 8a 내지 도 8f는 도 7의 칩 접착 공정을 단계별로 설명하기 위한 개략도.
도 9는 도 7 및 도 8에 도시된 접착제 인가 방법의 제2 실시예에 사용되는 접착제 인가 장치의 제2 실시예를 나타내는 저면 사시도.
도 10a 내지 도 10c는 도 9에 도시된 접착제 인가 장치의 작용의 일부를 설명하기 위한 개략도.
도면의 주요 부분에 대한 부호의 설명
100, 200: 리드-온-칩(LOC)형 반도체 칩 패키지
10, 110: 반도체 칩(chip)12, 112: 활성면(active surface)
14, 114: 전극 패드(electrode pad)20, 120: 리드 프레임(lead frame)
22, 122: 내부 리드(inner lead)24, 124: 외부 리드(outer lead)
26, 126: 댐 바(dam bar)28, 128: 타이 바(tie bar)
30: 접착 테이프32: 베이스 필름(base film)
34: 접착 물질40, 140: 금속 세선(bonding wire)
50, 150: 패키지 몸체(package body)130: 접착층
132: 액상 접착제210: 웨이퍼(wafer)
220: 칩 이송수단222: 이송 암(transfer arm)
224: 진공 튜브(vacuum tube)226: 진공 홈
230: 이송 레일(transfer rail)240, 250: 본딩 스테이지(bonding stage)
260: 본딩 헤드(bonding head)300, 310: 접착제 인가수단
302, 312: 가압수단304, 314: 접착제 용기
상기 목적을 달성하기 위하여, 본 발명은 전극 패드들이 형성된 반도체 칩의 특정면 상부에 리드 프레임의 내부 리드들이 배열되고, 반도체 칩과 리드 프레임의 내부 리드들 사이에 액상의 접착제로부터 형성된 접착층이 개재되어 물리적인 접착을 이루며, 금속 세선이 전기적인 접속을 구현하고, 반도체 칩과 내부 리드들과 금속 세선들이 봉지되는 리드-온-칩형 반도체 칩 패키지를 제공한다.
특히, 전극 패드들은 주로 반도체 칩의 특정면 중앙부에 형성되며, 접착층은 단일층으로 이루어지는 것이 특징이다.
또한 본 발명은 상기 목적을 달성하기 위하여, 다음과 같은 단계들을 포함하는 리드-온-칩형 반도체 칩 패키지의 제조 방법을 제공한다. 먼저 전극 패드들이 특정면에 형성된 반도체 칩과, 내부 리드들과 외부 리드들을 포함하는 리드 프레임이 각각 제공된다. 그리고 소정의 점도를 갖는 액상의 접착제가 반도체 칩의 특정면 상부에 인가된 후, 접착제가 인가된 반도체 칩이 리드 프레임의 하부에 위치되고, 전극 패드들이 내부 리드들 사이로 노출되도록 반도체 칩과 리드 프레임이 정렬되고, 접착제에 의하여 반도체 칩과 내부 리드들이 물리적으로 상호 접착된다. 이어서 전극 패드들과 내부 리드들이 금속 세선에 의하여 각각 전기적으로 상호 접속되고, 반도체 칩과 내부 리드들과 금속 세선들이 봉지수지로 봉지되어 패키지 몸체가 형성된다.
특히, 반도체 칩은 웨이퍼로부터 분리되어 칩 이송수단에 의하여 본딩 스테이지에 제공되며, 리드 프레임은 이송 레일에 제공된다. 본딩 스테이지에 제공된 반도체 칩의 특정면 상부에 접착제가 인가되는 단계는 접착제 인가수단에 의하여 이루어지며, 접착제가 인가된 반도체 칩은 본딩 스테이지의 평행이동 또는 회전이동에 의하여 이송 레일에 제공된 리드 프레임의 하부에 위치되고 정렬된다. 이송 레일 상부에 위치한 본딩 헤드와 하부에 위치한 본딩 스테이지가 리드 프레임을 열압착함으로써 접착제가 경화되어 접착층이 형성되고, 이 접착층에 의하여 반도체 칩과 내부 리드들이 물리적 접착을 이룬다. 접착제로는 주로 열경화성 수지가 사용되나, 열가소성 수지도 사용될 수 있다.
접착제 인가수단이 칩 이송수단에 형성되는 경우, 접착제가 충진된 접착제 용기와 접착제를 인가하기 위한 공기압과 같은 가압수단이 더 포함되며, 노즐을 통한 분사 방식으로 접착제가 인가된다. 또는 별도의 접착제 용기로부터 돌출턱과 같은 인가수단에 의하여 접착제를 도포하는 방식도 가능하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 리드-온-칩(LOC)형 반도체 칩 패키지(200)의 실시예를 나타내는 부분 절개 사시도이다. 도 3을 참조하면, 본 발명의 리드-온-칩형 반도체 칩 패키지(200)는 리드 프레임(120)의 내부 리드들(122)이 반도체 칩(110)의 특정면, 즉 전극 패드들(114)이 형성된 활성면(112)의 상부에 배열되고 물리적으로 접착되는 구조이다. 반도체 칩(110)과 리드 프레임(120)의 내부 리드들(122) 간에 개재되어 상호간의 물리적인 접착을 이루는 수단은, 종래의 접착 테이프와는 달리, 액상의 접착제(도 4 이하의 132)로부터 형성된 접착층(130)이다.
반도체 칩(110)의 전극 패드들(114)은 주로 활성면(112)의 중앙부에 형성되지만, 반드시 중앙부에 한정되는 것은 아니다. 반도체 칩(110)의 전극 패드들(114)과 리드 프레임(120)의 내부 리드들(122) 간의 전기적인 접속은 통상적인 금속 세선(140)에 의하여 구현되며, 반도체 칩(110)과 접착층(130)과 내부 리드들(122)은 봉지수지에 의하여 봉지됨으로써 패키지 몸체(150)가 형성된다. 미설명 부호인 124번은 외부 리드, 128번은 타이 바를 나타내며, 종래기술의 설명에서 전술한 것과 동일한 구조 및 기능을 갖기 때문에 여기서의 설명은 생략하기로 한다. 126번은 댐 바로서, 역시 종래와 동일한 구조 및 기능을 가지며, 도 3과 같이 완성된 패키지 형태에서는 제거되기 때문에 은선으로 나타내었다.
본 발명의 구조적 특징부인 접착층(130)은 단일층으로 이루어진다. 종래의 접착 테이프의 경우는 세 개의 층으로 이루어지나, 본 발명의 접착층(130)은 액상의 접착제로부터 형성되기 때문에 단일층의 구조를 구현할 수 있다. 특히 본 발명은 반도체 칩(110)의 활성면(112) 상부에 액상의 접착제를 직접 인가하여 접착층(130)을 형성한다. 이와 같이 액상의 접착제를 반도체 칩에 인가하여 접착층을 형성함으로써 반도체 칩과 리드 프레임 간의 물리적 접착을 구현하는 방법에 대하여, 다음의 도면을 참조하면서 보다 상세하게 설명하겠다.
도 4는 도 3에 도시된 리드-온-칩형 반도체 칩 패키지(200)의 제조 공정 중의 일부인 칩 접착 공정을 나타내는 개략도로서, 액상의 접착제(132)를 반도체 칩(110) 표면에 인가하는 방법의 제1 실시예를 설명하기 위한 개략도이며, 도 5a 내지 도 5e는 도 4의 칩 접착 공정을 단계별로 설명하기 위한 개략도이다. 도 5a 내지 도 5d는 도 4의 A 방향에서 바라본 모습이고, 도 5e는 도 4의 B 방향에서 바라본 모습이다.
우선 도 4 및 도 5a를 참조하면, 웨이퍼(210; wafer) 상에 형성되고 일련의 테스트를 마친 후 개별 칩으로 분리된 반도체 칩(110)이 칩 이송수단(220)에 의하여 집어 올려진다. 반도체 칩(110)의 특정면, 즉 활성면(112)에는 전극 패드들(114)이 형성되어 있으며, 칩 이송수단(220)은 웨이퍼(210)로부터 본딩 스테이지(240; bonding stage)까지 반도체 칩(110)을 이송하기 위한 경로를 제공해 주는 이송 암(222; transfer arm)을 따라 수평 이동 및 수직 이동을 하며, 반도체 칩(110)을 웨이퍼(210)로부터 집어 올리고 본딩 스테이지(240)에 내려 놓는 역할을 한다. 칩 이송수단(220)의 내부에는 반도체 칩(110)을 고정하기 위한 수단, 예를 들어 공기를 흡입하여 반도체 칩(110)을 고정할 수 있는 진공 튜브(224; vacuum tube)가 형성된다.
웨이퍼(210)로부터 분리된 반도체 칩(110)은, 도 4 및 도 5b에 도시된 바와 같이, 칩 이송수단(220)에 의하여 본딩 스테이지(240) 쪽으로 이송된다. 본딩 스테이지(240)의 중앙에는 역시 진공 구멍(242)이 있어서 반도체 칩(110)을 고정할 수 있다. 칩 이송수단(220)이 반도체 칩(110)을 본딩 스테이지(240)에 올려 놓는 순간, 칩 이송수단(220)의 진공 튜브(224)에 의한 공기 흡입은 중단되고, 본딩 스테이지(240)의 진공 구멍(242)을 통한 공기 흡입이 이루어져, 반도체 칩(110)이 본딩 스테이지(240)에 고정될 수 있다.
반도체 칩(110)이 본딩 스테이지(240)에 제공된 직후, 도 4 및 도 5c에 도시된 바와 같이, 접착제 인가 장치(도시되지 않음)에 의하여 반도체 칩(110)의 활성면(112)에 액상의 접착제(132)가 인가된다. 접착제 인가 장치의 구조 및 접착제의 인가 과정은 뒤에서 자세히 설명하겠다. 접착제(132)의 분사를 마친 칩 이송수단(220)은 다시 웨이퍼(210) 쪽으로 이동하여 같은 동작을 반복하고, 본딩 스테이지(240)는 이송 레일(230; transfer rail) 쪽으로 이동한다.
한편, 내부 리드들과 외부 리드들을 포함하는 리드 프레임(120)은, 도 4 및 도 5d에 도시된 바와 같이, 이송 레일(230)을 따라 이송되고, 본딩 스테이지(240)는 이송 레일(230)의 하부로 이동한다. 이송 레일(230)의 상부에는 본딩 헤드(260; bonding head)가 있으며, 본딩 스테이지(240)와 본딩 헤드(260)는 수직 이동을 할 수 있게 되어 있다.
본딩 스테이지(240)가 이송 레일(230)의 하부로 이동되고, 리드 프레임(120)이 이송 레일(230)을 따라 본딩 스테이지(240) 상부까지 이송되면, 도 4 및 도 5e에 도시된 바와 같이, 리드 프레임(120) 하부에 위치하는 본딩 스테이지(240)는 상승하고, 리드 프레임(120) 상부에 있는 본딩 헤드(260)는 하강하여, 칩 접착이 이루어진다. 칩 접착은 압력과 열에 의한 열압착 방법으로서, 액상의 접착제(132)는 순간적으로 경화되면서 접착층(도 3 및 도 5f의 130)을 형성하여, 반도체 칩(110)과 리드 프레임(120) 간의 물리적 접착을 이루게 된다.
접착이 완료되면, 도 5f에 도시된 바와 같이, 본딩 스테이지(240)는 하강하고 본딩 헤드(260)는 상승하며 리드 프레임(120)은 이송 레일(230)을 따라 계속 이송된다. 그리고 지금까지 설명한 단계들이 반복되면서, 다른 반도체 칩과 리드 프레임에 대한 칩 접착 공정이 계속된다. 반도체 칩과 리드 프레임이 제공된 후, 칩 접착이 이루어지기 전에, 반도체 칩과 리드 프레임 간의 위치 정렬이 이루어지나, 이에 대한 설명 및 도시는 생략한다. 또한 본 발명의 경우, 액상의 접착제가 직접 반도체 칩에 인가되어 제공되기 때문에, 종래와 같은 칩 접착 전의 베이킹 단계는 불필요하다.
칩 접착이 완료된 리드 프레임은 이어서 금속 세선에 의한 전기적 접속 공정, 패키지 몸체를 형성하기 위한 봉지 공정, 댐 바 제거 및 외부 리드 절곡 등의 마무리 공정을 거쳐 패키지가 완성된다. 이는 통상적인 패키지 제조 공정에 속하는 단계이며 본 발명과 직접적인 관련이 없기 때문에, 여기서의 설명은 생략하기로 한다.
다음은 접착제 인가 장치의 구조 및 접착제의 인가 과정에 대하여 설명하겠다. 도 6a 내지 도 6c는 도 4 및 도 5에 도시된 접착제 인가 방법의 제1 실시예에 사용되는 접착제 인가 장치의 제1 실시예를 나타내는 사시도 및 단면도이다. 즉, 도 6a는 접착제 인가 장치의 사시도, 도 6b는 저면 사시도, 도 6c는 단면도이다.
본 실시예의 경우, 접착제 인가 장치는 도 6a 내지 도 6c에 도시된 바와 같이 칩 이송수단(220)에 함께 형성된다. 즉, 액상의 접착제(132)가 담겨 있는 접착제 용기(304)와, 접착제(132)를 분사하는 노즐(300; nozzle)과 같은 인가수단과, 공기압 튜브(302)와 같은 가압수단이 칩 이송수단(220)에 함께 형성된다. 칩 이송수단(220)에는 전술한 바와 같이 반도체 칩을 고정하기 위한 진공 튜브(224) 및 진공 홈(226)이 형성되어 있다. 진공 홈(226)은 반도체 칩의 전극 패드들이 활성면의 중앙부를 따라 연배열된 것과 같이 길다란 홈의 형태를 갖기 때문에, 반도체 칩을 진공 흡착하여 고정하더라도 전극 패드에 영향을 미치지 않는다. 접착제 용기(304)와 공기압 튜브(302) 및 노즐(300)은 기존의 칩 이송수단의 기능을 저해하지 않는 한도 내에서 임의로 형성할 수 있다.
접착제 인가 장치의 작용을 보면, 접착제 용기(304)에 공기압 튜브(302)를 통하여 공기압이 가해짐으로써, 노즐(300)을 통하여 접착제(132)가 반도체 칩의 표면에 분사된다. 접착제(132)는 소정의 점도를 갖는 액상의 물질로서, 전기적으로는 절연물질이며, 전기적으로는 비전도성 물질이며 주로 에폭시(epoxy)와 같은 열경화성 수지(thermosetting resin)가 사용되나, 폴리에테르 아미드(polyether amid)나 폴리이미드 실록산(polyimide siloxane)과 같은 열가소성 수지(thermoplastic resin)도 사용될 수 있다. 열경화 온도는 열경화성 수지인 경우 150~200℃, 열가소성 수지인 경우 200~400℃이다.
이상은 액상의 접착제를 반도체 칩에 인가하여 접착층을 형성함으로써 반도체 칩과 리드 프레임 간의 물리적 접착을 구현하는 방법 및 장치의 제1 실시예에 대한 설명이었고, 이하에서는 제2 실시예에 대하여 설명하겠다. 도 7은 도 3에 도시된 리드-온-칩형 반도체 칩 패키지(200)의 제조 공정 중의 일부인 칩 접착 공정을 나타내는 개략도로서, 액상의 접착제(132)를 반도체(100) 칩 표면에 인가하는 방법의 제2 실시예를 설명하기 위한 개략도이고, 도 8a 내지 도 8f는 도 7의 칩 접착 공정을 단계별로 설명하기 위한 개략도이다. 도 8은 모두 도 7의 A 방향에서 바라본 모습이다.
도 7 및 도 8a를 참조하면, 전술한 제1 실시예와 마찬가지로, 웨이퍼(210) 상에 형성되고 일련의 테스트를 마친 후 개별 칩으로 분리된 반도체 칩(110)이 칩 이송수단(220)에 의하여 집어 올려진다. 칩 이송수단(220)은 이송 암(222)을 따라 수평 이동 및 수직 이동을 함으로써 반도체 칩(110)을 웨이퍼(210)로부터 집어 올리고 본딩 스테이지(도 8b의 250a)에 내려 놓을 수 있다. 칩 이송수단(220)의 내부에는 반도체 칩(110)을 고정하기 위한 수단인 진공 튜브(224)가 형성되어 있다.
웨이퍼(210)로부터 분리된 반도체 칩(110)은, 도 7 및 도 8b에 도시된 바와 같이, 칩 이송수단(220)에 의하여 본딩 스테이지(250a) 쪽으로 이송된다. 본딩 스테이지(250a)의 중앙에는 역시 반도체 칩(110)을 고정할 수 있는 진공 구멍(도시되지 않음)과 같은 수단이 형성되어 있다. 칩 이송수단(220)이 반도체 칩(110)을 본딩 스테이지(250a)에 올려 놓는 순간, 칩 이송수단(220)의 진공 튜브(224)에 의한 공기 흡입은 중단되고, 본딩 스테이지(250a)의 진공 구멍(도시되지 않음)을 통한 공기 흡입이 이루어져, 반도체 칩(110)이 본딩 스테이지(250a)에 고정된다.
반도체 칩(110)이 본딩 스테이지(250a)에 제공된 후에는, 도 7 및 도 8c에 도시된 바와 같이, 접착제 인가 장치(310, 312)에 의하여 반도체 칩(110)에 접착제(132)가 인가된다. 이 때 본딩 스테이지(250a)는 상승하고 접착제 인가 장치(310, 312)는 하강한다. 접착제 인가 장치는 인가수단(310)과 가압수단(312)으로 이루어지며, 별도의 접착제 용기(314)가 있다. 접착제 인가 장치의 구조 및 접착제의 인가 과정은 뒤에서 자세히 설명하겠다. 한편, 본 실시예의 본딩 스테이지(250)는 두 개의 부분(250a, 250b)으로 나뉘어져 있으며, 반도체 칩(110)이 놓여지는 부분(250a)의 반대쪽 부분(250b)은 이송 레일(230)의 하부에 위치한다.
접착제 인가 장치(310, 312)에 의하여 접착제(132)가 반도체 칩(110)에 인가되고 나면, 도 7 및 도 8d에 도시된 바와 같이, 본딩 스테이지(250a, 250b)는 다시 하강하고 접착제 인가 장치(310, 312)는 상승한다. 그리고 나서 접착제 인가 장치(310, 312)는 접착제 용기(314) 쪽으로 회전 이동하고, 본딩 스테이지(250a, 250b)는 180。 회전 이동하여 서로 위치를 바꾼다.
즉, 도 7 및 도 8e에 도시된 바와 같이, 접착제(132)가 인가된 반도체 칩(110)이 놓여있는 본딩 스테이지(250a)는 이송 레일(230)의 하부로 이동한다. 그리고 내부 리드들과 외부 리드들을 포함하는 리드 프레임(120)은 이송 레일(230)을 따라 이송되어 온다. 이송 레일(230)의 상부에는 본딩 헤드(260)가 있으며, 본딩 스테이지(250a)와 본딩 헤드(260)는 수직 이동을 할 수 있게 되어 있다. 한편, 다른쪽 본딩 스테이지(250b)에는 새로운 반도체 칩(110')이 칩 이송수단(220)에 의하여 제공된다. 즉, 도 8b를 참조하여 전술한 바와 같은 단계가 수행되는 것이다.
도 8e는 칩 접착이 이루어지는 단계를 설명하기 위한 도면이다. 리드 프레임(120) 하부에 위치하는 본딩 스테이지(250a)는 상승하고, 리드 프레임(120) 상부에 있는 본딩 헤드(260)는 하강하여, 반도체 칩(110)과 리드 프레임(120)을 열압착함으로써 물리적 접착을 이루게 한다. 한편, 다른쪽 본딩 스테이지(250b)에서는 새로운 반도체 칩(110')에 접착제(132)가 인가되는 과정이 동시에 이루어진다. 이는 도 8c를 참조하여 전술한 바와 같다.
칩 접착이 완료되면, 도 8d에서 설명한 바와 같이, 본딩 스테이지(250a, 250b)는 하강하고 본딩 헤드는 상승하며, 리드 프레임(120)은 이송 레일(230)을 따라 계속 이송된다. 그리고 지금까지 설명한 단계들이 반복되면서, 반도체 칩과 리드 프레임 간의 칩 접착 공정이 계속된다. 이후의 공정에 대해서는 전술한 실시예에서와 마찬가지로 설명을 생략한다.
다음은 본 실시예에서 예로 든 접착제 인가 장치의 구조 및 접착제의 인가 과정에 대하여 설명하겠다. 도 9는 도 7 및 도 8에 도시된 접착제 인가 방법의 제2 실시예에 사용되는 접착제 인가 장치의 제2 실시예를 나타내는 저면 사시도이고, 도 10a 내지 도 10c는 도 9에 도시된 접착제 인가 장치의 작용의 일부를 설명하기 위한 개략도이다.
본 실시예의 접착제 인가 장치는 도 10에 도시된 바와 같은 별도의 접착제 용기(314)와, 도 9 및 도 10에 도시된 바와 같은 돌출턱(310)과 같은 인가수단과, 회전막대(312)와 같은 가압수단으로 이루어진다. 도 9를 보면, 돌출턱(310)과 같은 접착제 인가수단은 점도를 갖는 접착제가 묻어 나오기 용이한 형태로 형성되어 있다.
접착제의 인가 과정을 보면, 접착제(132)가 충진되어 있는 접착제 용기(314)의 상부에서 돌출턱(310)이 형성된 회전 막대(312)가 하강하여(도 10a 참조), 돌출턱(310)에 접착제(132)를 묻힌 다음(도 10b 참조), 다시 상승하여 접착제(132)를 묻힌 상태로 본딩 스테이지에 놓인 반도체 칩 쪽으로 이동하게 된다(도 10c 참조). 이어서, 도 8c 및 도 8f를 참조하여 앞서 설명한 바와 같이, 회전 막대(312)가 돌출턱(310)을 아래로 누름으로써 돌출턱(310)에 묻어 있던 접착제(132)가 반도체 칩(110)의 표면에 도포되는 것이다.
이상 설명한 바와 같이 본 발명의 구조에 따르면, 반도체 칩과 리드 프레임 간의 물리적 접착이 단일층의 접착층에 의하여 구현되기 때문에, 접착 계면의 수가 감소됨으로써 크랙, 박리, 흡습 등의 불량 발생률이 감소하고 패키지 신뢰성이 높아지는 이점이 있다.
또한 본 발명의 방법에 따르면, 소정의 점도를 갖는 액상의 접착제를 반도체 칩의 표면에 한 번에 인가할 수 있기 때문에, 칩 접착 공정이 단순해지고 제조 원가가 저렴해지는 이점이 있다.
또한 종래의 접착 테이프에 비해 취급이 용이하고 신뢰성도 향상되는 이점이 있다.

Claims (17)

  1. 복수개의 전극 패드들이 형성된 특정면을 포함하는 반도체 칩;
    상기 반도체 칩의 상기 특정면 상부에 위치하고 상기 전극 패드들이 외부로 노출되도록 배열된 복수개의 내부 리드들과, 상기 내부 리드들과 각각 일체형으로 형성된 복수개의 외부 리드들을 포함하는 리드 프레임;
    상기 반도체 칩의 상기 특정면과 상기 리드 프레임의 상기 내부 리드들 사이에 개재되어 상호간에 물리적인 접착을 이루며, 소정의 점도를 갖는 액상의 접착제로부터 형성되는 접착층;
    상기 전극 패드들과 상기 내부 리드들을 각각 전기적으로 상호 접속하는 복수개의 금속 세선; 및
    상기 반도체 칩과 상기 내부 리드들과 상기 금속 세선들을 외부 오염으로부터 보호하기 위하여 봉지수지로 봉지하여 형성된 패키지 몸체;
    를 포함하는 리드-온-칩형 반도체 칩 패키지.
  2. 제 1 항에 있어서, 상기 반도체 칩의 상기 전극 패드들은 상기 특정면 중앙부에 형성되는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지.
  3. 제 1 항에 있어서, 상기 접착층은 단일층으로 이루어지는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지.
  4. (a) 복수개의 전극 패드들이 형성된 특정면을 포함하는 반도체 칩과, 복수개의 내부 리드들과 복수개의 외부 리드들을 포함하는 리드 프레임이 각각 제공되는 단계;
    (b) 소정의 점도를 갖는 액상의 접착제가 상기 반도체 칩의 상기 특정면 상부에 인가되는 단계;
    (c) 상기 접착제가 인가된 상기 반도체 칩이 상기 리드 프레임의 하부에 위치되고, 상기 전극 패드들이 상기 내부 리드들 사이로 노출되도록 상기 반도체 칩과 상기 리드 프레임이 정렬되고, 상기 접착제에 의하여 상기 반도체 칩과 상기 내부 리드들이 물리적으로 상호 접착되는 단계; 및
    (d) 상기 전극 패드들과 상기 내부 리드들이 금속 세선에 의하여 각각 전기적으로 상호 접속되고, 상기 반도체 칩과 상기 내부 리드들과 상기 금속 세선들이 봉지수지로 봉지되어 패키지 몸체가 형성되는 단계;
    를 포함하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  5. 제 4 항에 있어서, 상기 액상의 접착제가 상기 반도체 칩의 상기 특정면 상부에 인가되는 (b) 단계는 접착제 인가수단에 의하여 이루어지는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  6. 제 5 항에 있어서, 상기 접착제 인가수단은 상기 접착제가 충진되는 접착제 용기와, 상기 접착제 용기에 충진된 상기 접착제를 상기 반도체 칩에 인가하기 위한 가압수단을 더 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  7. 제 4 항에 있어서, 상기 접착제에 의하여 상기 반도체 칩과 상기 내부 리드들이 물리적으로 상호 접착되는 (c) 단계는 상기 접착제가 경화되어 접착층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  8. 제 4 항에 있어서, 상기 접착제는 열경화성 수지인 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  9. 제 4 항에 있어서, 상기 접착제는 열가소성 수지인 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  10. (a) 복수개의 전극 패드들이 형성된 특정면을 포함하는 반도체 칩이 웨이퍼로부터 분리되고 칩 이송수단에 의하여 본딩 스테이지에 제공되며, 복수개의 내부 리드들과 복수개의 외부 리드들을 포함하는 리드 프레임이 이송 레일에 제공되는 단계;
    (b) 소정의 점도를 갖는 액상의 접착제가 접착제 인가수단에 의하여 상기 본딩 스테이지에 제공된 상기 반도체 칩의 상기 특정면 상부에 인가되는 단계;
    (c) 상기 접착제가 인가된 상기 반도체 칩이 상기 본딩 스테이지의 이동에 의하여 상기 이송 레일에 제공된 상기 리드 프레임의 하부에 위치되고, 상기 전극 패드들이 상기 내부 리드들 사이로 노출되도록 상기 반도체 칩과 상기 리드 프레임이 정렬되는 단계;
    (d) 상기 이송 레일 상부에 위치한 본딩 헤드와 상기 이송 레일 하부에 위치한 상기 본딩 스테이지가 상기 이송 레일에 제공된 상기 리드 프레임을 열압착함으로써 상기 반도체 칩에 인가된 상기 접착제가 경화되어 접착층을 형성하고 상기 반도체 칩과 상기 내부 리드들이 상기 접착층을 통하여 물리적으로 상호 접착되는 단계; 및
    (e) 상기 전극 패드들과 상기 내부 리드들이 금속 세선에 의하여 각각 전기적으로 상호 접속되고, 상기 반도체 칩과 상기 내부 리드들과 상기 금속 세선들이 봉지수지로 봉지되어 패키지 몸체가 형성되는 단계;
    를 포함하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  11. 제 10 항에 있어서, 상기 액상의 접착제가 상기 접착제 인가수단에 의하여 상기 반도체 칩의 상기 특정면 상부에 인가되는 (b) 단계에서 상기 접착제 인가수단은 상기 칩 이송수단에 형성되는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  12. 제 11 항에 있어서, 상기 칩 이송수단에 형성된 상기 접착제 인가수단은 상기 접착제가 충진되는 접착제 용기와, 상기 접착제 용기에 충진된 상기 접착제를 상기 반도체 칩에 인가하기 위한 가압수단을 더 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  13. 제 12 항에 있어서, 상기 접착제 인가수단은 상기 접착제 용기에 충진된 상기 접착제가 공기압에 의하여 상기 반도체 칩에 분사되는 노즐로 이루어지는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  14. 제 10 항에 있어서, 상기 액상의 접착제가 상기 접착제 인가수단에 의하여 상기 반도체 칩의 상기 특정면 상부에 인가되는 (b) 단계에서 상기 접착제 인가수단은 상기 접착제가 충진되는 접착제 용기와, 상기 접착제 용기에 충진된 상기 접착제를 상기 반도체 칩에 인가하기 위한 가압수단을 더 포함하는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  15. 제 14 항에 있어서, 상기 접착제 인가수단은 상기 접착제 용기에 충진된 상기 접착제를 상기 반도체 칩에 도포하기 위한 돌출턱으로 이루어지는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  16. 제 10 항에 있어서, 상기 접착제가 인가된 상기 반도체 칩이 상기 이송 레일에 제공된 상기 리드 프레임의 하부에 위치되는 (c) 단계는 상기 본딩 스테이지의 평행이동에 의하여 이루어지는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
  17. 제 10 항에 있어서, 상기 접착제가 인가된 상기 반도체 칩이 상기 이송 레일에 제공된 상기 리드 프레임의 하부에 위치되는 (c) 단계는 상기 본딩 스테이지의 회전이동에 의하여 이루어지는 것을 특징으로 하는 리드-온-칩형 반도체 칩 패키지의 제조 방법.
KR1019970008645A 1997-03-14 1997-03-14 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지 KR100203935B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008645A KR100203935B1 (ko) 1997-03-14 1997-03-14 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008645A KR100203935B1 (ko) 1997-03-14 1997-03-14 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR19980073405A KR19980073405A (ko) 1998-11-05
KR100203935B1 true KR100203935B1 (ko) 1999-06-15

Family

ID=19499722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008645A KR100203935B1 (ko) 1997-03-14 1997-03-14 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR100203935B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843217B1 (ko) * 2006-12-15 2008-07-02 삼성전자주식회사 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
KR101366672B1 (ko) * 2012-11-20 2014-02-25 주식회사 프로텍 반도체 칩 다이 본딩 방법 및 반도체 칩 다이 본딩 장치

Also Published As

Publication number Publication date
KR19980073405A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US7520052B2 (en) Method of manufacturing a semiconductor device
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
JP3839323B2 (ja) 半導体装置の製造方法
JP2882780B2 (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US20030214023A1 (en) Semiconductor device having multi-chip package
US8815645B2 (en) Multi-chip stacking method to reduce voids between stacked chips
TW200414471A (en) Semiconductor device and manufacturing method for the same
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US20120217657A1 (en) Multi-chip module package
US6337226B1 (en) Semiconductor package with supported overhanging upper die
JPH08293524A (ja) 半導体装置およびその製造方法
US6960491B2 (en) Integrated circuit packaging for improving effective chip-bonding area
JPH08306738A (ja) 半導体装置およびその製造方法
US7919853B1 (en) Semiconductor package and fabrication method thereof
CN114530422A (zh) 堆叠式半导体封装结构及其制法
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US20080265393A1 (en) Stack package with releasing layer and method for forming the same
KR100203935B1 (ko) 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
KR100220709B1 (ko) 액상의 접착제를 리드 하부면에 도포하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP2005142452A (ja) 半導体装置及びその製造方法
JPH0547988A (ja) 半導体装置
KR100610916B1 (ko) 반도체패키지
JPH0982846A (ja) 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム
JP3930949B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee