JP2914624B2 - リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 - Google Patents

リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法

Info

Publication number
JP2914624B2
JP2914624B2 JP9105762A JP10576297A JP2914624B2 JP 2914624 B2 JP2914624 B2 JP 2914624B2 JP 9105762 A JP9105762 A JP 9105762A JP 10576297 A JP10576297 A JP 10576297A JP 2914624 B2 JP2914624 B2 JP 2914624B2
Authority
JP
Japan
Prior art keywords
lead
lead frame
internal
adhesive layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9105762A
Other languages
English (en)
Other versions
JPH1050918A (ja
Inventor
榮 宰 宋
ジェオン 佑 徐
昇 晧 安
贊 丞 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH1050918A publication Critical patent/JPH1050918A/ja
Application granted granted Critical
Publication of JP2914624B2 publication Critical patent/JP2914624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードオンチップ
半導体パッケージに関し、より詳細には、液状の接着剤
をリードフレームに塗布して形成された不連続的な接着
層により、半導体チップとリードフレーム間の接着を実
現するリードオンチップ半導体パッケージ及びその製造
方法に関する。
【０００２】
【従来の技術】半導体集積回路素子の集積度が増加する
にしたがって、半導体チップのサイズが増加している。
しかしながら、半導体チップを収容し、且つ外部システ
ムに実装されるパッケージでは、そのサイズの減少が要
望されている。このようなパッケージの小型化に対する
要求に応じて、多くのパッケージング技術が開発されて
いるが、その一つが、リードオンチップ（ＬＯＣ）半導
体パッケージである。
【０００３】前記ＬＯＣパッケージでは、複数のリード
が半導体チップの活性面の上部に配置されて取り付けら
れ、これによりリードオンチップ構造を形成する。ま
た、ＬＯＣパッケージでは、ダイパッド（又はリードフ
レームパッド）無しに半導体チップがリードに直接取り
付けられるため、パッケージ内に搭載可能な半導体素子
のサイズが増加するという長所を有する。その他にも、
リードフレームの設計自由度が増加するだけでなく、半
導体素子の特性が向上するという長所などを有する。
【０００４】従来の一般的なＬＯＣパッケージを図面を
参照して説明する。
【０００５】図７は、従来技術によるリードフレームを
用いたＬＯＣ半導体パッケージ５０の部分切欠斜視図で
あり、図８は、図７に示したＬＯＣ半導体パッケージ５
０における半導体チップ１０、接着テープ３０、リード
フレーム２０の関係を示す分解斜視図である。
【０００６】図７及び図８を参照すると、従来のＬＯＣ
半導体パッケージ５０は、リードフレーム２０の内部リ
ード２２が半導体チップ１０の活性面に取り付けられる
構造を有する。前記リードフレーム２０と半導体チップ
１０とは、接着テープ３０により取り付けられている。
前記接着テープ３０は、３つの層、すなわち、ポリイミ
ド等のベースフィルム３２の両面に熱硬化性エポキシの
ような接着層３４、３６が塗布された構造を有するもの
である。前記半導体チップ１０は、電極パッド１２が半
導体チップ１０の活性面の中央部に配設された、いわゆ
るセンタパッド型チップである。前記リードフレーム２
０は、電極パッド１２が外部に露出されるように離隔配
置された内部リード２２を含む。前記電極パッド１２
は、電極パッド１２に延びる内部リード２２に電気的に
連結される。
【０００７】前記半導体チップ１０とリードフレーム２
０間の電気的連結は、ボンディングワイヤ４０により行
われる。リードフレーム２０の内部リード２２が半導体
チップ１０の中央部に配設された電極パッド１２に非常
に近接しているので、ボンディングワイヤ４０の長さを
短くすることができる。前記半導体チップ１０と内部リ
ード２２及びボンディングワイヤ４０は、外部環境から
の汚染を防止するため、エポキシ樹脂等の封止手段によ
り封止することにより、パッケージ胴体５２が得られ
る。封止工程後、図８に示したリードフレーム２０のダ
ムバー２６及び縁部２８は、除去される。次いで、図７
に示したようにパッケージ胴体５２から露出した外部リ
ード２４は、外部システム（図示せず）に実装するのに
適合な形態で変形される。前記タイバー２７は、パッケ
ージ胴体５２を形成するエポキシ樹脂との結合力を増加
させる役割をし、半導体チップに電源を安定的に供給す
るためのバスバーを形成するときに使用される。
【０００８】かかる構造を有するＬＯＣパッケージ５０
の製造方法を簡単に説明する。まず、両面接着性を有す
る接着テープ３０をリードフレーム２０の内部リード２
２の下部に位置させる。次に、前記接着テープ３０の下
部に半導体チップ１０を位置させる。すなわち、接着テ
ープ３０は第１接着層３４によりリードフレーム２０の
内部リード２２に取り付けられ、半導体チップ１０は第
２接着層３６により接着テープ３０に取り付けられる。
このようなチップ接着段階は、接着テープ３０を適当な
サイズで切断する工程を含む。同時に、所定の温度でテ
ープ３０に圧力を加えながら、テープ３０をチップ１０
に接着する。その後、ワイヤボンディング、封止、折曲
等の工程を経てＬＯＣパッケージ５０が完成される。
【０００９】
【発明が解決しようとする課題】しかるに、従来のＬＯ
Ｃ構造では、次のような問題点を有する。
【００１０】まず、第１は、接着テープの構造上の問題
である。接着テープは、３つの層を有するので、半導体
チップとリードフレーム間の接着界面は、４つになる。
性質の異なる２物質間の接着界面では、熱応力によるク
ラック又は剥離等の不良が生じやすく、吸湿性も高くな
り、パッケージの信頼性を低下させる要因にもなる。
【００１１】第２の問題点は、接着テープの製造に関連
することである。接着テープは、ベースフィルムの一方
の面に接着物質を塗布し硬化した後、さらにベースフィ
ルムの他方の面に接着物質を塗布し硬化させることによ
り、製造される。従って、製造工程が複雑であるだけで
なく、両面に接着層が存在するため、接着テープの取扱
いも容易ではない。
【００１２】さらに第３の問題点は、ＬＯＣパッケージ
の組立工程に関連することである。接着テープは、チッ
プ接着工程の際、チップ接着と同時に適当なサイズで切
断されなければならい。したがって、製造工程が煩雑で
あり、接着テープの切断に起因するバリのような機械的
不良が生じ、パッケージの信頼性が低下する。また、接
着テープのベースフィルムとして使用されるポリイミド
の価格が高いだけでなく、接着テープの製造及びチップ
接着工程が複雑であるので、製造費用が上昇するという
問題もある。
【００１３】したがって、本発明の目的は、半導体チッ
プとリードフレーム間の接着界面の数を減少させること
により、ＬＯＣ半導体パッケージの信頼性を向上させる
ＬＯＣ半導体パッケージを提供ことにある。
【００１４】本発明の他の目的は、液状の接着剤をリー
ドフレームに塗布して形成された接着層により、半導体
チップとリードフレーム間の接着を実現するＬＯＣ半導
体パッケージの製造方法を提供することにある。
【００１５】本発明のさらに他の目的は、ＬＯＣ半導体
パッケージの製造費用を減少させるＬＯＣ半導体パッケ
ージ及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の第１の発明は、複数の電極パッドが
形成された主面を有する半導体チップと、前記半導体チ
ップの主面上に位置し、前記電極パッドが露出されるよ
うに配列された複数の内部リードと複数の外部リードと
を有するリードフレームと、前記半導体チップの主面と
前記リードフレームの複数の内部リードとの間に位置
し、接着剤により、前記リードフレームの前記複数の内
部リードと前記半導体チップの主面とを接着させる接着
層と、前記各々の電極パッドと前記各々の内部リードと
を電気的に相互接続する複数のボンディングワイヤと、
前記半導体チップ、前記接着層、前記リードフレームの
複数の内部リード及び前記ボンディングワイヤを封止す
る封止手段とからなるリードオンチップ半導体パッケー
ジにおいて、前記リードフレームの複数の内部リードの
先端部が連結バーにより連結され、当該複数の内部リー
ドの最外側に他の内部リードの幅より大きい幅の１つ以
上の最外側リードを形成するリードフレームを有するこ
とを要旨とする。従って、液状の接着剤の厚さを均一に
形成することができる。また、内部リードの上面に不連
続的な接着層が形成できる。
【００１７】請求項２記載の第２の発明は、複数の電極
パッドが形成された主面を有する半導体チップ及び、複
数の内部リードと複数の外部リードとを有し、当該複数
の内部リードの各先端を連結し、当該内部リードに対し
て直角方向に形成された連結バー及び当該複数の内部リ
ードの最外側に他の内部リードの幅より大きい幅の１つ
以上の最外側リードを形成するリードフレームを用意す
る段階と、前記リードフレームの前記連結バーの上面
に、接着剤を塗布して接着層を形成する段階と、前記接
着層が形成された連結バーを、前記各々の内部リードに
対応するように切断分離することにより、前記接着層を
各内部リードの上面に不連続的に形成する段階と、前記
電極パッドが前記複数の内部リードの間に露出されるよ
うに前記リードフレームを前記半導体チップの主面上に
位置させた後、前記内部リードに形成された前記接着層
を介して前記リードフレームと前記半導体チップとを接
着する段階と、前記各々の電極パッドと前記各々の内部
リードとをボンディングワイヤにてお互いに電気的に連
結する段階と、前記半導体チップ、前記接着層、前記リ
ードフレームの複数の内部リード及び前記ボンディング
ワイヤを封止手段で封止する段階とを含むことを要旨と
する。従って、液状の接着剤の厚さを均一に形成するこ
とができる。また、内部リードの上面に不連続的な接着
層が形成できる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照として説明する。
【００１９】図１は、本発明の一実施の形態によるＬＯ
Ｃ半導体パッケージ１００を示す部分切欠斜視図であ
り、図２は、図１に示したパッケージに使用されるリー
ドフレーム１２０であって、液状の接着剤を塗布して形
成された不連続的な接着層１３０を有するリードフレー
ム１２０を示す斜視図である。
【００２０】図１及び図２を参照すると本発明のＬＯＣ
半導体パッケージ１００は、従来と同様に、リードフレ
ーム１２０の内部リード１２２が半導体チップ１１０の
主面に接着される構造を有する。この際、半導体チップ
１１０とリードフレーム１２０間の接着は、単一の接着
層１３０により達成される。前記半導体チップ１１０
は、その主面に形成された複数の電極パッド１１２を有
する。前記電極パッド１１２の位置は、好ましくは主面
の中央部に形成されるが、中央部に限定されるものでは
ない。前記半導体チップ１１０とリードフレーム１２０
が接着された後、半導体チップ１１０の電極パッド１１
２は、リードフレーム１２０の内部リード１２２と電気
的に連結されなければならないので、当該内部リード１
２２は、電極パッド１１２が外部に露出されるように配
列された形態を有する。
【００２１】前記半導体チップ１１０とリードフレーム
１２０間の電気的接続は、従来と同様にボンディングワ
イヤ１４０のような接続手段により行われる。また、半
導体チップ１１０と接着層１３０と内部リード１２２及
びボンディングワイヤ１４０は、外部環境からの汚染を
防止するため、エポキシのような封止手段により封止さ
れてパッケージ胴体１５０を形成する。封止工程後、図
２に示したリードフレーム１２０のダムバー１２６と縁
部１２８は除去され、パッケージ胴体１５０から突出し
た外部リード１２４は、図１に示したように、外部シス
テム（図示せず）に実装するのに適合な形態で折曲され
る。前記内部リード１２２と外部リード１２４の間に位
置するダムバー１２６は、リードフレーム１２０を支持
するだけでなく、封止工程の際に封止手段の流れを防止
する役割をする。また、リードフレーム１２０の縁部１
２８は、製造工程中にリードフレーム１２０を安定的に
維持させる役割をする。パッケージ胴体の内部に残存す
るタイバー１２７は、パッケージ胴体１５０を形成する
エポキシ樹脂との結合力を増加させる役割をし、半導体
チップ１１０に電源を安定的に供給するためのバスバー
（図示せず）を形成する時にも使用される。図２の参照
符号１２３は、最外側リードを示したものであり、これ
については後述する。
【００２２】本発明では、接着層１３０により半導体チ
ップ１１０とリードフレーム１２０間の接着を行うこと
が特徴的である。前記接着層１３０は、従来の３層の接
着テープとは別に、単一層よりなる。また、接着層１３
０は、所定の粘度を有する液状の接着剤をリードフレー
ム１２０の内部リード１２２上に連続的に塗布し、硬化
することにより、不連続的な接着層１３０を形成する一
連の工程を経て形成される。
【００２３】図３は、図２の不連続的な接着層１３０を
形成するため、液状の接着剤１３２をリードフレームの
内部リード１２２に塗布する過程を説明するための概略
図である。図２及び図３を参照すると、まず、液状の接
着剤１３２が、図３に示したように、塗布手段により内
部リード１２２に塗布され、次いで、図示しない硬化工
程を経ることにより、図２のように半硬化状態の不連続
的な接着層１３０が得られる。前記接着剤１３２として
は、電気的に絶縁性を有する熱可塑性樹脂や熱硬化性樹
脂のいずれも使用可能であるが、再作業が可能であり、
取扱いが容易である点から、ポリエーテルアミドやポリ
イミドシロキサン、ポリイミド等の熱可塑性樹脂が主に
使用される。
【００２４】前記接着剤１３２は、液状であり、所定の
粘度を有する。したがって、内部リード１２２に接着剤
１３２を連続的に塗布することが可能であり、また、内
部リード１２２間の空間に塗布された接着剤１３２が自
然に除去されるので、接着剤１３２が内部リード１２２
の上面のみに存在することになる。前記液状の接着剤１
３２の粘性は、特に限定されるものではなく、内部リー
ド間の空間に塗布された接着剤は自然に除去される反
面、内部リードの上面に塗布された接着剤は残存するこ
とができる程度の粘性であれば、充分である。
【００２５】接着剤１３２の塗布手段としては、図３に
示したように、ディスペンサー８０を使用することがで
きる。前記ディスペンサー８０は、液状の接着剤１３２
が入っているシリンジ８２と、接着剤１３２をシリンジ
８２から噴射するための通路であるノズル８４と、シリ
ンジ８２内の接着剤１３２をノズル８４を介して噴射さ
せる手段である空気注入管８６とを含む。また、図示し
ないが、ディスペンサー８０には駆動手段を含ませるこ
とができる。前記駆動手段は、ディスペンサー８０を内
部リードに対して直角方向で移動させることが可能であ
る。前記空気注入管８６を介してシリンジ８２内の接着
剤１３２に一定の圧力を加え、駆動手段によりディスペ
ンサー８０を一定の速度で移動させながら、内部リード
１２２に液状の接着剤１３２を塗布する。
【００２６】前記内部リード１２２間の間隔は、必ずし
も同一である必要はないが、均一の接着層を得るため
に、内部リード１２２の最外側に他の内部リードより広
い幅を有する最外側リード１２３を形成することができ
る。その理由は、ディスペンサー８０で接着剤１３２を
塗布するとき接着剤１３２の滴下、ディスペンサーの速
度差異等の好ましくない現象に起因して、開始点と終了
点において塗布された接着剤１３２の厚さが不均一にな
ることである。
【００２７】したがって、開始点と終了点に位置した最
外側リード１２３の幅を他の内部リード１２２の幅より
大きくすることにより、液状の接着剤１３２の厚さを均
一に形成することができる。前記接着剤１３２は、所定
の粘度を有するが、内部リード１２２の上面に塗布され
た接着剤１３２がリード間の空間に流れるおそれがあ
る。よって、内部リード１２２は、接着層１３０が形成
される内部リード１２２の表面に多様な形態のくぼみを
形成することができる。
【００２８】図４に多様な形態の窪みを有する内部リー
ドの上面を示した。ディンプル１２５ａ、溝１２５ｂ、
コイン領域１２５ｃのようなくぼみは、通常のリードフ
レーム加工方法、例えば、エッチングやスタンピング方
法により形成することができる。
【００２９】塗布段階後、液状の接着剤１３２を硬化す
ることにより、液状の接着剤１３２が半硬化状態の接着
層１３０に変化する。接着剤が熱可塑性樹脂である場
合、硬化は、半硬化状態の接着層が形成されるように約
２００℃で行われ、熱硬化性樹脂の場合は約１５０℃で
行われる。半硬化状態の接着層１３０が形成されてか
ら、図５に示したように、熱圧着によるチップ接着工程
が進行される。これについては、図５を参照として詳述
する。
【００３０】図５は、図２の不連続的な接着層１３０を
有するリードフレーム１２０を半導体チップ１１０に取
り付けるチップ接着段階を説明するための概略図であ
る。図５に示したように、半硬化状態の接着層１３０を
有するリードフレーム１２０が、半導体チップ１１０の
主面上に整列された後、熱圧着により半導体チップ１１
０に取り付けられる。熱可塑性樹脂の場合、約４００℃
でチップ接着段階が行われ、熱硬化性樹脂の場合、約２
００℃で行われる。前記熱可塑性樹脂は、熱硬化性樹脂
に比べてガラス転移温度（Ｔｇ）が高いため、チップ接
着段階の際に熱硬化性樹脂より高い温度で硬化されるべ
きであるが、以後のワイヤボンディング段階では温度の
影響を受けない。
【００３１】結論的に、図３に示したように、接着剤塗
布段階が行われ、次に、図示しないが、塗布された接着
剤の硬化段階が行われ、図５に示したように、熱圧着に
よるチップ接着が実行される。図２に示したリードフレ
ームは、硬化された接着層を含み、図１に示したＬＯＣ
パッケージは、チップ接着が完了されたリードフレーム
を含む。
【００３２】図１乃至図５を参照として本発明の一実施
の形態を説明したように、本発明の接着層１３０は、従
来の３層構造の接着テープとは異なり、単一層を有する
ので、接着界面の数が減少し、これにより改善された信
頼性を有するＬＯＣパッケージ１００が得られる。ま
た、接着層１３０は、接着剤１３２を塗布する簡単な工
程により形成されるので、従来の接着テープに比べて簡
単な製造工程及び低コストを達成することがきる。さら
に、接着テープの切断による信頼性低下の問題も解決す
ることができる。
【００３３】しかるに、本発明の接着層は、他の方法で
形成することもできる。これらの例を図６（Ａ）乃至図
６（Ｃ）に示す。図６（Ａ）乃至図６（Ｃ）は、図２の
不連続的な接着層１３０を形成するための他の工程を示
す部分斜視図である。図６（Ａ）に示したように、内部
リード１２２の先端部分には、連結バー１２１が形成さ
れている。この連結バー１２１は、内部リード１２２に
対して直角方向に形成される。連結バー１２１の上面に
は、図６（Ｂ）に示したように、液状の接着剤１３２が
塗布されている。次いで、硬化工程（図示せず）を経て
図８（Ｃ）に示したような硬化層１３０が得られる。そ
の後、接着層１３０を有する連結バー１２１を、各内部
リードに対応するように切断除去することにより、内部
リード１２２の上面に不連続的な接着層が形成される。
この際、図示しないが、切断を容易にするために、連結
バーにおける切断除去部分に、予め切欠や溝を形成する
こともできる。
【００３４】以上、好ましい実施の形態に関連して本発
明を説明したが、本発明は、その精神又は主要な特徴か
ら逸脱することなく、他の種々の形態で実施することが
できる。例えば、液状の接着剤を塗布する方法として、
スクリンプリント法やスプレー法も可能である。したが
って、本発明の請求範囲の要旨及び範囲は、ここに開示
した実施の形態に限定するものではない。
【００３５】
【発明の効果】以上説明したように、本発明のリードオ
ンチップ半導体パッケージは、リードフレームの複数の
内部リードの先端部が連結バーにより連結され、当該複
数の内部リードの最外側に他の内部リードの幅より大き
い幅の１つ以上の最外側リードを形成するので、液状の
接着剤の厚さを均一に形成することができる。また、内
部リードの上面に不連続的な接着層が形成できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるＬＯＣ半導体パッ
ケージを示す部分切欠斜視図である。
【図２】図１に示したパッケージに使用されるリードフ
レームであって、液状の接着剤を塗布して形成された不
連続的な接着層を有するリードフレームを示す斜視図で
ある。
【図３】図２の不連続的な接着層を形成するために、液
状の接着剤をリードフレームに塗布する過程を説明する
ための概略図である。
【図４】図２に示したリードフレームの内部リード上面
の各種形状を示す部分斜視図である。
【図５】図２の不連続的な接着層を有するリードフレー
ムを半導体チップに取り付ける過程を説明するための概
略図である。
【図６】図２の不連続的な接着層を形成するための他の
工程を示す部分斜視図である。
【図７】従来技術によるＬＯＣ半導体パッケージの部分
切欠斜視図である。
【図８】図７に示したＬＯＣ半導体パッケージにおける
半導体チップ、接着テープ、リードフレームの関係を示
す分解斜視図である。
【符号の説明】
８０ ディスペンサー １００ 半導体パッケージ １１０ 半導体チップ １１２ 電極パッド １２０ リードフレーム １２１ 連結バー １２２ 内部リード １２３ 最外側リード １２４ 外部リード １２５ａ ディンプル １２５ｂ 溝 １２５ｃ コイン領域 １２６ ダムバー １２７ タイバー １２８ 縁部 １３０ 接着層 １３２ 接着剤
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黄 贊 丞 大韓民国京畿道軍舗市産本２洞冬柏羽聲 アパート1309洞1201号 (56)参考文献 特開 平５−218111（ＪＰ，Ａ) 特開 平６−291152（ＪＰ，Ａ) 特開 平８−195468（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の電極パッドが形成された主面を有
    する半導体チップと、 前記半導体チップの主面上に位置し、前記電極パッドが
    露出されるように配列された複数の内部リードと複数の
    外部リードとを有するリードフレームと、 前記半導体チップの主面と前記リードフレームの複数の
    内部リードとの間に位置し、接着剤により、前記リード
    フレームの前記複数の内部リードと前記半導体チップの
    主面とを接着させる接着層と、 前記各々の電極パッドと前記各々の内部リードとを電気
    的に相互接続する複数のボンディングワイヤと、 前記半導体チップ、前記接着層、前記リードフレームの
    複数の内部リード及び前記ボンディングワイヤを封止す
    る封止手段とからなるリードオンチップ半導体パッケー
    ジにおいて、 前記リードフレームの複数の内部リードの先端部が連結
    バーにより連結され、当該複数の内部リードの最外側に
    他の内部リードの幅より大きい幅の１つ以上の最外側リ
    ードを形成するリードフレームを有することを特徴とす
    るリードオンチップ半導体パッケージ。
  2. 【請求項２】 複数の電極パッドが形成された主面を有
    する半導体チップ及び、複数の内部リードと複数の外部
    リードとを有し、当該複数の内部リードの各先端を連結
    し、当該内部リードに対して直角方向に形成された連結
    バー及び当該複数の内部リードの最外側に他の内部リー
    ドの幅より大きい幅の１つ以上の最外側リードを形成す
    るリードフレームを用意する段階と、 前記リードフレームの前記連結バーの上面に、接着剤を
    塗布して接着層を形成する段階と、 前記接着層が形成された連結バーを、前記各々の内部リ
    ードに対応するように切断分離することにより、前記接
    着層を各内部リードの上面に不連続的に形成する段階
    と、 前記電極パッドが前記複数の内部リードの間に露出され
    るように前記リードフレームを前記半導体チップの主面
    上に位置させた後、前記内部リードに形成された前記接
    着層を介して前記リードフレームと前記半導体チップと
    を接着する段階と、 前記各々の電極パッドと前記各々の内部リードとをボン
    ディングワイヤにてお互いに電気的に連結する段階と、 前記半導体チップ、前記接着層、前記リードフレームの
    複数の内部リード及び前記ボンディングワイヤを封止手
    段で封止する段階と、 を含むことを特徴とするリードオンチップ半導体パッケ
    ージの製造方法。
JP9105762A 1996-05-10 1997-04-23 リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 Expired - Fee Related JP2914624B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996-15464 1996-05-10
KR1019960015464A KR0174983B1 (ko) 1996-05-10 1996-05-10 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임

Publications (2)

Publication Number Publication Date
JPH1050918A JPH1050918A (ja) 1998-02-20
JP2914624B2 true JP2914624B2 (ja) 1999-07-05

Family

ID=19458328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9105762A Expired - Fee Related JP2914624B2 (ja) 1996-05-10 1997-04-23 リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US5923957A (ja)
JP (1) JP2914624B2 (ja)
KR (1) KR0174983B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204093B1 (en) 1997-08-21 2001-03-20 Micron Technology, Inc. Method and apparatus for applying viscous materials to a lead frame
US6040205A (en) * 1997-08-05 2000-03-21 Micron Technology, Inc. Apparatus and method for controlling the depth of immersion of a semiconductor element in an exposed surface of a viscous fluid
US6336973B1 (en) 1997-08-05 2002-01-08 Micron Technology, Inc. Apparatus and method for modifying the configuration of an exposed surface of a viscous fluid
US6110761A (en) 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US6013535A (en) 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
KR100493189B1 (ko) * 1997-12-29 2005-09-26 삼성테크윈 주식회사 리이드프레임제조방법
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
US8530279B2 (en) * 2008-09-11 2013-09-10 Texas Instruments Incorporated Offset gravure printing process for improved mold compound and die attach adhesive adhesion on leadframe surface using selective adhesion promoter
JP4360446B1 (ja) * 2008-10-16 2009-11-11 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Also Published As

Publication number Publication date
US5923957A (en) 1999-07-13
KR970077548A (ko) 1997-12-12
JPH1050918A (ja) 1998-02-20
KR0174983B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
JP2882780B2 (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US4974057A (en) Semiconductor device package with circuit board and resin
JP4097403B2 (ja) 半導体装置
US20020109216A1 (en) Integrated electronic device and integration method
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP3494901B2 (ja) 半導体集積回路装置
JP2914624B2 (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0722454A (ja) 半導体集積回路装置
JPH0384958A (ja) マルチチップパッケージの製造方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JP2824175B2 (ja) 半導体装置及びその製造方法
US6183589B1 (en) Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads
JP2634249B2 (ja) 半導体集積回路モジュール
JP3295987B2 (ja) 半導体装置の製造方法
JP4679991B2 (ja) 半導体装置
JP3169072B2 (ja) 半導体装置
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000077433A (ja) 半導体装置およびその製造方法
JP3541751B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH08107162A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees