KR0174983B1 - 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임 - Google Patents

유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임 Download PDF

Info

Publication number
KR0174983B1
KR0174983B1 KR1019960015464A KR19960015464A KR0174983B1 KR 0174983 B1 KR0174983 B1 KR 0174983B1 KR 1019960015464 A KR1019960015464 A KR 1019960015464A KR 19960015464 A KR19960015464 A KR 19960015464A KR 0174983 B1 KR0174983 B1 KR 0174983B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
leads
lead frame
adhesive
chip package
Prior art date
Application number
KR1019960015464A
Other languages
English (en)
Other versions
KR970077548A (ko
Inventor
송영재
서정우
안승호
황찬승
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960015464A priority Critical patent/KR0174983B1/ko
Priority to JP9105762A priority patent/JP2914624B2/ja
Priority to US08/853,907 priority patent/US5923957A/en
Publication of KR970077548A publication Critical patent/KR970077548A/ko
Application granted granted Critical
Publication of KR0174983B1 publication Critical patent/KR0174983B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 리드 프레임의 내부 리드 상에 반도체 칩을 실장시키는 반도체 칩 패키지의 제조 공정에 있어서, 상기 내부 리드들의 말단부가 서로 연결되어 있고, 각 내부 리드들간의 간격이 일정하게 유지되도록 복수 개의 더미 리드들을 포함하고 있으며, 최외각의 내부 리드들은 다른 내부 리드들보다 큰 폭을 갖도록 설계된 리드 프레임 준비 단계와, 상기 리드 프레임의 내부 리드 하면에 유체 상태의 접착제를 도포시키는 접착제 도포 단계와, 도포된 상기 접착제를 경화시키는 건조 단계와, 열압착 수단으로 상기 반도체 칩을 상기 접착제가 도포된 상기 리드 프레임의 하면에 열압착 시키는 열압착 단계를 구비하는 것을 특징으로 하는 반도체 칩 실장 방법 및 그에 이용되는 리드 프레임에 관한 것으로, 접착 부분의 크기 및 두께의 제어가 가능하여 패키지 내로의 흡습량을 감소시켜 신뢰성을 향상시킬 수 있으며, 접착 테이프를 사용하는 것에 비해 원가를 크게 절감시키는 효과를 나타낸다.

Description

유체 상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 LOC형 반도체 칩 패키지의 리드 프레임
제1도는 종래 기술에 따른 리드 온 칩(Lead On Chip; LOC)형 반도체 칩 패키지의 요부를 절개한 사시도.
제2도는 종래 기술에 따른 LOC형 반도체 칩 패키지에 있어서, LOC형 반도체 칩 패키지의 리드 프레임과 반도체 칩의 조립 사시도.
제3도는 종래 기술에 따른 LOC형 반도체 칩 패키지의 개략적인 단면도.
제4도는 본 발명에 따른 LOC형 반도체 칩 패키지의 LOC형 반도체 칩 패키지의 리드 프레임에 접착제가 도포된 상태를 나타낸 저면도.
제5도는 본 발명에 따른 LOC형 반도체 칩 패키지의 제작 공정에 사용되는 시린지 (syringe)를 개략적으로 나타낸 단면도.
제6도와 제7도 및 제8도는 본 발명의 다른 실시예에 따른 LOC형 반도체 칩 패키지의 조립 공정도.
제9도는 본 발명에 따른 LOC형 반도체 칩 패키지의 리드 프레임의 내부 리드 말단부를 나타낸 평면도.
제 10도는 본 발명에 따른 방법에 의한 COL형 반도체 칩 패키지를 개략적으로 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
10,60 : 리드 프레임 11,11a,11b,21,62 : 내부 리드
12 : 외부 리드 15 : 더미 리드
17 : 연결부 23,30,92 : 접착제
24 : COL형 반도체 칩 패키지 31 : 딤플(dimple)
32 : 홀 33 : 그루브(groove)
34 : 코인부(coin area) 40 : 시린지
41 : 노즐 43 : 튜브
50 : LOC형 반도체 칩 패키지 22,51 : 반도체 칩
53 : 본딩 패드 63 : 외부 리드
71 : 금선 80 : 패키지 몸체
90 : 폴리이미드 테이프
본 발명은 유체 상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 LOC형 반도체 칩 패키지의 리드 프레임에 관한 것으로, 더욱 상세하게는 리드 온 칩 및 칩 온 리드의 구조를 갖는 반도체 칩 패키지에 사용되어 제조 단가를 크게 절감시 킬 수 있으며 패키지 신뢰성을 향상시킬 수 있는 반도체 칩 실장 방법과 상기 방법을 효과적으로 진행할 수 있는 리드 프레임에 관한 것이다.
최근 반도체 사업에 있어서, 크기는 작아지고 집적회로 수는 향상된 고집적 회로 소자가 개발되고 있다. 이러한 집적회로 소자의 크기 축소와 대용량화에 따라 전자기기의 경박단소화 경향은 더욱더 진전되고 있으며, 그에 대한 많은 연구와 노력이 집중되고 있는 실정이다. 그러나 이러한 연구와 노력들에도 불구하고 종래 구조의 반도체 칩 패키지의 탑재 능력에는 한계가 있기 때문에 새로운 구조의 반도체 칩 패키지 구조가 필요하게 되었다.
이러한 필요성에 따라 개발된 반도체 칩 패키지 형태 중에 하나가 리드 온 칩(Lead On Chip; LOC)형 반도체 칩 패키지이다. LOC형 반도체 칩 패키지는 폴리이미드 필름의 양면에 접착제가 도포된 양면 접착성의 폴리이미드 테이프를 이용하여 다이 패드 없이 반도체 칩을 리드 상에 직접 실장시키는 것을 특징으로 한다. 이러한 LOC형 반도체 칩 패키지와 개발은 패키지 내에 탑재 가능한 집적회로 소자 크기의 확대와 리드 프레임 설계 자유도의 증가 및 소자의 특성 향상 등 다양한 장점을 부여할 수 있게 되었다. 일반적인 LOC형 패키지를 제1도를 참조로 하여 설명하면 다음과 같다.
제1도는 종래 기술에 따른 LOC형 반도체 칩 패키지의 요부를 절개한 사시도이다.
제1도를 참조하면, LOC형 반도체 칩 패키지는 일정한 간격으로 형성되어 있는 리드(61)들을 구비한다. 내부 리드(62)의 하면 중앙부에 본딩 패드(53)를 갖는 반도체 칩(51)이 양면 접착성을 갖는 폴리이미드 테이프(90)로 부착되어 있다. 그리고 반도체 칩(51)의 본딩 패드(53)와 내부 리드(62)의 내측 말단부가 금선(71)으로 와이어 본딩(wire bonding)되어 있다. 그리고 상기 반도체 칩(51)의 내부와 외부의 환경으로부터 신뢰성을 확보하기 위하여 에폭시 성형 수지로 패키지 몸체(80)가 형성되어 있다.
상기와 같은 LOC형 반도체 칩 패키지의 제작 공정을 제2도와 제3도를 참조하여 설명하면 다음과 같다.
제2도는 종래 기술에 따른 LGC형 반도체 칩 패키지에 있어서, LOC형 반도체 칩 패키지의 리드 프레임과 반도체 칩의 조립 사시도이고, 제3도는 종래 기술에 따른 LOC형 반도체 칩 패키지의 개략적인 단면도이다.
먼저, 양면 접착성을 갖는 폴리이미드(Poryimide) 테이프(90)를 내부 리드(62)의 하면에 부착시킨다. 이때의 폴리이미드 테이프(90)는 폴리이미드 필름(91)의 양면에 접착제(92)가 도포된 구조를 가지고 있다 150℃∼400℃ 정도의 열을 가하여 상기 폴리이미드 필름(91)에 도포되어 있는 접착제(92)를 용해시킨 후 가압 수단으로 가압시킴으로써, 폴리이미드 테이프(90)는 내부 리드(62)의 하면에 부착될 수 있다.
다음에 본딩 패드들(53)이 중앙에 형성되어 있는 센터 패드형 반도체 칩(51)을 상기 내부 리드(62)의 내측 말단부 하면에 열 압착하여 부착시킨다
그 다음 반도체 칩(51)의 본딩 패드(53)와 상기 내부 리드(62)를 전기적 연결 수단의 하나인 금선으로 와이어 본딩(wire bonding)시킨 후, 상기 내부 리드(62)와 금선 및 반도체 칩(51)을 감싸서 보호하도록 에폭시 성형 수지로 패키지 몸체(80)를 형성 시킨다.
그 다음 후속 공정을 통하여 상기 리드 프레임(60)의 댐바(65) 등을 제거하여 각각의 리드(61)를 전기적으로 분리시킨 후 상기 패키지 몸체(80)의 외부로 돌출된 외부 리드(63)를 절단·절곡하여 최종적인 반도체 칩 패키지(50)를 완성시킨다.
상기한 반도체 칩 제조 공정이 완료되면, 폴리이미드 테이프(90)가 폴리이미드 필름(91)의 양면에 접착제(92)가 도포된 상태이기 때문에 LOC형 반도체 칩 패키지(50)는 내부 리드(62)와 반도체 칩(51) 사이에 3개의 층을 갖는 형태가 된다.
리드 프레임과 반도체 칩 사이에 새로운 층을 형성하는 폴리이미드 테이프는 패키지 내부의 각 재료들간의 열 응력을 유발하게 되며, 폴리이미드 필름이나 폴리이미드 필름에 도포된 접착제의 흡습성으로 인해 가온될 때 접착 계면에서의 패키지 크랙을 유발시킨다. 또한 리드 프레임에 부착된 폴리이미드 테이프는 내부 리드의 하면 이외에 리드와 리드간에 필요 없는 부위에까지 폴리이미드 테이프가 부착되기 때문에 낭비되는 폴리이미드 테이프가 많이 발생된다.
그리고 폴리이미드 테이프의 제조 방법도 베이스 필름인 폴리이미드 필름의 일면에 접착제를 도포하여 건조시키고, 다시 반대면에 접착제를 도포한 후 건조시키는 공정을 거쳐야 하며, 다시 롤(roll)에 감아 원하는 크기로 만들어야 하는 복잡한 공정을 거치게 되어 양면 접착성을 갖는 폴리이미드 테이프의 원가는 상승하게 된다. 이에 따라 LOC형 반도체 칩 패키지 제조는 통상적인 반도체 칩 패키지에 비해 많은 원가 부담이 따르게 된다.
따라서 본 발명의 목적은 리드 상에 칩이 부착된 반도체 칩 패키지의 반도체 칩 제조 공정에 있어서, 반도체 칩 실장 공정을 개선하여 원가 절감을 할 수 있으며, 계면의 감소를 통해 반도체 칩 패키지의 신뢰성을 향상시킬 수 있는 유체 상태의 접착제를 이용한 반도체 칩 실장 방법을 제공하는데 있다.
본 발명의 또다른 목적은 상기 유체 상태의 접착 수단을 이용한 반도체 칩 실장 방법을 효과적으로 진행할 수 있는 더미 리드(dummy)를 갖는 LOC형 반도체 칩 패키지의 리드 프레임을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩 실장 방법은 리드 프레임의 내부 리드 상에 반도체 칩을 실장시키는 반도체 칩 패키지의 제조 공정에 있어서, 상기 내부 리드들의 말단부가 서로 연결되어 있고, 각 내부 리드들간의 간격이 일정하게 유지되도록 복수 개의 더미 리드들을 포함하고 있으며, 최외각의 내부 리드들은 다른 내부 리드들보다 큰 폭을 갖도록 설계된 리드 프레임 준비 단계와, 상기 리드 프레임의 내부 리드 하면에 유체 상태의 접착제를 도포시키는 접착제 도포 단계와, 도포된 상기 접착제를 경화시키는 건조 단계와, 열압착 수단으로 상기 반도체 칩을 상기 접착제가 도포된 상기 리드 프레임의 하면에 열압착 시키는 열압착 단계를 구비하는 것을 특징으로 한다.
또한 유체 상태의 접착제를 이용한 반도체 칩 실장 방법을 효과적으로 진행할 수 있는 본 발명에 따른 더미 리드를 갖는 LOC형 반도체 칩 패키지의 리드 프레임은, 소정의 간격으로 배열된 내부 리드를 갖는 LOC형 반도체 칩 패키지의 리드 프레임에 있어서, 상기 리드들간에 균일한 간격을 이루도록 더미 리드가 형성된 것을 특징으로 한다.
또한 유체 상태의 접착제를 이용한 반도체 칩 실장 방법을 효과적으로 진행할 수 있는 본 발명에 따른 LOC형 반도체 칩 패키지의 리드 프레임은 소정의 간격으로 배열된 내부 리드를 갖는 LOC형 반도체 칩 패키지의 리드 프레임에 있어서, 상기 내부 리드의 최외각 부분에 위치한 리드들의 말단부가 표면적을 증가시키기 위하여 다른 리드의 폭 보다 넓게 형성되어 있는 것을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명에 의한 유체 상태의 접착제를 이용한 반도체 칩 실장 방법과 그에 이용되는 LOC형 반도체 칩 패키지의 리드 프레임을 보다 상세하게 설명하고자 한다.
제4도는 본 발명에 따른 LOC형 반도체 칩 패키지의 리드 프레임에 접착제가 도포된 상태를 나타낸 저면도이고, 제 5도는 본 발명에 따른 LOC형 반도체 칩 패키지의 반도체 칩 실장 공정에 사용되는 시린지(syringe)를 개략적으로 나타낸 단면도이다.
제4도와 제5도를 참조하면, 먼저 LOC형 반도체 칩 패키지의 리드 프레임(10)의 내부 리드(11) 말단부의 하면에 접착제(30)를 도포시키는 접착제 도포 단계가 진행된다. 유체 상태의 폴리에테르아미드(polyetheramid)와 같은 접착제(30)를 분배 수단, 예컨대 튜브 형태의 시린지(syringe:40)에 넣은 후 플로팅(plotting) 방식으로 도포한다. 리드 프레임(10)에서 같은 방향에 배열된 내부 리드(11)의 상부에서 시린지(40)에 연결된 튜브(43)를 통해 압력을 가하면서 시린지(40)를 움직여 한 번에 코팅을 한 후 리드 프레임(10)의 다른 열의 리드(11)에 접착제(30)를 도포한다. 시린지(40)에 연결된 튜브(43)를 통해 분배 압력과 진공을 조절하고, 분배 제어 장치(도시 안됨)를 이용하여 분배의 동작 속도를 제어한다. 접착제(30)를 도포할 때 내부 리드(11)간의 빈 공간에 분배된 접착제(30)는 내부 리드(11)와 접착제(30) 사이의 표면 장력으로 제거 된다.
다음에 리드 프레임(10)에 도포된 접착제(30)를 경화시키는 건조 단계를 진행시킨다. 플로팅된 접착제(30)를 가온하여 솔벤트 성분을 제거시키면 작업이 용이한 경화 상태가 된다.
그리고 나서 반도체 칩(51)을 상기 리드 프레임(10)에 열압착 시키는 열압착 단계를 진행시킨다. 380℃∼420℃를 유지하는 열판(도시 안됨)위에서 2-4㎏f/㎠의 힘으로 가압 시키면 반도체 칩(51)이 리드 프레임(10)에 부착된다.
상기 단계를 갖는 반도체 칩 실장 방법은 분배 수단에 가해지는 압력의 조절에 의해 접착 영역의 크기 및 두께의 제어가 가능하다. 흡습성의 폴리이미드 테이프를 사용하지 않음으로 흡습량을 감소시킬 수 있으며, 계면의 수를 감소시킨다. 또한 접착제를 도포하는 공정도 일 열의 내부 리드 상에 시린지를 일 방향으로 진행하여 도포하고, 다른 열의 내부 리드 상에도 동일한 방법으로 접착제를 도포시킴으로 작업이 간단하게 이루어질 수 있다.
상기 접착제 도포 단계는 하나의 시린지를 이용하여 접착제를 도포시키는 것을 기술하였으나, 접착제가 도포될 리드의 열의 수와 동일한 분배 수단을 이용하면 작업은 더욱 간단해 질 수 있다. 상기 LOC형 반도체 칩 패키지의 경우 두 개의 시린지를 이용하여 작업될 두 개의 열에 동시에 작업을 진행시키면 접착제 도포 단계는 한 번에 이루어 질 수 있다.
상기한 접착제 도포 단계는 리드 프레임의 접착제가 코팅될 부분만 개방된 마스크를 이용하여 스크린 프린팅하는 방법과, 스프레이를 이용하여 코팅한 후 건조하는 방법, 및 접착제가 담겨진 용액기에 담가서 코팅하는 방법 등도 적용될 수 있다
상기한 본 발명에 따른 반도체 칩 패키지의 반도체 칩 실장 방법에 있어서, 반도체 칩과 접착되는 내부 리드의 접착제의 두께는 유체 상태의 접착제 도포 중에 분배 수단에 가해지는 압력과 분배 수단이 움직이는 속도에 의해서 달라진다. 또한 코팅되는 내부 리드의 형상 및 배열과 접착제의 점도 등의 특성에 따라서 달라진다.
만일 제2도에서와 같은 종래의 리드 프레임을 사용했을 경우에 유체 상태의 접착제를 이용하여 플로팅 방식으로 리드 프레임에 코팅하는 방법은 동일 작업 단위 열 내에서 접착제 도포가 시작되는 지점과 종료되는 지점에서는 니들(제5도의 41)에서의 접착제 드리핑(dripping) 현상이 발생되고 분배 수단의 이동 속도가 달라져 두께의 차이가 발생된다. 이에 따라 종래의 리드 프레임을 사용하여 반도체 칩을 내부 리드와 접착시 미접착 현상이 발생되며, 이는 와이어 본딩에서 와이어의 오픈 불량을 발생 시킨다.
더욱이 내부 리드 형상의 설계는 칩의 본딩 패드 설계에 따라 결정되며, 통상적으로 LOC용으로 제작되는 메모리 소자는 제2도에서와 같이 내부 리드가 불균일한 간격으로 설계되는 경우가 많다. 따라서 리드의 간격이 불균일하게 설계되면 접착제 도포시 연속 작업이 불가능하게 되며, 이에 따라 동일 작업 단위 열 내에서 코팅이 시작되는 리드와 끝나는 리드가 여러개 존재하게 되어 접착제 두께를 균일하게 하는 것이 곤란하다.
따라서 본 발명에 따른 유체 상태의 접착제를 이용한 반도체 칩 실장 방법을 효과적으로 수행하기 위한 더미 리드가 형성된 LOC형 반도체 칩 패키지의 리드 프레임을 제4도를 참조하여 설명하면 다음과 같다.
리드 프레임(10)의 내부 리드(11)들간 일정한 간격을 이루지 않는 부분에 와이어 본딩되지 않는 복수 개의, 예컨대 일 열에 두 개씩의 더미 리드(15)가 형성되어 있다. 이때 더미 리드(15)는 전기적으로 어떤 기능도 하지 않은 상태에서 말단부가 내부 리드(11)들의 각 말단부와 더불어 균일한 간격을 이루고 있다. 그리고 실제 접착제(30) 도포시 두께의 차이가 가장 심하게 발생하는 가장 가장자리 부분에 있는 내부 리드(lead)의 말단부가 다른 내부 리드(11)들보다 평면적이 넓도록 되어 있다.
이때의 평면적은 분배 수단이 동작하는 방향인 내부 리드의 열 방향으로의 폭이 넓어짐으로써 증가되어 있다.
상기와 같은 리드 프레임(10)을 이용하면 각 리드(11)들간에 균일한 간격을 이루고 있기 때문에 동일한 열의 내부 리드(11)에 멈춤이 없이 한 번에 작업이 가능하기 때문에 내부 리드의 코팅된 접착제(30)의 두께를 보다 일정하게 할 수 있다. 또한 같은 열의 처음 리드(11a)와 마지막 리드(11b)의 표면적을 넓게 하여 접착 면적을 넓힘으로서 종래의 리드 프레임을 사용했을 때 많이 발생되는 처음 리드와 마지막 리드의 접착 불량을 개선할 수 있다.
본 발명에 따른 유체 상태의 접착제를 이용한 반도체 칩 실장 방법의 다른 실시
예를 설명하면 다음과 같다.
제6도와 제7도 및 제8도는 본 발명의 다른 실시예에 따른 LOC형 반도체 칩 패키지의 조립 공정도이다.
제6도와 제7도 및 제8도를 참조하면, 먼저 내부 리드(11)와 더미 리드(15)의 내측 말단부가 서로 연결되어 연결부(17)가 형성되어 있는 리드 프레임(10)을 준비한다. 이때 리드 프레임(10)은 각 내부 리드(11)들간의 간격이 일정하게 유지되도록 복수 개의 더미 리드(15)들을 포함하고 있으며, 최외각의 내부 리드(lead)들은 다른 내부 리드(11)들보다 큰 폭을 갖고 있다. 다음에, 상기 연결부(17)의 표면에 유체 상태의 접착제(30)를 도포한다. 그리고 나서, 각 리드(11) 간을 절단 공정을 거쳐 각각 독립된 리드(11)들을 형성시킨다.
상기 본 발명의 다른 실시예에 따른 반도체 칩 실장 방법은 접착제를 연결 부위에 코팅할 때 처음 시작해서 끝날 때까지의 접착제 도포 단계를 한 번에 진행될 수 있으며, 멈춤이 없이 일정한 속도를 유지하여 도포시킴으로써 도포된 접착제의 두께가 일정하게 유지될 수 있다.
제9도는 본 발명에 따른 LOC형 반도체 칩 패키지의 리드 프레임의 내부 리드 말단부를 나타낸 평면도이다.
상기 LOC형 반도체 칩 패키지의 리드 프레임은 접착제 도포의 안정성을 위하여 내부 리드(11)의 코팅될 위치에 에칭(etching) 공정을 통하여 제6도에서와 같은 딤플(31)이나 그루브(33) 등을 형성하거나 스탬핑(stamping) 공정을 통하여 홀(32)이나 코인부(34) 등을 형성할 수 있다. 상기 형성된 딤플(31), 그루브(33), 홀(32) 및 코인부(34)는 접착제와 결합되는 면적을 증가시킴으로 결합력을 증가시키는 역할을 한다.
상기 실시예는 LOC형 반도체 칩 패키지인 것을 설명하였지만, 본 발명에 따른 유체 상태의 접착제를 이용한 반도체 칩 실장 방법은 제10도에 도시된 바와 같이, 내부 리드(21)의 상면에 반도체 칩(22)이 접착제(23)에 의해 실장된 COL형 반도체 칩 패키지(24) 등, 리드 상에 반도체 칩이 실장된 구조의 반도체 칩 패키지에도 적용이 될 수 있다.
결론적으로 본 발명에 의한 유체 상태의 접착제를 이용한 반도체 칩 실장 방법에 따르면, 접착 부분의 크기 및 두께의 제어가 가능하여 패키지 내로의 흡습량을 감소시켜 신뢰성을 향상시킬 수 있으며, 접착 테이프를 사용하는 것에 비해 원가를 크게 절감할 수 있는 이점(利點)이 있다.
또한 본 발명에 따른 더미 리드를 갖는 LOC형 반도체 칩 패키지의 리드 프레임의 구조에 따르면, 유체 상태의 접착제를 이용한 반도체 칩 실장 방법을 효과적으로 진행할 수 있는 이점이 있다.

Claims (16)

  1. 리드 프레임의 내부 리드 상에 반도체 칩을 실장시키는 반도체 칩 패키지의 제조 공정에 있어서, 상기 내부 리드들의 말단부가 서로 연결되어 있고, 각 내부 리드들간의 간격이 일정하게 유지되도록 복수 개의 더미 리드들을 포함하고 있으며, 최외각의 내부 리드들은 다른 내부 리드들보다 큰 폭을 갖도록 설계된 리드 프레임 준비 단계와, 상기 리드 프레임의 내부 리드 하면에 유체 상태의 접착제를 도포시키는 접착제 도포 단계와, 도포된 상기 접착제를 경화시키는 건조 단계와, 열압착 수단으로 상기 반도체 칩을 상기 접착제가 도포된 상기 리드 프레임의 하면에 열압착 시키는 열압착 단계를 구비하는 것을 특징으로 하는 반도체 칩 실장 방법.
  2. 제1항에 있어서, 상기 접착제 도포 단계가 복수 개의 분배 수단에 의해 진행되는 것을 특징으로 하는 반도체 칩 실장 방법.
  3. 제1항 또는 제2항에 있어서, 상기 접착제 도포 단계가 상기 리드들이 배열되어 있는 열의 수만큼의 분배 수단에 의해 동시에 이루어지는 것을 특징으로 하는 반도체 칩 실장 방법.
  4. 제1항에 있어서, 상기 분배 수단이 시린지(syringe)인 것을 특징으로 하는 반도체 칩 실장 방법.
  5. 제1항에 있어서, 상기 접착제 도포 단계가 마스크를 이용한 스크린 프린팅 방법으로 이루어진 것을 특징으로 하는 반도체 칩 실장 방법.
  6. 제1항에 있어서, 상기 접착제 도포 단계가 스프레이 방식으로 이루어진 것을 특징으로 하는 반도체 칩 실장 방법.
  7. 소정의 간격으로 배열된 내부 리드를 갖는 LOC형 반도체 칩 패키지의 리드 프레임에 있어서, 상기 리드들간에 균일한 간격을 이루도록 더미 리드가 형성된 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  8. 제 7항에 있어서, 상기 더미 리드가 복수 개인 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  9. 제 7항에 있어서, 상기 리드들이 접착력을 좋게 하기 위한 홈을 갖는 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  10. 제 7항에 있어서, 상기 리드들이 접착력을 좋게 하기 위한 홀을 갖는 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  11. 제 7항 또는 제 8항에 있어서, 상기 더미 리드들이 접착력을 좋게 하기 위한 홈을 갖는 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  12. 제 7항 또는 제 8항에 있어서, 상기 더미 리드들이 접착력을 좋게 하기 위한 홀을 갖는 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  13. 소정의 간격으로 배열된 내부 리드를 갖는 LOC형 반도체 칩 패키지의 리드 프레임에 있어서, 상기 리드들 중 최외각 부분에 위치한 리드들의 말단부가 다른 리드들의 표면적 보다 큰 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  14. 제13항에 있어서, 상기 최외각 부분의 리드들이 표면적을 증가시키기 위하여 다른 리드의 단방향 폭보다 큰 폭을 갖는 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  15. 제13항에 있어서, 상기 최외각 부분의 리드들의 접착력을 좋게 하기 위한 홈을 갖는 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
  16. 제13항에 있어서, 상기 최외각 부분의 리드들이 표면적을 증가시키기 위한 홀을 갖는 것을 특징으로 하는 LOC형 반도체 칩 패키지의 리드 프레임.
KR1019960015464A 1996-05-10 1996-05-10 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임 KR0174983B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960015464A KR0174983B1 (ko) 1996-05-10 1996-05-10 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임
JP9105762A JP2914624B2 (ja) 1996-05-10 1997-04-23 リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
US08/853,907 US5923957A (en) 1996-05-10 1997-05-09 Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015464A KR0174983B1 (ko) 1996-05-10 1996-05-10 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임

Publications (2)

Publication Number Publication Date
KR970077548A KR970077548A (ko) 1997-12-12
KR0174983B1 true KR0174983B1 (ko) 1999-02-01

Family

ID=19458328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015464A KR0174983B1 (ko) 1996-05-10 1996-05-10 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임

Country Status (3)

Country Link
US (1) US5923957A (ko)
JP (1) JP2914624B2 (ko)
KR (1) KR0174983B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204093B1 (en) 1997-08-21 2001-03-20 Micron Technology, Inc. Method and apparatus for applying viscous materials to a lead frame
US6013535A (en) 1997-08-05 2000-01-11 Micron Technology, Inc. Method for applying adhesives to a lead frame
US6040205A (en) * 1997-08-05 2000-03-21 Micron Technology, Inc. Apparatus and method for controlling the depth of immersion of a semiconductor element in an exposed surface of a viscous fluid
US6110761A (en) * 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US6336973B1 (en) 1997-08-05 2002-01-08 Micron Technology, Inc. Apparatus and method for modifying the configuration of an exposed surface of a viscous fluid
KR100493189B1 (ko) * 1997-12-29 2005-09-26 삼성테크윈 주식회사 리이드프레임제조방법
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
US8530279B2 (en) * 2008-09-11 2013-09-10 Texas Instruments Incorporated Offset gravure printing process for improved mold compound and die attach adhesive adhesion on leadframe surface using selective adhesion promoter
JP4360446B1 (ja) * 2008-10-16 2009-11-11 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US5583375A (en) * 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Also Published As

Publication number Publication date
KR970077548A (ko) 1997-12-12
JPH1050918A (ja) 1998-02-20
JP2914624B2 (ja) 1999-07-05
US5923957A (en) 1999-07-13

Similar Documents

Publication Publication Date Title
KR100216991B1 (ko) 접착층이 형성된 리드 프레임
KR100286591B1 (ko) 반도체집적회로장치및그의제조방법
KR0174983B1 (ko) 유체상태의 접착제를 이용한 반도체 칩 실장 방법 및 그에 이용되는 loc형 반도체 칩 패키지의 리드 프레임
KR100616479B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 플렉시블 기판
US7365424B2 (en) Microelectronic component assemblies with recessed wire bonds and methods of making same
JP3199963B2 (ja) 半導体装置の製造方法
US5527742A (en) Process for coated bonding wires in high lead count packages
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
US6183589B1 (en) Method for manufacturing lead-on-chip (LOC) semiconductor packages using liquid adhesive applied under the leads
KR100193904B1 (ko) 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지
US20090189292A1 (en) Integrated Circuit, Semiconductor Module and Method for Manufacturing a Semiconductor Module
KR980012375A (ko) 리이드 프레임
KR100474843B1 (ko) 리드프레임,그의제조방법및그것을사용한반도체장치
JP3341581B2 (ja) 半導体装置用リードフレーム
JP4397748B2 (ja) 半導体装置の製造方法
KR20060072985A (ko) 스택 패키지 및 그 제조방법
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
KR100216990B1 (ko) 복수개의 구멍이 형성된 폴리이미드 테이프를 이용한 리드 온 칩 구조
JP4793610B2 (ja) 半導体装置用基板及び半導体装置の製造方法
KR100229223B1 (ko) 리드 온 칩형 반도체 패키지
JP2770361B2 (ja) ダイボンディング装置
JPH0684979A (ja) 樹脂封止型半導体装置
JPH09213725A (ja) 半導体装置
KR100460260B1 (ko) 마이크로BGA(microballgridarray)용빔리드본딩장치및그본딩방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee