JP2003218289A - 半導体装置およびその製造方法ならびに印刷マスク - Google Patents

半導体装置およびその製造方法ならびに印刷マスク

Info

Publication number
JP2003218289A
JP2003218289A JP2002015800A JP2002015800A JP2003218289A JP 2003218289 A JP2003218289 A JP 2003218289A JP 2002015800 A JP2002015800 A JP 2002015800A JP 2002015800 A JP2002015800 A JP 2002015800A JP 2003218289 A JP2003218289 A JP 2003218289A
Authority
JP
Japan
Prior art keywords
substrate
recess
wiring layer
protrusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002015800A
Other languages
English (en)
Other versions
JP3896285B2 (ja
Inventor
Shigemi Kageyama
茂己 影山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002015800A priority Critical patent/JP3896285B2/ja
Priority to TW091111357A priority patent/TW548808B/zh
Priority to US10/167,573 priority patent/US6822339B2/en
Priority to DE10240415A priority patent/DE10240415B4/de
Priority to KR10-2002-0054899A priority patent/KR100518643B1/ko
Priority to CNB021429650A priority patent/CN1220260C/zh
Publication of JP2003218289A publication Critical patent/JP2003218289A/ja
Application granted granted Critical
Publication of JP3896285B2 publication Critical patent/JP3896285B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 回路要素の接合材の印刷面積が小さくなった
場合に、接合材を基板上に確実に印刷する。 【解決手段】 この発明に係る半導体装置は、多層基板
１４に配設されたキャビティ１４ａに半導体チップ１２
を配設し、多層基板１４表面からの高さh1が多層基板１
４表面に配設された配線層２０（ランド２０ａ）の厚み
を越えた盛り上がり部２６ａを有するポッティング材２
６により半導体チップ１２を被覆するとともに、クリー
ムはんだの印刷により配設された低融点はんだ２４を用
いて多層基板１４表面の配線層２０にチップ部品２２を
接合したものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法ならびに印刷マスクに係り、特に半導体
装置の回路要素を接合する接合材の印刷に関するもので
ある。
【０００２】
【従来の技術】携帯端末機器の普及に伴って携帯端末機
器の高周波用半導体チップとして、小型軽量化のために
ＭＭＩＣ(Monolithic Microwave IC)が多く用いられて
いる。このＭＭＩＣチップはモジュールあるいはパッケ
ージ等の高周波半導体装置として組み立てられる。例え
ばＭＭＩＣチップのモジュールを製造する際、ＭＭＩＣ
チップをモジュールの多層基板のキャビティにダイボン
ドし、多層基板表面に配設された配線層に回路要素を接
合するためのクリームはんだを印刷して回路要素を接合
する。
【０００３】携帯端末機器の小型軽量化を図るために、
ＭＭＩＣチップの小型化のみならず、多層基板を小型化
するために回路要素のチップ部品も小型化され、それに
伴って個々の回路要素を接合するためのクリームはんだ
個々の印刷面積も小さくなってきている。例えばチップ
部品も１００５タイプ（これは部品の平面の寸法が１．
０ｍｍ×０．５ｍｍである。）のものから、０６０３タ
イプ（これは部品の平面の寸法が０．６ｍｍ×０．３ｍ
ｍである。）のものが用いられるようになってきた。
【０００４】図１７は、例えば特開平８−３２１５６７
号公報に記載された従来のキャビティ埋込型のモジュー
ルの断面図である。図１７において、１００はモジュー
ル、１０２は半導体チップ、１０４は多層基板、１０４
ａはキャビティ、１０６はチップ部品、１０８は端面電
極、１１０はダイボンド材、１１２は部品はんだ付け
材、１１４はポッティング材、１１６はボンディングワ
イヤ、１１８は保護コート材、１２０は放熱用電極、１
２２は金属ケースである。なお各図面において同じ符号
は同一のものか相当のものを表す。これは以下の図面に
おいても同様である。
【０００５】従来のモジュール１００は次のようにして
製造される。多層基板１０４のキャビティ１０４ａに半
導体チップ１０２をダイボンドし、ダイボンドした半導
体チップ１０２と多層基板１０４との間をボンディング
ワイヤ１１６で接続した後、キャビティ１０４ａをポッ
ティング材１１４で埋め込み硬化させる。このときポッ
ティング材１１４は多層基板１０４の表面よりも突出し
ないように埋め込まれる。次いで、多層基板１０４の表
面にチップ部品１０６を接合するための部品はんだ付け
材１１２を印刷する。図１８は部品はんだ付け材１１２
の印刷を説明する模式図である。図１８において、１２
４は印刷マスク、１２４ａははんだを塗布するための開
口部、１２６はスキージ、１１２ａはクリームはんだで
ある。
【０００６】多層基板１０４の表面に印刷マスク１２４
を載置し、印刷マスク１２４の表面にクリームはんだ１
１２ａを供給し、スキージ１２６を矢印の方向に移動さ
せることにより印刷マスク１２４の開口部１２４ａにク
リームはんだ１１２ａを移動させ多層基板１０４の表面
に塗布させる。次いで印刷マスク１２４を多層基板１０
４の表面から離すことにより開口部１２４ａの形状に対
応したクリームはんだ１１２ａが多層基板１０４の表面
に残される。この多層基板１０４の表面に残されたクリ
ームはんだ１１２ａの上にチップ部品１０６を載置し、
加熱することによりチップ部品１０６が接合される。
【０００７】
【発明が解決しようとする課題】しかし、チップ部品１
０６の微細化が進み、１００５タイプのチップ部品に替
えて０６０３タイプのチップ部品１０６が用いられるよ
うになってくると、印刷マスク１２４の開口部１２４ａ
の面積が小さくなり、スキージ１２６で多層基板１０４
の表面に一旦付着されたクリームはんだ１１２ａが、印
刷マスク１２４を多層基板１０４の表面から離す際に、
印刷マスク１２４の開口部１２４ａの周縁に付着したま
ま多層基板１０４の表面から完全に離脱し、あるいは、
完全に離脱しないまでも多層基板１０４の表面に残存す
るクリームはんだの量が当初予定した量よりも大幅に少
なくなり、チップ部品１０６の実装不良に繋がるという
不具合が生じる場合があった。
【０００８】一方、クリームはんだ１１２ａの流動性を
高めると、クリームはんだ１１２ａが印刷マスク１２４
に付着して多層基板１０４の表面から離脱することは少
なくなるが、塗布後のクリームはんだ１１２ａが流れや
すくなり、印刷されたはんだ同士が接触してチップ部品
を接合した際に部品はんだ１１２相互が接合し、短絡を
起こしてしまうという不都合が生じやすくなり、延いて
は歩留まりが低下するという場合があった。すなわち、
部品の小型化に伴って、クリームはんだの個々の付着面
積が小さくなるに伴って従来の流動性を有するクリーム
はんだでは、印刷マスク１２４を多層基板１０４の表面
から離す際に、一旦印刷したクリームはんだが多層基板
１０４の表面から離脱する場合があり、一方、クリーム
はんだ１１２ａの流動性を高めると、付着後のクリーム
はんだ１１２ａが流れやすくなり、チップ部品の短絡を
起こしてしまい、いずれの場合でもチップ部品１０６の
実装不良に繋がる場合があるという問題点があった。
【０００９】この発明は上記の問題点を解消するために
なされたもので、第１の目的は、チップ部品の実装不良
が少なく歩留まりの高い半導体装置を提供することであ
り、第２の目的はチップ部品の実装不良が少ない製造方
法を提供することであり、第３の目的は、チップ部品の
実装不良が少ない製造方法に用いる印刷マスクを提供す
ることである。
【００１０】なお、公知技術として、特開平１１−５４
６６５号公報がある。この公報には、セラミック基板に
キャビティを形成し、このキャビティに半導体チップを
ボンディングし、この半導体チップと表層配線とをボン
ディングワイヤで接続し、この半導体チップとボンディ
ングワイヤとをポッティング材で覆う構成が記載されて
いる。そして、このキャビティの開口上に一様に盛り上
がったポッティング材の高さを基板表面から０．２ｍｍ
以下にすることにより、配線接続体としてのはんだボー
ルをセラミック基板上の樹脂基板表面に接合するための
はんだペーストを印刷塗布することを可能にし、はんだ
ボールの接合を容易にする半導体装置の製造方法が記載
されている。
【００１１】
【課題を解決するための手段】この発明に係る半導体装
置は、表面上に配線層が配設されるとともに凹部を有す
る基板と、この基板の凹部に配設された半導体チップ
と、基板の凹部に配設され半導体チップを覆うとともに
その表面の一部に基板表面からの高さが配線層の厚みを
越えた高さの突起部を有する被覆材と、基板表面に配設
された配線層に導電性の接合材により接合された回路要
素と、を備えたもので、突起部の形成が容易で、チップ
部品を接合するために必要とされる量の接合材が基板表
面に確保される構成となり、回路要素の実装不良が少な
くなる。
【００１２】さらに、突起部を基板の凹部の周縁に配設
したもので、流動性の高い被覆材を使用することがで
き、半導体チップの被覆を効果的に行うことができる構
成にすることができる。
【００１３】さらに、基板表面より滑らかな表面を有す
るとともに基板の凹部周縁の基板表面上に配設された第
２の突起部をさらに備えたもので、被覆材に対するぬれ
性をよくすることができ、被覆材により形成される突起
部の形成を容易にすることができるとともに突起部の高
さや形成位置の制御を行いやすい構成にすることができ
る。
【００１４】またさらに、突起部を基板の凹部の中央に
配設したもので、突起部の高さ寸法を高めに設定できる
から、突起部の高さ寸法が若干ばらついても接合材の印
刷を良好に行うことができる構成にすることができる。
【００１５】さらに被覆材が基底層の第１の材料と上層
部の第２の材料とによって構成され、上層部の第２の材
料により突起部を形成したもので、第１の材料と第２の
材料とで材料の流動性を替えることができ、第１の材料
により半導体チップの被覆を効果的に行うとともに第２
の材料により突起部の高さの制御を容易に行うことがで
きる構成にすることができる。
【００１６】またこの発明に係る半導体装置は、表面上
に配線層が配設されるとともに凹部を有する基板と、こ
の基板の凹部に配設された半導体チップと、基板の凹部
に配設され半導体チップを覆う被覆材と、基板表面に配
設された配線層に導電性の接合材により接合された回路
要素と、この回路要素が配設された配線層近傍の基板表
面上に配設され、基板表面からの高さが配線層の厚みを
越えた高さの突起部と、を備えたもので、凹部の位置に
よらずに接合材を塗布する位置近傍に突起部を設けるこ
とができるので、配線層の構成の自由度を高くすること
ができる。
【００１７】またこの発明に係る半導体装置の製造方法
は、表面上に配線層が配設されるとともに凹部を有する
基板を準備し、凹部に半導体チップを配設する第１の工
程と、基板の凹部に配設された半導体チップを被覆材に
より覆うとともにこの被覆材の表面の一部に基板表面か
らの高さが配線層の厚みを越える高さの突起部を形成す
る第２の工程と、基板表面に、接合材塗布用の印刷マス
クを載置し、この印刷マスクを介して回路要素が配設さ
れる配線層に導電性の接合材を塗布する第３の工程と、
を含むもので、突起部により基板の表面からわずかに離
された印刷マスクが、接合材の印刷の際には基板表面に
密着し、その後再び突起部により基板の表面からわずか
に離されることにより、印刷マスク除去時に印刷された
接合材が印刷マスクと一緒に離脱することを防止するこ
とができる。
【００１８】さらに突起部を基板の凹部の周縁に形成す
るもので、流動性の高い被覆材を使用することができ、
半導体チップの被覆を短い時間で効果的に行うことがで
きる。
【００１９】またさらに突起部を基板の凹部の中央に形
成するもので、突起部の高さを比較的高くすることがで
きるから、高さ寸法が若干ばらついても接合材の印刷を
良好に行うことができる。
【００２０】さらに被覆材を基底部の第１の材料と上層
部の第２の材料とによって構成し、上層部の第２の材料
により突起部を形成するもので、第１の材料と第２の材
料とで材料の流動性を替えることができ、半導体チップ
の被覆を短い時間で効果的に行うとともに突起部の形成
を制御性よく行うことができる。
【００２１】さらに半導体チップを被覆材により覆う工
程に先立って、基板の凹部周縁の基板表面上に基板表面
より滑らかな表面を有する第２の突起部を形成する工程
をさらに含むもので、基板の凹部周縁の所定の位置に高
さの揃った突起部の形成を簡単に行うことができる。
【００２２】またこの発明に係る半導体装置の製造方法
は、表面上に配線層が配設されるとともに凹部を有する
基板を準備し、凹部に半導体チップを配設する第１の工
程と、基板の凹部に配設された半導体チップを被覆材に
より覆う第２の工程と、基板表面に、接合材塗布用の印
刷マスクを載置し、この印刷マスクを介して回路要素が
配設される配線層に導電性の接合材を塗布する第３の工
程とを含み、接合材を塗布する工程に先だって、回路要
素の配設される配線層近傍に突起部を形成する工程をさ
らに含むもので、凹部の位置によらずに接合材を塗布す
る位置近傍に突起部を設けることができるので、チップ
部品配置や配線層形成の自由度を高めることができる。
【００２３】またこの発明に係る半導体装置の製造方法
は、表面上に配線層が配設されるとともに凹部を有する
基板を準備し、凹部に半導体チップを配設する第１の工
程と、基板の凹部に配設され半導体チップを被覆材によ
り覆う第２の工程と、基板表面に接合材を塗布するため
の開口部を備えた遮蔽膜とこの遮蔽膜の開口部近傍であ
って基板に対向する側の遮蔽膜表面に配設された突起部
とを有する印刷マスクを基板表面に載置し、この印刷マ
スクを介して回路要素が配設される配線層に導電性の接
合材を塗布する第３の工程と、を含むもので、新たな工
程を増加することなしに、印刷マスク除去時に印刷され
た接合材が印刷マスクと一緒に離脱することを防止する
ことができる。
【００２４】またこの発明に係る印刷マスクは、基板表
面に導電性の接合材を塗布するための開口部を有する遮
蔽膜と、この遮蔽膜の開口部近傍であって基板に対向す
る側の遮蔽膜表面に配設された突起部と、を備えたもの
で、遮蔽膜の開口部面積が小さくなった場合でも、基板
表面に接合材を確実に印刷することができる。
【００２５】
【発明の実施の形態】以下の実施の形態に係る半導体装
置は、例えば携帯電話のＲＦ部にパワーアンプとして使
用される半導体モジュールである。 実施の形態１．図１は、この発明の一つの実施の形態に
係る半導体装置の一部平面図である。図２は図１のＩＩ
−ＩＩ断面における半導体装置の断面図である。
【００２６】図１および図２において、１０はこの実施
の形態に係るモジュールである。１２は半導体チップ、
１４は基板としての多層基板で、セラミックスで形成さ
れる。多層基板１４の表面中央部にキャビティ１４ａが
形成され、このキャビティ１４ａの底部に半導体チップ
１２がダイボンド材、例えば樹脂ダイボンド材１６によ
りダイボンドされている。１８はキャビティ１４ａ内の
配線層（図示せず）と半導体チップ１２の電極とを接続
するワイヤである。
【００２７】２０は多層基板１４の表面に配設された配
線層で、２２は回路要素としてのチップ部品である。チ
ップ部品２２は配線層２０のランド２０ａとよばれる部
分に接合材としての例えば低融点はんだ２４により接合
される。低融点はんだ２４はランド２０ａに塗布される
ときは、ペースト状のクリームはんだ２４ａ（図３参
照）とよばれる状態で、印刷マスク４０（図３参照）を
介して塗布される。クリームはんだ２４ａは、例えばＳ
ｎとＰｂとがほぼ６３対３７の割合のはんだ合金を粒径
３０μｍ程度の粒状にしたものとフラックスとを混合し
ペースト状にしたものである。
【００２８】２６は被覆材としてのポッティング材で、
例えばエポキシ樹脂にシリカのフィラーを混入し、半導
体チップ１２等の熱膨張率に整合させている。この実施
の形態１では、ポッティング材２６の表面形状がキャビ
ティ１４ａの中央部で窪み、キャビティ１４ａの周縁１
４ｂ近傍で多層基板１４の表面より高く盛り上がった突
起部としてのポッティング材２６の盛り上がり部２６ａ
を有している。この盛り上がり部２６ａの高さｈ1はチ
ップ部品２２が接合されたランド２０ａの表面よりは高
いがまた５０μｍ以下の高さである。
【００２９】多層基板１４を用いた高密度実装では、キ
ャビティ１４ａから一番近いチップ部品２２のランド２
０ａまでは、１５０μｍ程度の間隔を必要とする。クリ
ームはんだ２４ａを多層基板１４の表面に正常に印刷す
るためには印刷マスク４０を基板に接触させることが必
要となる。クリームはんだ２４ａの印刷に際して、印刷
マスク４０の上に塗布用治具例えばスキージ４２（図３
参照）を押しつけながら移動させて、印刷マスク４０の
上に塗られたクリームはんだ２４ａを塗布するが、その
際スキージ４２の押圧によるポッティング材２６の盛り
上がり部２６ａの弾性変形と印刷マスク４０の弾性変形
により、印刷マスク４０が基板１４に接触させられる。
【００３０】印刷マスク４０を多層基板１４の表面に適
切に接触させるための要因は、硬化後のポッティング材
２６の弾性率や弾性変形の限界、印刷マスクの材質や厚
みに基づく弾性率、印刷時のスキージの材質・圧力・移
動速度、ポッティング材２６の盛り上がり部２６ａから
もっとも近いチップ部品２２のランド２０ａまでの間
隔、などがある。これらの要因を勘案し、半導体チップ
１２の封止に用いられるポッティング材２６、通常の印
刷マスク４０（ＳＵＳ製で、厚みが５０〜２００μｍ程
度）、および硬度９０程度のウレタンゴム製のスキージ
４２を用い、キャビティ１４ａから一番近いチップ部品
２２のランド２０ａまでの間隔を１５０μｍ程度とする
と、盛り上がり部２６ａの高さｈ1は５０μｍ以下が妥
当である。
【００３１】２８は多層基板１４の側面に配設された端
面電極、３０は多層基板１４の裏面に配設された裏面電
極、３２はチップ部品２２が配設された多層基板１４の
表面を覆うキャップである。なお図１はこのキャップ３
２を省略された状態の平面図である。
【００３２】次に半導体装置の製造方法について説明す
る。まず配線層２０が表面に形成された多層基板１４が
複数のマトリクス状に形成されたマルチシート（図示せ
ず）を準備し、各多層基板１４のキャビティ１４ａに樹
脂ダイボンド材１６により半導体チップ１２がダイボン
ドされ、半導体チップ１２がワイヤ１８により配線層２
０と接続される。配線層２０は、チップ部品２２が接合
されるランド２０ａなど露呈しておく部分を除いて、必
要に応じて配線層２０の表面を保護膜（図示せず）でコ
ーティングされている。
【００３３】次にキャビティ１４ａに針状の注入器によ
りポッティング材２６が注入される。注入量は半導体チ
ップ１２とワイヤ１８とが覆われるように注入すること
が必要であり、さらにポッティング材２６の表面形状が
キャビティ１４ａの中央部で窪み、キャビティ１４ａの
周縁１４ｂ近傍で多層基板１４の表面に配設された配線
層２０より高く盛り上がった盛り上がり部２６ａを形成
することが必要である。例えばキャビティ１４ａの深さ
の３／４程度以上でほぼキャビティ１４ａが満たされる
かあるいはこれより若干少ない量になるように注入され
る。
【００３４】盛り上がり部２６ａの高さｈ1を制御する
ことは、ポッティング材２６の粘度とチクソ性およびキ
ャビティ１４ａへの供給量を適切に設定することによ
り、可能になる。例えば、この実施の形態１では、粘度
が１００Pa・S以下であって、チクソ指数が１．５以下
のポッティング材２６を使用する。このとき、例えばキ
ャビティ１４ａの深さが０．３ｍｍ〜０．４ｍｍとし、
ダイボンドされた半導体チップ１２の上面の高さが１０
０μｍ±１５μｍ、そしてボンディングされたワイヤ１
８の最高位置の、半導体チップ１２の上面からの高さが
１２０μｍ±２０μｍとすると、半導体チップ１２とワ
イヤ１８とが覆われるためにはすくなくともキャビティ
１４ａの底面から２２０μｍ±３５μｍの高さになるま
でポッティング材２６を注入することが必要である。
【００３５】従って半導体チップ１２とワイヤ１８とが
覆われる量を越え、大略キャビティ１４ａの深さの３／
４程度以上のポッティング材２６をキャビティ１４ａに
注入することにより、ポッティング材２６が多層基板１
４のキャビティ１４ａの周縁１４ｂを濡らし、キャビテ
ィ１４ａの周縁１４ｂを越えて樹脂が少し拡がり、キャ
ビティ１４ａの周縁１４ｂの多層基板１４表面上に自動
的に盛り上がる。この後ポッティング材２６を硬化（キ
ュア）することによりキャビティ１４ａの周縁１４ｂに
盛り上がり部２６ａを形成することができる。
【００３６】次いで、クリームはんだの印刷工程であ
る。図３はこの発明の一実施の形態に係る半導体装置の
製造方法の一工程を説明する模式断面図で、クリームは
んだを塗布する印刷工程を示す。図３において図１およ
び図２と同じ符号は同一のものか相当のものを示す。こ
れは図４以下でも同様である。図３において、４０は印
刷マスク、４０ａは印刷マスク４０の遮蔽膜、４０ｂは
遮蔽膜４０ａに設けられた開口部でこの開口部４０ｂか
らクリームはんだ２４ａが多層基板１４の表面に塗布さ
れる。４２はスキージである。
【００３７】多層基板１４が複数形成されたマルチシー
ト上で、印刷マスク４０のマスクアライメントを行う。
この印刷マスク４０の開口部４０ｂは配線層２０のラン
ド２０ａに対応して配設されている。次いで印刷マスク
４０上にクリームはんだ２４ａを供給し、ウレタンゴム
製のスキージ４２により印刷マスク４０を押圧しなが
ら、図３の矢印の方向にスキージ４２を移動し、クリー
ムはんだ２４ａを移動させながら開口部４０ｂに供給
し、ランド２０ａの表面にクリームはんだ２４ａを塗布
してゆく。
【００３８】このとき、印刷マスク４０は盛り上がり部
２６ａの頂部と接触し、多層基板１４の表面と少し隙間
が空いたようになっており、印刷マスク４０と多層基板
１４表面とは密着していない。スキージ４２が開口部４
０ｂに接近するとスキージ４２の押圧により、ポッティ
ング材２６の盛り上がり部２６ａと印刷マスクの弾性変
形により、スキージ４２の押圧されている近傍の印刷マ
スク４０が基板に接触させられる。そしてスキージ４２
により押し出されたクリームはんだ２４ａは、印刷マス
ク４０と多層基板１４表面とが密着した状態で、開口部
４０ｂにおいてランド２０ａの表面に塗布される。
【００３９】スキージ４２の最も押圧の高い線状部分が
開口部４０ｂを通過すると、最も押圧の高い線状部分が
通過した位置から、直ちに印刷マスク４０が多層基板１
４表面から離れ始めるが、最も押圧の高い線状部分が通
過してもスキージ４２が開口部４０ｂ上に位置している
間は、スキージ４２がクリームはんだ２４ａを抑える役
割を果たし、印刷マスク４０にクリームはんだ２４ａが
付着してランド２０ａの表面から離脱するという不都合
を抑制することができる。この様にクリームはんだ２４
ａをランド２０ａに塗布した後、印刷マスク４０をマル
チシートから離す。この後、クリームはんだ２４ａを塗
布した位置にチップ部品２２を載置し、加熱し、チップ
部品２２と配線層２０とを低融点はんだ２４で接合す
る。さらに個々の基板に分割し、モジュール１０として
組み立てる。
【００４０】次に作用について説明する。クリームはん
だ２４ａは、はんだ成分の錫と鉛の合金で形成された３
０μｍ程度の粒径をした球状粒子をフラックスと混合し
たものであるために、単なる粘性ではなく、チクソ性を
有している。チクソ性は通常チクソ指数で示される。チ
クソ指数の測定方法は、まず回転粘度計を用いて測定物
質の低回転時のトルクＴaを測定し、次いで高回転時の
トルクＴbを測定する。そして高回転時のトルクＴbに対
する低回転時のトルクＴaでもってチクソ指数を定義す
る。すなわち、チクソ指数＝Ｔa／Ｔb である。ちなみ
に、水はＴa＝Ｔbであるため、チクソ指数は１である。
【００４１】低回転時のトルクＴaは静止に近い状態で
の粘性、すなわち静的粘性を示し、高回転時のトルクＴ
bは流動状態での粘性、すなわち動的粘性を示すと考え
られる。このためチクソ指数が１より大きくなるに従っ
て静止時の状態を維持しようとする度合いが大きくなる
と考えられる。０６０３タイプのチップ部品２２を接合
するためのクリームはんだ２４ａのチクソ性を１００５
タイプのチップ部品と同様に設定して、従来通りの印刷
方法により塗布すると、０６０３タイプのチップ部品２
２ではチップ部品２２を接合するための接合面積が小さ
くなり、必要なクリームはんだ２４ａの質量が少なくな
る。このために印刷されたクリームはんだ２４ａの重量
や多層基板１４表面への粘着力が、従来の１００５タイ
プのチップ部品に比べて小さくなる。
【００４２】１００５タイプのチップ部品と同様のチク
ソ性を有するクリームはんだを用い、従来通りのクリー
ムはんだの印刷方法で、０６０３タイプのクリームはん
だの印刷を行うと、チクソ性に基づく静止時の状態を維
持しようとする度合い、つまり印刷マスクに付着したま
まの状態を維持しようとする度合いにより、クリームは
んだの重量や多層基板の表面への粘着力が、印刷マスク
からクリームはんだを切離すために必要な力より小さく
なって、印刷マスクを多層基板の表面から離す際に、ク
リームはんだが印刷マスクと一緒に多層基板の表面から
離脱したり、あるいは多層基板の表面に残存するクリー
ムはんだの量が少なくなっていたものである。
【００４３】一方、このモジュール１０の製造方法で
は、半導体チップ１２とワイヤ１８とを覆うポッティン
グ材２６によりキャビティ１４ａの周縁１４ｂに盛り上
がり部２６ａを形成し、印刷工程においてスキージ４２
の押圧で盛り上がり部２６ａと印刷マスク４０との弾性
変形により印刷マスク４０と多層基板１４表面とを密着
させてクリームはんだ２４ａを配線層２０のランド２０
ａに塗布する。そして盛り上がり部２６ａの弾性変形が
少し回復し、印刷マスク４０が多層基板１４表面からす
こし離れ始めた後も、スキージ４２でクリームはんだ２
４ａを抑える。
【００４４】このようにスキージを押しつけることによ
って、印刷マスク４０の遮蔽膜４０ａに設けられた開口
部４０ｂの周縁にクリームはんだ２４ａを付着したまま
にせずに、クリームはんだ２４ａと印刷マスク４０とを
切り離し、多層基板１４表面に押しつけることができ
る。従ってクリームはんだ２４ａの印刷面積が小さくな
り、クリームはんだ２４ａの重量や多層基板１４表面へ
の粘着力が、印刷マスク４０からクリームはんだ２４ａ
を離すために必要な力より小さくなったとしても、印刷
マスク４０を多層基板１４の表面から離す際に、クリー
ムはんだ２４ａが印刷マスク４０と一緒に多層基板１４
の表面から離脱したり、あるいは多層基板１４の表面に
残存するクリームはんだの量が少なくなるという不都合
を抑制することができる。
【００４５】すなわち、チップ部品２２の寸法が小さく
なってこれに対応するランド２０ａの面積が小さくなっ
た場合でも、クリームはんだ２４ａの粘度を低くするこ
となしにランド２０ａにはクリームはんだ２４ａの所定
の量が塗布され、チップ部品２２をランド２０ａに接合
するためのクリームはんだ２４ａが確保される。従って
クリームはんだ２４ａの流動性が高くなった場合に発生
しがちなはんだ相互の結合や、クリームはんだ不足によ
るチップ部品２２の接合不良を簡単な工程により防止す
ることができる。延いては、信頼性の高いモジュールを
安価に提供することができる。
【００４６】モジュール１０では、ポッティング材２６
によりキャビティ１４ａの周縁１４ｂに盛り上がり部２
６ａが配設されるという簡単な構成により、チップ部品
２２の接合不良が防止されるために、歩留まりが高く、
信頼性の高いモジュールを構成することが出来る。
【００４７】実施の形態２．図４は、この発明の一つの
実施の形態に係る半導体装置の一部平面図である。図５
は図４のＶ−Ｖ断面における半導体装置の断面図であ
る。図４において、４６はこの実施の形態２に係るモジ
ュールである。実施の形態１がポッティング材２６の盛
り上がり部２６ａがキャビティ１４ａの周縁１４ｂ近傍
に配設されているのに対して、この実施の形態２は、ポ
ッティング材２６の盛り上がり部２６ａがキャビティ１
４ａの中央部に配設されたものである。
【００４８】図４および図５において、ポッティング材
２６はキャビティ１４ａ内部に留まっており、キャビテ
ィ１４ａの周縁１４ｂを越えて広がっていない。図５に
おいて、ポッティング材２６の盛り上がり部２６ａはキ
ャビティ１４ａの中央部で一番高くなっている。多層基
板１４表面からの盛り上がり部２６ａの高さh1は、この
実施の形態２では、配線層の厚みを越え、かつ１００μ
ｍ以下程度の値である。この高さはキャビティ１４ａの
平面形状にもよるが、例えばキャビティ１４ａの平面形
状が２ｍｍ×２ｍｍとすると、盛り上がり部２６ａの最
高点からキャビティ１４ａの周縁１４ｂまで、例えば約
１ｍｍで、キャビティ１４ａの周縁１４ｂから一番近い
チップ部品２２のランド２０ａまでは、１５０μｍ程度
の間隔を必要とする。
【００４９】印刷マスク４０を多層基板１４の表面に適
切に接触させるための要因は、実施の形態１と同様であ
るが、盛り上がり部２６ａからキャビティ１４ａの周縁
１４ｂに一番近いチップ部品２２のランド２０ａまでの
距離は、少なくとも盛り上がり部２６ａの最高点からキ
ャビティ１４ａの周縁１４ｂまでの距離、例えば約１ｍ
ｍ、だけ長くなる。このため、盛り上がり部２６ａの高
さを実施の形態１の場合よりもより高くしたとしても、
クリームはんだの印刷に際してスキージの押圧により印
刷マスク４０と多層基板１４表面とを、ランド２０ａ近
傍で密着させることが可能となる。
【００５０】従って、実施の形態１に比べて、盛り上が
り部２６ａの高さのばらつきに対する自由度が高くな
り、盛り上がり部２６ａの寸法精度が緩和される。延い
ては、クリームはんだの印刷に際しての盛り上がり部２
６ａの高さのばらつきが緩和されることになり、モジュ
ールの歩留まりが向上する。この実施の形態２に係るモ
ジュール４６の製造方法は概ね実施の形態１と同じであ
るが、この実施の形態２のポッティング材２６は、材料
構成は実施の形態１と同様の例えばエポキシ樹脂にシリ
カのフィラーを混入したものであるが、実施の形態１の
ポッティング材２６よりも、粘度並びにチクソ指数を高
くしている。例えば、粘度が１００Pa・Sを越え、チク
ソ指数が１．５を越えるポッティング材２６を使用す
る。
【００５１】そして半導体チップ１２とワイヤ１８とが
覆われる量を越え、大略キャビティ１４ａの深さの３／
４程度以上のポッティング材２６をキャビティ１４ａに
注入するとともに、最終的にポッティング材２６の注入
治具の注入孔を盛り上がり部２６ａを形成するキャビテ
ィ１４ａ中央部に移動させ、この位置でポッティング材
２６を注入し、ポッティング材２６を盛り上げる。ポッ
ティング材２６の粘度並びにチクソ指数を、粘度が１０
０Pa・Sを越え、チクソ指数が１．５を越える値とする
ことにより、ポッティング材２６の形状が保たれ、これ
を硬化させることにより、盛り上がり部２６ａを形成す
ることができる。注入されたポッティング材２６の形状
が比較的保たれやすいので、盛り上がり部２６ａの高さ
も制御しやすくなる。
【００５２】クリームはんだの印刷工程は実施の形態１
と同様で、印刷マスク４０は盛り上がり部２６ａの頂部
と接触し、多層基板１４の表面と少し隙間が空いたよう
になっており、スキージ４２が開口部４０ｂ接近すると
スキージ４２の押圧により、ポッティング材２６の盛り
上がり部２６ａと印刷マスクの弾性変形により、スキー
ジ４２の押圧されている近傍の印刷マスク４０が基板に
接触させられ、スキージ４２により押し出されたクリー
ムはんだ２４ａは、印刷マスク４０と多層基板１４表面
とが密着した状態で、開口部４０ｂにおいてランド２０
ａの表面に塗布される。
【００５３】スキージ４２の最も押圧の高い線状部分が
開口部４０ｂを通過すると、最も押圧の高い線状部分が
通過した位置から、直ちに印刷マスク４０が多層基板１
４表面から離れ始めるが、最も押圧の高い線状部分が通
過してもスキージ４２が開口部４０ｂ上に位置している
間は、スキージ４２がクリームはんだ２４ａを抑える役
割を果たし、印刷マスク４０にクリームはんだ２４ａが
付着してランド２０ａの表面から離脱するという不都合
を抑制することができる。
【００５４】このため実施の形態２に係るモジュール４
６の製造方法においても、実施の形態１におけると同様
の効果を奏するとともに、盛り上がり部２６ａの高さの
自由度が高くなり、盛り上がり部２６ａの寸法精度が緩
和されるので、製造工程における寸法管理が簡略化でき
る。延いてはより簡単な工程ではんだ相互の結合や、ク
リームはんだ不足によるチップ部品２２の接合不良を防
止することができる。さらに信頼性の高いモジュールを
安価に提供することができる。また、モジュール４６に
おいてもモジュール１０と同様の効果を有し、歩留まり
が高く、信頼性の高いモジュールを構成することが出来
る。
【００５５】実施の形態３．図６は、この発明の一つの
実施の形態に係る半導体装置の断面図である。図６にお
いて、５０はこの実施の形態３に係るモジュールであ
る。２６１は被覆材の第１の材料としての低粘度被覆
材、２６２は第２の材料としての高粘度被覆材である。
実施の形態３に係るモジュール５０においては、ポッテ
ィング材２６として低粘度被覆材２６１および高粘度被
覆材２６２の２種類の材料を用いている。
【００５６】図６において、基底部の低粘度被覆材２６
１は、材料構成は実施の形態１と同様の例えばエポキシ
樹脂にシリカのフィラーを混入したもので、例えば粘度
が１００Pa・S以下であって、チクソ指数が１．５以下
に調製したものである。また上部の高粘度被覆材２６２
は、材料構成は実施の形態２と同様の例えばエポキシ樹
脂にシリカのフィラーを混入したもので、例えば粘度が
１００Pa・Sを越え、チクソ指数が１．５を越えるよう
に調製したものである。キャビティ１４ａに配設された
半導体チップ１２およびこの半導体チップ１２にボンデ
ィングされたワイヤ１８は低粘度被覆材２６１に覆われ
ている。この低粘度被覆材２６１の表面はキャビティ１
４ａ内部にあり、平坦な形状をしている。この低粘度被
覆材２６１の表面上にはキャビティ１４ａの中央部に高
粘度被覆材２６２により形成された盛り上がり部２６ａ
が配設されている。多層基板１４表面からの盛り上がり
部２６ａの高さは、実施の形態２と同様に、配線層の厚
みを越え、かつ１００μｍ以下程度の値である。
【００５７】モジュール５０の製造方法は実施の形態１
や実施の形態２と概ね同じであるが、ポッティング材に
よる半導体チップ１２およびワイヤ１８の被覆の工程が
相違している。ポッティング材による被覆の工程は、ま
ずキャビティ１４ａに低粘度被覆材２６１を注入し、半
導体チップ１２およびワイヤ１８を浸す程度注入する。
この注入量はほぼ浸っていれば必ずしも完全に浸ってい
なくてもよい。低粘度被覆材２６１を注入することによ
り、流動性がよくキャビティ１４ａの四隅にまで、短時
間に被覆材を行き渡らせることができる。しかも泡等が
消えやすいために、半導体チップ１２およびワイヤ１８
の被覆を有効に行うことができる。
【００５８】この後、低粘度被覆材２６１の上に高粘度
被覆材２６２の注入治具の注入孔を盛り上がり部２６ａ
を形成するキャビティ１４ａ中央部に移動させ、この位
置で高粘度被覆材２６２を注入し、高粘度被覆材２６２
を盛り上げる。ついで低粘度被覆材２６１および高粘度
被覆材２６２を硬化（キュア）する。なお硬化の工程
は、低粘度被覆材２６１を注入したのち、高粘度被覆材
２６２を注入する前に行っても構わない。また、この硬
化が樹脂中の溶剤成分を揮発させるための第１段階のキ
ュアのみでもよい。後の印刷工程は実施の形態２と同様
である。
【００５９】この実施の形態３に係るモジュール５０
は、実施の形態２と同様に、盛り上がり部２６ａの高さ
のばらつきに対する自由度が高くなり、盛り上がり部２
６ａの寸法精度が緩和される。延いては、クリームはん
だの印刷に際しての盛り上がり部２６ａの高さのばらつ
きが緩和されることになり、モジュールの歩留まりが向
上する。また、実施の形態３に係るモジュール５０で
は、低粘度被覆材２６１でまず半導体チップ１２および
ワイヤ１８を被覆しているので、被覆を有効に行うこと
ができ、かつ高粘度被覆材２６２を注入して盛り上がり
部２６ａを形成しているため、盛り上がり部２６ａの高
さを均一に形成しやすく、盛り上がり部２６ａの高さの
ばらつきを小さくすることができる。
【００６０】このため、実施の形態３に係るモジュール
５０は被覆の信頼性が高く、盛り上がり部２６ａの高さ
のばらつきが少なく、これに加えて盛り上がり部２６ａ
の高さのばらつきに対する自由度が高い構成であるか
ら、クリームはんだの印刷に際して、チップ部品の接合
に必要なクリームはんだの量が確保でき、クリームはん
だ不足によるチップ部品２２の接合不良が防止される。
延いては、歩留まりが高く、信頼性の高いモジュールを
構成することが出来る。
【００６１】実施の形態３に係るモジュール５０の製造
方法においては、まず低粘度被覆材２６１により半導体
チップ１２およびワイヤ１８を被覆することにより、流
動性がよくキャビティ１４ａの四隅にまで、短時間に被
覆材を行き渡らせることができる。しかも泡等が消えや
すいために、半導体チップ１２およびワイヤ１８の被覆
を有効に行うことができる。さらに高粘度被覆材２６２
を注入して盛り上がり部２６ａを形成しているため、盛
り上がり部２６ａの高さを均一に形成しやすく、盛り上
がり部２６ａの高さのばらつきを小さくすることができ
る。従って半導体チップ１２およびワイヤ１８の有効な
被覆を短時間に行い、かつ高さの揃った盛り上がり部２
６ａを形成することができ、クリームはんだ不足による
チップ部品２２の接合不良を簡単な工程により防止する
ことができる。延いては、信頼性の高いモジュールを安
価に提供することができる。
【００６２】実施の形態４．図７は、この発明の一つの
実施の形態に係る半導体装置の一部平面図である。図８
は図７のＶＩＩＩ−ＶＩＩＩ断面における半導体装置の
断面図である。図７および図８において、５４はこの実
施の形態４に係るモジュールである。５６は第２の突起
部としての保護膜突起である。モジュール５４は、多層
基板１４に配設されたキャビティ１４ａの周縁１４ｂに
保護膜突起５６を設けている。保護膜突起５６は配線層
２０を被覆するガラス系材料の保護膜（オーバーコー
ト）を形成する際に同じ工程で形成される。
【００６３】多層基板１４は、セラミックスで形成され
るために、表面あらさが比較的粗い場合がある。このよ
うな場合キャビティ１４ａにポッティング材２６を注入
し、キャビティ１４ａの周縁１４ｂの多層基板１４表面
上に盛り上げる際に、キャビティ１４ａの周縁１４ｂで
の多層基板１４表面のぬれ性があまりよくないので、キ
ャビティ１４ａの周縁１４ｂを越える樹脂の拡がりが起
こりにくい場合があったり、均一に拡がらない場合があ
る。このため、セラミックスよりも表面粗さがよくなる
と期待できるガラス系材料の保護膜（オーバーコート）
により、キャビティ１４ａの周縁１４ｂに保護膜突起５
６を形成している。
【００６４】この保護膜突起５６はガラス系材料である
ことに加えて、表面あらさがよいので、ポッティング材
２６に対してぬれ性がよくなる。従って実施の形態１と
同様にキャビティ１４ａに、半導体チップ１２とワイヤ
１８とが覆われる量を越え、大略キャビティ１４ａの深
さの３／４程度以上のポッティング材２６をキャビティ
１４ａに注入すると、ポッティング材２６が保護膜突起
５６の部分を濡らし、この部分からキャビティ１４ａの
周縁１４ｂを越えて樹脂が少し拡がり、保護膜突起５６
の部分の表面上に自動的に盛り上がる。しかも保護膜突
起５６によるぬれ性によりポッティング材２６の盛り上
がり量が規定されるので、盛り上がり量が均一になり、
盛り上がり部２６ａの位置の設定や盛り上がり部２６ａ
の高さを制御しやすくすることができる。
【００６５】さらに盛り上がり部２６ａの位置の設定の
制御がしやすくなると、キャビティ１４ａ近傍に設けた
配線層２０のランド２０ａが、キャビティ１４ａの周縁
１４ｂを越えて拡がったポッティング材２６により覆わ
れるという不具合を少なくすることができる。後の印刷
工程は実施の形態１と同様に行うことができる。
【００６６】この実施の形態４に係る半導体装置の製造
方法によれば、多層基板１４の表面あらさよりもよい表
面粗さを有する保護膜突起５６を、キャビティ１４ａの
周縁１４ｂに設けることにより、ポッティング材２６の
盛り上がり部２６ａの位置の設定や盛り上がり部２６ａ
の高さを制御しやすくすることができる。このためクリ
ームはんだの印刷工程において、クリームはんだを安定
してランド２０ａに塗布することができる。延いては、
クリームはんだ不足によるチップ部品２２の接合不良を
簡単な工程により防止することができる。延いては、信
頼性の高いモジュールを安価に提供することができる。
【００６７】実施の形態５．図９は、この発明の一つの
実施の形態に係る半導体装置の一部平面図である。図１
０は図９のＸ−Ｘ断面における半導体装置の断面図であ
る。図９および図１０において、６０はこの実施の形態
５に係るモジュールである。６２は突起部としての表面
突起である。モジュール６０では、ポッティング材２６
の盛り上がり部２６ａは設けていない。盛り上がり部２
６ａと同様の機能を持たせるために、多層基板１４の表
面上の、ランド２０ａ近傍に表面突起６２を設けてい
る。
【００６８】表面突起６２は、セラミックスの多層基板
１４の場合では、例えば導体ペーストにより印刷・乾燥
を繰り返すことにより、多層基板１４表面に所定の厚み
を有する表面突起を形成することが出来る。またガラス
系材料のコーティング材を印刷・乾燥を繰り返すことに
より多層基板１４表面に所定の厚みを有する表面突起を
形成することが出来る。また導体ペーストとコーティン
グ材との印刷・乾燥を組み合わせてもよい。あるいは多
層基板を積層する際の積層プレス金型に所定の位置に凹
部を設けて、多層基板表面上に表面突起６２を形成して
もよい。さらに、有機多層基板を使用する場合には、厚
めのソルダレジストを用いて所定の厚さを有する表面突
起６２を形成してもよいし、ソルダレジストと導体パタ
ーンとを組み合わせてもよい。また、モジュール製造工
程中に、基板上の所望の位置に樹脂を塗布し硬化する等
の方法で形成してもよい。
【００６９】この様に形成された表面突起６２の多層基
板１４表面からの高さは、ランド２０ａからの距離にも
依存するが、スキージの押圧による弾性変形はあまり期
待できないので、実施の形態１〜４の盛り上がり部２６
ａの高さよりも低くすることが必要になる。従って表面
突起６２の多層基板１４表面からの高さは、配線層の厚
みよりも厚いが、３０μｍ以下の値が妥当である。印刷
工程において、印刷マスク４０は表面突起６２の頂部と
接触し、多層基板１４の表面と少し隙間が空いたように
なっており、印刷マスク４０と多層基板１４表面とは密
着していない。スキージ４２が開口部４０ｂに接近する
とスキージ４２の押圧により、表面突起６２はあまり弾
性変形しないが印刷マスクの弾性変形により、スキージ
４２に押圧されている近傍の印刷マスク４０が基板に接
触させられる。そしてスキージ４２により押し出された
クリームはんだ２４ａは、印刷マスク４０と多層基板１
４表面とが密着した状態で、開口部４０ｂにおいてラン
ド２０ａの表面に塗布される。
【００７０】スキージ４２の最も押圧の高い線状部分が
開口部４０ｂを通過すると、最も押圧の高い線状部分が
通過した位置から、直ちに印刷マスク４０が多層基板１
４表面から離れ始めるが、最も押圧の高い線状部分が通
過してもスキージ４２が開口部４０ｂ上に位置している
間は、スキージ４２がクリームはんだ２４ａを抑える役
割を果たし、印刷マスク４０にクリームはんだ２４ａが
付着してランド２０ａの表面から離脱するという不都合
を抑制することができる。
【００７１】この実施の形態５に係るモジュール６０で
は、印刷工程における作用は実施の形態１の盛り上がり
部２６ａと大略同様に作用し、実施の形態１と同様の効
果を奏する。この効果に加えてモジュール６０における
表面突起６２はポッティング材２６により形成されては
いないので、多層基板１４の表面の任意の位置に表面突
起６２を設定することができる。このためクリームはん
だ２４ａを塗布すべきランド２０ａの位置設定の自由度
を高めることができる。延いては高周波を扱うモジュー
ルにおいては配線層２０の回路設計の自由度を高めるこ
とができるので、電気的特性のよいモジュールを構成す
ることができる。
【００７２】実施の形態６．図１１は、この発明の一つ
の実施の形態に係る印刷マスクの一部平面図である。図
１２は図１１のＸＩＩ−ＸＩＩ断面における印刷マスク
の断面図である。図１１および図１２において、６６は
印刷マスク、６８は印刷マスク６６の遮蔽膜でＳＵＳ製
で、厚みが５０〜２００μｍ程度である。７０は遮蔽膜
６８に設けられた開口部で、開口部７０はチップ部品２
２が配設されるランド２０ａに対応して設けられてい
る。７２は遮蔽膜６８の基板１４に対向する側の表面に
配設された遮蔽膜突起で、遮蔽膜６８と別体のもの、例
えば樹脂などで形成され、遮蔽膜６８の開口部７０近傍
に接合されている。遮蔽膜突起７２の厚みは開口部７０
と遮蔽膜突起７２との距離にも関係するが、配線層２０
よりも厚く、３０μｍ以下程度の値になっている。
【００７３】この印刷マスク６６を使用して、クリーム
はんだ２４ａの印刷を行うと、印刷マスク６６の遮蔽膜
突起７２の頂部が多層基板１４の表面と接触し、多層基
板１４の表面と遮蔽膜６８との間に少し隙間が空いたよ
うになっており、印刷マスク６６と多層基板１４の表面
とは密着していない。スキージ４２が開口部７０に接近
するとスキージ４２の押圧により、遮蔽膜突起７２はあ
まり弾性変形しないが遮蔽膜６８の弾性変形により、ス
キージ４２に押圧されている近傍の遮蔽膜６８が多層基
板１４に接触させられる。そしてスキージ４２により押
し出されたクリームはんだ２４ａは、遮蔽膜６８と多層
基板１４表面とが密着した状態で、開口部７０において
ランド２０ａの表面に塗布される。
【００７４】スキージ４２の最も押圧の高い線状部分が
開口部６８を通過すると、最も押圧の高い線状部分が通
過した位置から、直ちに遮蔽膜６８が多層基板１４表面
から離れ始めるが、最も押圧の高い線状部分が通過して
もスキージ４２が開口部７０上に位置している間は、ス
キージ４２がクリームはんだ２４ａを抑える役割を果た
し、印刷マスク６６にクリームはんだ２４ａが付着して
ランド２０ａの表面から離脱するという不都合を抑制す
ることができる。
【００７５】この実施の形態に係る印刷マスクを使用し
てクリームはんだの印刷を行うと、特に工程を変更する
ことなしに、チップ部品２２の寸法が小さくなってこれ
に対応するランド２０ａの面積が小さくなった場合で
も、クリームはんだ２４ａの粘度を低くしなくてもラン
ド２０ａにはクリームはんだ２４ａの所定の量が塗布さ
れ、チップ部品２２をランド２０ａに接合するためのク
リームはんだ２４ａが確保される。このためクリームは
んだ２４ａの粘度が低くなって発生する、はんだ相互の
結合や、クリームはんだ不足によるチップ部品２２の接
合不良を工程を変更することなしに防止することができ
る。延いては、信頼性の高いモジュールを安価に提供す
ることができる。
【００７６】図１３はこの発明の一つの実施の形態に係
る印刷マスクの変形例の一部平面図、図１４は図１３の
ＸＩＶ−ＸＩＶ断面における断面図、図１５はこの発明
の一つの実施の形態に係る印刷マスクのもう一つの変形
例の一部平面図、図１６は図１５のＸＶＩ−ＸＶＩ断面
における断面図である。図１３および図１４の印刷マス
クの変形例においては、遮蔽膜突起７２が遮蔽膜６８そ
のものの突起として多層基板１４に対向する面のみに突
出して形成されている。また図１５および図１６の印刷
マスクの変形例においては、遮蔽膜突起７２が遮蔽膜６
８そのものの突起として多層基板１４に設けられている
が、遮蔽膜６８を表側から塑性変形させることにより突
起を形成し、遮蔽膜突起７２としている。なお、実施の
形態１ないし実施の形態６ではクリームはんだの印刷に
ついて説明したが、クリームはんだのみならず、導電性
フィラーが混入された樹脂製接着剤についても同様の効
果を奏する。
【００７７】
【発明の効果】この発明に係る半導体装置およびその製
造方法並びに印刷マスクは以上に説明したような構成、
工程を備えているので、以下のような効果を有する。こ
の発明に係る半導体装置においては、表面上に配線層が
配設されるとともに凹部を有する基板と、この基板の凹
部に配設された半導体チップと、基板の凹部に配設され
半導体チップを覆うとともにその表面の一部に基板表面
からの高さが配線層の厚みを越えた高さの突起部を有す
る被覆材と、基板表面に配設された配線層に導電性の接
合材により接合された回路要素と、を備えたもので、突
起部の形成が容易で、チップ部品を接合するために必要
とされる量の接合材が基板表面に確保される構成とな
り、回路要素の実装不良が少なくなる。延いては安価で
歩留まりの高い半導体装置を構成することができる。
【００７８】さらに、突起部を基板の凹部の周縁に配設
したもので、流動性の高い被覆材を使用することがで
き、半導体チップの被覆を効果的に行うことができる構
成にすることができる。延いては信頼性の高い半導体装
置を構成することができる。
【００７９】さらに、基板表面より滑らかな表面を有す
るとともに基板の凹部周縁の基板表面上に配設された第
２の突起部をさらに備えたもので、被覆材に対するぬれ
性をよくすることができ、被覆材により形成される突起
部の形成を容易にすることができるとともに突起部の高
さや形成位置の制御を行いやすい構成にすることができ
る。このために突起部が安定して形成され、接合材の印
刷が安定した半導体装置の構成にすることができるの
で、実装不良がさらに少なくなり、歩留まりの高い構成
にすることができる。
【００８０】またさらに、突起部を基板の凹部の中央に
配設したもので、突起部の高さを高めにすることができ
て、突起部の高さ寸法が若干ばらついても接合材の印刷
を良好に行うことができる構成にすることができる。延
いては、実装不良が少なくなり、歩留まりの高い構成に
することができる。
【００８１】さらに被覆材が基底層の第１の材料と上層
部の第２の材料とによって構成され、上層部の第２の材
料により突起部を形成したもので、第１の材料と第２の
材料とで材料の流動性を替えることができ、第１の材料
により半導体チップの被覆を効果的に行うとともに第２
の材料により突起部の高さの制御を容易に行うことがで
きる構成にすることができる。このため信頼性が高く歩
留まりの高い半導体装置の構成にすることができる。
【００８２】またこの発明に係る半導体装置において
は、表面上に配線層が配設されるとともに凹部を有する
基板と、この基板の凹部に配設された半導体チップと、
基板の凹部に配設され半導体チップを覆う被覆材と、基
板表面に配設された配線層に導電性の接合材により接合
された回路要素と、この回路要素が配設された配線層近
傍の基板表面上に配設され、基板表面からの高さが配線
層の厚みを越えた高さの突起部と、を備えたもので、凹
部の位置によらずに接合材を塗布する位置近傍に突起部
を設けることができるので、配線層の構成の自由度を高
くすることができる。延いては電気的特性のよい半導体
装置の構成にすることができる。
【００８３】またこの発明に係る半導体装置の製造方法
は、表面上に配線層が配設されるとともに凹部を有する
基板を準備し、凹部に半導体チップを配設する第１の工
程と、基板の凹部に配設された半導体チップを被覆材に
より覆うとともにこの被覆材の表面の一部に基板表面か
らの高さが配線層の厚みを越える高さの突起部を形成す
る第２の工程と、基板表面に、接合材塗布用の印刷マス
クを載置し、この印刷マスクを介して回路要素が配設さ
れる配線層に導電性の接合材を塗布する第３の工程と、
を含むもので、突起部により基板の表面からわずかに離
された印刷マスクが、接合材の印刷の際には基板表面に
密着し、その後再び突起部により基板の表面からわずか
に離されることにより、印刷マスク除去時に印刷された
接合材が印刷マスクと一緒に離脱することを防止するこ
とができる。このため回路要素を確実に配線層に接合す
ることができ、歩留まりを向上することができる。延い
ては安価で信頼性の高い半導体装置を提供することがで
きる。
【００８４】さらに突起部を基板の凹部の周縁に形成す
るもので、流動性の高い被覆材を使用することができ、
半導体チップの被覆を短い時間で効果的に行うことがで
きる。延いては製造時間を短縮することができ、製造コ
ストを下げて安価で信頼性の高い半導体装置を提供する
ことができる。
【００８５】またさらに突起部を基板の凹部の中央に形
成するもので、突起部の高さを比較的高くすることがで
きるから、高さ寸法が若干ばらついても接合材の印刷を
良好に行うことができる。延いては半導体装置の歩留ま
りを高めることができる。
【００８６】さらに被覆材を基底部の第１の材料と上層
部の第２の材料とによって構成し、上層部の第２の材料
により突起部を形成するもので、第１の材料と第２の材
料とで材料の流動性を替えることができ、半導体チップ
の被覆を効果的に行うとともに突起部の高さの制御を容
易に行うことができる。このため半導体チップの被覆を
短い時間で効果的に行うとともに突起部の形成を制御性
よく行うことができ接合材の印刷を良好に行うことがで
きる。
【００８７】さらに半導体チップを被覆材により覆う工
程に先立って、基板の凹部周縁の基板表面上に基板表面
より滑らかな表面を有する第２の突起部を形成する工程
をさらに含むもので、基板の凹部周縁の所定の位置に高
さの揃った突起部の形成を簡単に行うことができる。こ
のため接合材の印刷を良好にかつ安定して行うことがで
きる。延いては半導体装置の歩留まりを向上することが
できる。
【００８８】またこの発明に係る半導体装置の製造方法
は、表面上に配線層が配設されるとともに凹部を有する
基板を準備し、凹部に半導体チップを配設する第１の工
程と、基板の凹部に配設された半導体チップを被覆材に
より覆う第２の工程と、基板表面に、接合材塗布用の印
刷マスクを載置し、この印刷マスクを介して回路要素が
配設される配線層に導電性の接合材を塗布する第３の工
程とを含み、接合材を塗布する工程に先だって、回路要
素の配設される配線層近傍に突起部を形成する工程をさ
らに含むもので、凹部の位置によらずに接合材を塗布す
る位置近傍に突起部を設けることができるので、接合材
の印刷を良好に行うとともにチップ部品配置や配線層形
成の自由度を高めることができる。延いては電気的特性
のよい半導体装置を歩留まりよく製造することができ
る。
【００８９】またこの発明に係る半導体装置の製造方法
は、表面上に配線層が配設されるとともに凹部を有する
基板を準備し、凹部に半導体チップを配設する第１の工
程と、基板の凹部に配設され半導体チップを被覆材によ
り覆う第２の工程と、基板表面に接合材を塗布するため
の開口部を備えた遮蔽膜とこの遮蔽膜の開口部近傍であ
って基板に対向する側の遮蔽膜表面に配設された突起部
とを有する印刷マスクを基板表面に載置し、この印刷マ
スクを介して回路要素が配設される配線層に導電性の接
合材を塗布する第３の工程と、を含むもので、新たな工
程を増加することなしに、印刷マスク除去時に印刷され
た接合材が印刷マスクと一緒に離脱することを防止する
ことができる。延いては半導体装置を簡単に歩留まりよ
く製造することができる。
【００９０】またこの発明に係る印刷マスクは、基板表
面に導電性の接合材を塗布するための開口部を有する遮
蔽膜と、この遮蔽膜の開口部近傍であって基板に対向す
る側の遮蔽膜表面に配設された突起部と、を備えたもの
で、遮蔽膜の開口部面積が小さくなった場合でも、基板
表面に接合材を確実に印刷することができる。このた
め、この印刷マスクを用いることにより、半導体装置を
簡単に歩留まりよく製造することができる。
【図面の簡単な説明】
【図１】 この発明の一つの実施の形態に係る半導体装
置の一部平面図である。
【図２】 図１のＩＩ−ＩＩ断面における半導体装置の
断面図である。
【図３】 この発明の一実施の形態に係る半導体装置の
製造方法の一工程を説明する模式断面図である。
【図４】 この発明の一つの実施の形態に係る半導体装
置の一部平面図である。
【図５】 図４のＶ−Ｖ断面における半導体装置の断面
図である。
【図６】 この発明の一つの実施の形態に係る半導体装
置の断面図である。
【図７】 この発明の一つの実施の形態に係る半導体装
置の一部平面図である。
【図８】 図７のＶＩＩＩ−ＶＩＩＩ断面における半導
体装置の断面図である。
【図９】 この発明の一つの実施の形態に係る半導体装
置の一部平面図である。
【図１０】 図９のＸ−Ｘ断面における半導体装置の断
面図である。
【図１１】 この発明の一つの実施の形態に係る印刷マ
スクの一部平面図である。
【図１２】 図１１のＸＩＩ−ＸＩＩ断面における印刷
マスクの断面図である。
【図１３】 この発明の一つの実施の形態に係る印刷マ
スクの変形例の一部平面図である。
【図１４】 図１３のＸＩＶ−ＸＩＶ断面における断面
図である。
【図１５】 この発明の一つの実施の形態に係る印刷マ
スクのもう一つの変形例の一部平面図である。
【図１６】 図１５のＸＶＩ−ＸＶＩ断面における断面
図である。
【図１７】 従来のキャビティ埋込型のモジュールの断
面図である。
【図１８】 従来の部品はんだ付け材の印刷を説明する
模式図である。
【符号の説明】
２０ 配線層、 １４ａ キャビティ、 １４ 多層基
板、 １２ 半導体チップ、 ２６ ポッティング材、
２６ａ 盛り上がり部、 ２４ 低融点はんだ、 ２
２ チップ部品、 ５６ 保護膜突起、 ２６１ 低粘
度被覆材、 ２６２ 高粘度被覆材、 ６２ 表面突
起、 ７０ 開口部、 ６８ 遮蔽膜、７２ 遮蔽膜突
起。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 表面上に配線層が配設されるとともに凹
    部を有する基板と、 この基板の上記凹部に配設された半導体チップと、 上記基板の凹部に配設され上記半導体チップを覆うとと
    もにその表面の一部に上記基板表面からの高さが上記配
    線層の厚みを越えた高さの突起部を有する被覆材と、 上記基板表面に配設された配線層に導電性の接合材によ
    り接合された回路要素と、を備えた半導体装置。
  2. 【請求項２】 突起部が基板の凹部の周縁に配設された
    ことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 基板表面より滑らかな表面を有するとと
    もに基板の凹部周縁の基板表面上に配設された第２の突
    起部をさらに備えたことを特徴とする請求項２記載の半
    導体装置。
  4. 【請求項４】 突起部が基板の凹部の中央に配設された
    ことを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 被覆材が基底部の第１の材料と上層部の
    第２の材料とによって構成され、上記上層部の第２の材
    料により突起部が形成されたことを特徴とする請求項４
    記載の半導体装置。
  6. 【請求項６】 表面上に配線層が配設されるとともに凹
    部を有する基板と、 この基板の上記凹部に配設された半導体チップと、 上記基板の凹部に配設され上記半導体チップを覆う被覆
    材と、 上記基板表面に配設された配線層に導電性の接合材によ
    り接合された回路要素と、 この回路要素が配設された配線層近傍の上記基板表面上
    に配設され、上記基板表面からの高さが上記配線層の厚
    みを越えた高さの突起部と、を備えた半導体装置。
  7. 【請求項７】 表面上に配線層が配設されるとともに凹
    部を有する基板を準備し、上記凹部に半導体チップを配
    設する第１の工程と、 基板の凹部に配設された半導体チップを被覆材により覆
    うとともにこの被覆材の表面の一部に基板表面からの高
    さが配線層の厚みを越える高さの突起部を形成する第２
    の工程と、 基板表面に、接合材塗布用の印刷マスクを載置し、この
    印刷マスクを介して回路要素が配設される配線層に導電
    性の接合材を塗布する第３の工程と、を含む半導体装置
    の製造方法。
  8. 【請求項８】 突起部を基板の凹部の周縁に形成するこ
    とを特徴とする請求項７記載の半導体装置の製造方法。
  9. 【請求項９】 突起部を基板の凹部の中央に形成するこ
    とを特徴とする請求項７記載の半導体装置の製造方法。
  10. 【請求項１０】 被覆材を基底部の第１の材料と上層部
    の第２の材料とによって形成し、上記上層部の第２の材
    料により突起部を形成することを特徴とする請求項９記
    載の半導体装置の製造方法。
  11. 【請求項１１】 半導体チップを被覆材により覆う工程
    に先立って、基板の凹部周縁の基板表面上に基板表面よ
    り滑らかな表面を有する第２の突起部を形成する工程を
    さらに含むことを特徴とする請求項８記載の半導体装置
    の製造方法。
  12. 【請求項１２】 表面上に配線層が配設されるとともに
    凹部を有する基板を準備し、上記凹部に半導体チップを
    配設する第１の工程と、 基板の凹部に配設された半導体チップを被覆材により覆
    う第２の工程と、 基板表面に、接合材塗布用の印刷マスクを載置し、この
    印刷マスクを介して回路要素が配設される配線層に導電
    性の接合材を塗布する第３の工程とを含み、 接合材を塗布する工程に先だって、回路要素の配設され
    る配線層近傍に突起部を形成する工程をさらに含むこと
    を特徴とする半導体装置の製造方法。
  13. 【請求項１３】 表面上に配線層が配設されるとともに
    凹部を有する基板を準備し、上記凹部に半導体チップを
    配設する第１の工程と、 基板の凹部に配設され半導体チップを被覆材により覆う
    第２の工程と、 基板表面に接合材を塗布するための開口部を備えた遮蔽
    膜とこの遮蔽膜の開口部近傍であって基板に対向する側
    の遮蔽膜表面に配設された突起部とを有する印刷マスク
    を基板表面に載置し、この印刷マスクを介して回路要素
    が配設される配線層に導電性の接合材を塗布する第３の
    工程と、を含む半導体装置の製造方法。
  14. 【請求項１４】 基板表面に導電性の接合材を塗布する
    ための開口部を有する遮蔽膜と、 この遮蔽膜の開口部近傍であって基板に対向する側の遮
    蔽膜表面に配設された突起部と、を備えた印刷マスク。
JP2002015800A 2002-01-24 2002-01-24 半導体装置の製造方法 Expired - Fee Related JP3896285B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002015800A JP3896285B2 (ja) 2002-01-24 2002-01-24 半導体装置の製造方法
TW091111357A TW548808B (en) 2002-01-24 2002-05-28 Semiconductor device, method of fabricating the same, and printing mask
US10/167,573 US6822339B2 (en) 2002-01-24 2002-06-13 Semiconductor device
DE10240415A DE10240415B4 (de) 2002-01-24 2002-09-02 Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben
KR10-2002-0054899A KR100518643B1 (ko) 2002-01-24 2002-09-11 반도체장치 및 그 제조방법, 인쇄 마스크
CNB021429650A CN1220260C (zh) 2002-01-24 2002-09-13 半导体装置及其制造方法和印刷掩膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002015800A JP3896285B2 (ja) 2002-01-24 2002-01-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003218289A true JP2003218289A (ja) 2003-07-31
JP3896285B2 JP3896285B2 (ja) 2007-03-22

Family

ID=19191970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002015800A Expired - Fee Related JP3896285B2 (ja) 2002-01-24 2002-01-24 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US6822339B2 (ja)
JP (1) JP3896285B2 (ja)
KR (1) KR100518643B1 (ja)
CN (1) CN1220260C (ja)
DE (1) DE10240415B4 (ja)
TW (1) TW548808B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560811B2 (en) 2005-12-08 2009-07-14 Yamaha Corporation Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110049A (ja) * 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
US7956451B2 (en) * 2004-12-18 2011-06-07 Agere Systems Inc. Packages for encapsulated semiconductor devices and method of making same
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
DE102006032925B8 (de) * 2006-07-15 2008-11-06 Schott Ag Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
US8546921B2 (en) * 2010-08-24 2013-10-01 Qualcomm Incorporated Hybrid multilayer substrate
CN103635019A (zh) * 2012-08-28 2014-03-12 国基电子（上海）有限公司 电路板安装结构
DE102014110008A1 (de) * 2014-07-16 2016-01-21 Infineon Technologies Ag Träger, Halbleitermodul und Verfahren zu deren Herstellung
EP3370303B1 (en) * 2016-10-21 2021-12-08 KYOCERA Corporation Substrate for tags, rfid tag and rfid system
TWI804619B (zh) 2018-05-11 2023-06-11 義大利商坎帕克諾羅公司 設有電氣/電子系統的自行車曲柄臂
IT201800005297A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta e relativa guarnitura
IT201800005302A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta dal lato trasmissione, dotata di rilevatore di sforzi/deformazioni per un misuratore di coppia o di potenza, nonche' metodi correlati
IT201800005299A1 (it) 2018-05-11 2019-11-11 Componente di bicicletta dotato di sensore di sforzi/deformazioni compensato in temperatura
IT201800005294A1 (it) * 2018-05-11 2019-11-11 Componente di bicicletta in materiale composito e relativo processo di fabbricazione
CN110987280A (zh) * 2019-12-02 2020-04-10 歌尔科技有限公司 防水防尘压力传感器及其加工方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2045025A5 (en) * 1969-05-30 1971-02-26 Lignes Telegraph Telephon Thick-film circuits on flat substrates
JP2504486B2 (ja) 1987-10-12 1996-06-05 富士通株式会社 混成集積回路構造
JPH04171970A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH05208571A (ja) * 1992-01-31 1993-08-20 Fujitsu Isotec Ltd 多重積層メタルマスク
JPH06219070A (ja) * 1993-01-26 1994-08-09 Fujitsu Ltd スクリーン印刷用マスク及びその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3235452B2 (ja) 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JP3744649B2 (ja) * 1997-05-26 2006-02-15 ソニー株式会社 半導体パッケージとその製造方法
JPH1154665A (ja) 1997-07-31 1999-02-26 Toshiba Corp 複合パッケージ
JP2000100997A (ja) * 1998-09-17 2000-04-07 Mitsubishi Electric Corp 樹脂封止型半導体装置およびその樹脂封止方法
US6512255B2 (en) * 1999-09-17 2003-01-28 Denso Corporation Semiconductor pressure sensor device having sensor chip covered with protective member
JP3686567B2 (ja) * 2000-02-15 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
JP2001291952A (ja) * 2000-04-10 2001-10-19 Matsushita Electric Ind Co Ltd 基板の設計方法および実装基板の製造方法ならびに実装基板
DE10055147A1 (de) * 2000-05-03 2001-12-13 Fraunhofer Ges Forschung Verfahren zur Verbesserung der Druckqualität beim Einsatz von Druckschablonen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560811B2 (en) 2005-12-08 2009-07-14 Yamaha Corporation Semiconductor device
KR100939402B1 (ko) * 2005-12-08 2010-01-28 야마하 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
TW548808B (en) 2003-08-21
US20030137046A1 (en) 2003-07-24
CN1220260C (zh) 2005-09-21
DE10240415A1 (de) 2003-08-14
KR100518643B1 (ko) 2005-10-05
CN1434504A (zh) 2003-08-06
KR20030064252A (ko) 2003-07-31
DE10240415B4 (de) 2011-09-22
JP3896285B2 (ja) 2007-03-22
US6822339B2 (en) 2004-11-23

Similar Documents

Publication Publication Date Title
JP3541491B2 (ja) 電子部品
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
US6664616B2 (en) Semiconductor device and manufacturing method thereof
KR100865426B1 (ko) 반도체 장치 및 그 제조 방법
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
KR19980070074A (ko) 반도체 장치의 제조방법
JPH08153830A (ja) 半導体装置およびその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2870533B1 (ja) 半導体装置およびその製造方法
JP4018936B2 (ja) 回路モジュールの製造方法
JPH07226455A (ja) 半導体パッケージおよびその製造方法
JP3382516B2 (ja) 半導体パッケージ
JP2003092382A (ja) 半導体装置及びその製造方法
JP3325410B2 (ja) 半導体装置の製造方法
JP3845079B2 (ja) 半導体パッケージおよびその製造方法
JP2005150179A (ja) 半導体装置およびその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
EP1286577B1 (en) Method of fixing electronic part
JP3234062B2 (ja) 半導体パッケージおよびその製造方法
JPH05226385A (ja) 半導体装置の実装方法
JP2000150713A (ja) 半導体装置、およびその製造方法、ならびにこの半導体装置を用いる電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3896285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees