JP3845079B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP3845079B2
JP3845079B2 JP2003339189A JP2003339189A JP3845079B2 JP 3845079 B2 JP3845079 B2 JP 3845079B2 JP 2003339189 A JP2003339189 A JP 2003339189A JP 2003339189 A JP2003339189 A JP 2003339189A JP 3845079 B2 JP3845079 B2 JP 3845079B2
Authority
JP
Japan
Prior art keywords
support
tape substrate
bump
chip
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003339189A
Other languages
English (en)
Other versions
JP2004104139A (ja
Inventor
尚文 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003339189A priority Critical patent/JP3845079B2/ja
Publication of JP2004104139A publication Critical patent/JP2004104139A/ja
Application granted granted Critical
Publication of JP3845079B2 publication Critical patent/JP3845079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体パッケージおよびその製造方法に関し、特にICチップ等の半導体素子およびテープ基板と、それらを用いるフリップチップ方式により接続する半導体パッケージおよびその製造方法に関するものである。
以下、半導体素子として一般的なICチップを用いて説明する。
図20は従来例におけるICチップの斜視図、図21は従来例におけるテープ基板の斜視図、図22は従来例におけるICチップ接続状態の斜視図、図23は従来例における樹脂充填開始状態の斜視図、図24は従来例における樹脂充填完了状態の斜視図、図25は従来例における完成品の断面図である。図26は従来例におけるテープBGA完成品の断面図である。図27は従来例における実装基板への実装状態の断面図である。
従来の構造は、以下に示すような構成を有するものであった。
まず、図20に示すように、ICチップ1のパッド2上にバンプ3を形成する。パッド2はICチップ1上の配線によりICチップ1上に配置されるものであり、通常はICチップ1周辺に矩形状に配置される。バンプ3は実装性、接続抵抗などを考慮した接続面積を有し、また接続性を考慮した高さが確保されている。
次に、図21に示すように、テープ基板5上にICチップ1のバンプ3と接続するためのランド6を形成し、そのランド6から基板上の配線パターン13を介して入出力リード14に接続されている。ランド6はバンプ3との接続性や位置合わせ精度などを考慮した形状とし、実装方法によりメッキなどを施す場合がある。通常バンプ3とランド6は、1対1で形成され、そのICチップ1のバンプ3に対応したランド6が配置されている。
次に、図22に示すように、ICチップ1上のバンプ3とテープ基板5上のランド6を位置合わせし、熱圧着手段や導電ペーストを用いる手段によるフェースダウンでICチップ1とテープ基板5を機械的、電気的に接続する。
最後に、図23に示すように、ICチップ1の裏面側の側面から封止樹脂7を滴下し、バンプ3の高さの隙間があいたICチップ1とテープ基板5の間に毛細管現象を利用して封止樹脂7を充填し、図24に示すような完成品とするものである(例えば、特許文献1参照)。
このとき、図25に示すように、ICチップ1とテープ基板5の隙間に封止樹脂7を隙間なく充填する必要がある。
さらに図26に示すようにテープ基板5にボール接続用のランド6aを形成し、IC接続用のランド6とテープ基板5内の配線パターン13、スルーホールなどによって接続し、ボール接続用のランド6aにボール8を接続することにより、テープBGAが得られるものである。
特開昭56−160048号公報
しかしながら、上記した従来のフリップチップ構造では、図27に示すようにICチップ等の半導体素子実装時に加熱や加圧などの影響で、テープ基板が変形し下記のような問題が発生する場合がある。
(1)樹脂注入時にICチップ等の半導体素子とテープ基板の間隙が狭くなり、樹脂を完全に充填することができないか、もしくは必要な樹脂の厚さが確保できないため、耐湿信頼性、抗折強度が低下し、樹脂による遮光性が低下してIC等の半導体素子が誤動作する。
(2)テープBGA構造でボールの高さが不均一となり、実装基板への実装時に、テープBGAのボールと実装基板のランドとの接続が不完全となる。
本発明の目的は、上記問題点を解決し、容易に安定した封止をすることが可能な半導体パッケージおよびその製造方法を提供するものである。
本発明は、上記目的を達成するために、以下の解決手段を採用した。
(1) 半導体パッケージは、表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出していることを特徴とする。
(2) 上記(1)記載の半導体パッケージは、前記支持体が金で形成されていることを特徴とする。
(3) 上記(1)記載の半導体パッケージは、前記支持体が絶縁材で形成されていることを特徴とする。
(4) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる上記(1)乃至(3)のいずれか1項記載の半導体パッケージの製造方法は、前記支持体と対向した部分に逃げ部を設けた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して前記半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする。
(5) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる上記(1)乃至(3)のいずれか1項記載の半導体パッケージの製造方法は、前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする。
(6) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法は、前記支持体と対向した部分に逃げ部が設けられた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする。
(7) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法は、前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする。
本発明は以下の効果を奏する。
(1) 半導体素子上に、支持体を形成することにより、半導体素子の実装時にテープ基板が変形しても支持体により強制的に半導体素子とテープ基板との間に封止樹脂の流入間隙を確保することができるため、テープ基板の変形により樹脂の流入を妨げられることなく樹脂注入をすることができるようになる。
(2) テープ基板のレジスト塗布と同時にレジスト樹脂でテープ基板側にレジスト支持体を形成することにより、別途支持体形成工程を追加することなく、容易にレジスト支持体を形成することが可能となる。
(3) 支持体をレジスト樹脂で形成する前に、テープ基板上の配線パターンを支持体形成部に支持体として配置しておき、テープ基板側に配線パターンとレジスト樹脂で支持体を形成することにより、形成したレジスト支持体では、所望の高さが得られない場合でも、さらに配線パターンの厚さが加えられるため、比較的高さの高い支持体を得ることができる。
(4) 接続時、接続用治具に逃げ部を形成し、支持体による加圧力を作用させずに、半導体素子とテープ基板を接続することにより、半導体素子接続のバンプより支持体が高くなった場合でも、半導体素子上の回路や保護膜を破壊することがないようにし、2段階で高さの違うバンプを作成したりする必要をなくし、支持体の高さの制御を比較的緩和できるものとなる。
(5) テープ基板上に支持体接続用の配線用パターンを前もって形成しておき、支持体を半導体素子実装のバンプと同様に接続することにより、テープ基板と支持体の微小な隙間を除去することが可能となり、リフロー時の樹脂クラックなどの発生を防止する効果がある。
(6) 支持体上に液状や熱可塑性の支持体接続用樹脂を前もって塗布しておき、半導体素子実装時にテープ基板と支持体を接続して、テープ基板と支持体の微小な隙間を除去することにより、リフロー時の樹脂クラックなどの発生を防止することができる。
(7) 支持体を樹脂で形成することにより、容易で自由度の高い支持体を形成することが可能となる。
(8) 半導体素子上のバンプ形成時に同じくバンプにより支持体を形成することにより、別途支持体形成工程を追加することなく、容易に精度の高い支持体を形成することが可能となる。
(9) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなる半導体パッケージにおいて、前記バンプはバンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続され、前記支持体は前記バンプ配列枠内に設けられているので、テープ基板を支持体により、バンプ配列枠内の前記支持体を設けた位置で支持することができる。
以下、本発明の実施の形態について図を用いて詳細に説明する。半導体素子として一般的なICチップを用いて説明する。
(第1実施例)
図1は本発明の第1実施例におけるICチップの斜視図、図2は本発明の第1実施例における実装状態の断面図である。
本発明の第1実施例は、通常のバンプ3が形成されたICチップ1にさらに樹脂注入間隙確保のための支持体4を作成し、テープ基板5に従来のフリップチップ接続方式で接続し、封止樹脂7を充填したものである。
前記支持体4は、以下の特徴および構成を有する。
(1) ICチップ1のバンプ3配置側で、図1に示すようにバンプ配列枠内の位置ならどこに配置してもよい。好ましくは各バンプ3から等距離の位置またはその近傍がよい。ここでいうバンプ配列枠とは、図1において、バンプ電極が配列されている形状、即ち、この場合□字形を配列枠という。
(2) 支持体4で封止樹脂7の流入が妨げられない接続面積と、密度で配置できるなら、支持体4の形状およびバンプ配列枠内に設ける個数は適宜選択可能である。
(3) 支持体4のICチップ1表面からの高さは、バンプ3とランド6を熱圧着や導電ペーストを用いてフェースダウンで接続するときの両バンプ3とランド6の高さに等しい高さが好ましい。即ち、実装時にテープ基板5が平坦になるような高さが好ましい。テープ基板5は、主に絶縁フィルムからなり、可撓性を有するセラミック板でも可能である。実施上はその等しい高さを超えなければよい。とにかく、支持体があれば、従来の支持体がないものと比べ、支持の効果がある。
(4) 支持体4の材質は、絶縁材、半導体、金属、特にバンプ電極材等、設ける位置、製法等により適宜選択可能である。
つぎに、第1実施例の製造方法を説明する。
第1実施例は、図1に示すように、パッド2上にバンプ3が形成された従来技術と同様のICチップ1に支持体4を形成するものである。このとき、支持体4は、上記したとおりの特徴および構成を有する。
つぎに、従来技術と同様にテープ基板5上にICチップ1のバンプ3と接続するためのランド6を形成し、ICチップ1上のバンプ3とテープ基板5上のランド6を位置合わせし、熱圧着手段や導電ペーストを用いる手段によりフエースダウンでICチップ1とテープ基板5を機械的、電気的に接続する。熱圧着すると、バンプ3とランド6は熱変形しながら相互に突き合わせ固着される。このとき、接続時の加熱や加圧によりテープ基板5が変形しても、支持体4によりICチップ1とテープ基板5の間隙を強制的に確保することができる。
つぎに、ICチップ1の裏面側の側面から封止樹脂7を滴下し、バンプ3および支持体4の高さの隙間があいたICチップ1とテープ基板5の間に、毛細管現象を利用して封止樹脂7を充填することにより、図2に示すようなCOF(Chip On Film)構造を製造する。
以上のように、第1実施例では、ICチップ1上に、支持体4を形成することにより、ICチップ1の実装時にテープ基板5が変形しても支持体4により強制的にICチップ1とテープ基板5との間に封止樹脂7の流入間隙を確保することができるため、テープ基板5の変形により樹脂の流入を妨げられることなく樹脂注入をすることができるようになる。
(第2実施例)
図3は本発明の第2実施例におけるテープBGA実装状態の断面図、図4は本発明の第2実施例における実装基板への実装状態の断面図である。
第2実施例は、前記第1実施例と同様に、通常のバンプ3が形成されたICチップ1の面にさらに樹脂注入間隙とテープ基板平坦性確保のための支持体4を形成し、ICチップ1とテープ基板5を接続して、封止樹脂7を充填した後、テープ基板5の下面に、前もってテープ基板5に形成されたボール8接続用のランド6aにボール8を接続することにより、テープBGAとするものである。
つぎに、第2実施例のテープBGAの製造方法を順に説明する。
第2実施例は、図3に示すように、第1実施例と同様にパッド2上にバンプ3が形成されたICチップ1の面に支持体4を形成する。また、テープ基板5には、ICチップ接続面と反対の面に、ボール8接続用のランド6aを形成し、IC接続用のランド6とテープ基板5内の配線パターンをスルーホールなどにより接続しておく。
つぎに、ICチップ1上のバンプ3とテープ基板5上のランド6を位置合わせし、熱圧着手段や導電ペーストを用いる手段によりフェースダウンでICチップ1とテープ基板5を機械的、電気的に接続する。このとき、接続時の加熱や加圧によりテープ基板5が変形しても、支持体4によりICチップ1とテープ基板5の間隙は強制的に確保される。
つぎに、ICチップ1の裏面側の側面から封止樹脂7を滴下し、バンプ3および支持体4の高さの隙間があいたICチップ1とテープ基板5の間に、毛細管現象を利用して封止樹脂7を充填する。つぎに、ボール8接続用のランド6aにボール8を接続することにより、テープBGAを製造する。
その後、図4に示すように、テープBGAを実装基板9にリフロー法などにより接続する。
以上のように、第2実施例は、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、テープBGAでは、ICチップ1実装後テープ基板5に前もってボール8接続用のランド6aを形成し、このランド6aにボール8を接続することにより、テープ基板5とICチップ1の実装時にテープ基板5が変形しても支持体4により強制的にテープ基板5を平坦にでき、全てのボール8を一括して安定して実装できるので、安定した封止樹脂7の注入と、安定した実装基板9への接続が可能となる。
(第3実施例)
図5は本発明の第3実施例におけるICチップの斜視図、図6は本発明の第3実施例におけるテープBGA実装状態の断面図である。
第3実施例は、ICチップ1のバンプ3配列枠内に、樹脂注入間隙とテープ基板5の平坦性確保のための支持体4を、テープBGAのボール8配置部に対応して複数個形成する。
第3実施例の製造方法を説明する。
ICチップ1のバンプ3が形成されたパッド2上に支持体4を形成する。このとき、支持体4を、ボール8と1対1の関係で、ボール8配置部位置に対応づけて形成する。
つぎに、ICチップ1とテープ基板5を接続し、ICチップ1とテープ基板5の間隙に封止樹脂7を充填し、テープ基板5にボール8を接続する。
その後、図6に示すように、ボール8を実装基板にリフロー法などにより接続する。
以上のように、第3実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、ボール8配置部に対応して支持体4が形成されているため、各々のボール8の高さはボール8に対応した支持体4で決まり、テープ基板5の変形に影響されないボール高さを持ったテープBGA実装構成が得られ、安定した実装基板ヘの実装が可能となる。
また、ボール8配置部に対応した支持体4を形成することにより、比較的大きいチップサイズ、小さいボールサイズで、精度の高いボール高さの制御が必要であっても、ボール8毎の高さを各支持体4で制御することが可能となり、実装基板9への接続安定性を向上させることが可能となる。
(第4実施例)
図7は本発明の第4実施例におけるICチップの斜視図、図8は本発明の第4実施例におけるICチップの断面図である。
第4実施例は、ICチップ1とテープ基板5を接続する前に、ICチップ1のバンプ3側の面に樹脂で支持体4aを形成するものである。
つぎに、第4実施例の製造方法を説明する。
パッド2上にバンプ3が形成されたICチップ1上に、液状樹脂などの樹脂を所望の支持体4a形成部にバンプ高さに相当する程度まで滴下し硬化させて形成し、その後支持体4aにより樹脂注入間隙とテープ基板平坦性を確保しながらICチップ1とテープ基板5を接続し、ICチップ1とテープ基板5の間隙に封止樹脂7を注入する。
支持体4a樹脂の形成方法は、所望の配置位置および高さが確保できれば、液状樹脂を滴下し硬化させたり、型に充填したり、スクリーン印刷などで形成することも可能であり、樹脂量の制御により、ある程度の高さの調整が可能である。
また、ICチップ1とテープ基板5の接続時に、剥がれ落ちたり、変形して高さが変わらなければ、支持体4a配置後樹脂を完全に硬化させなくとも、仮硬化でも効果が得られ、封止樹脂7の硬化時に合わせて、支持体4aを硬化させることも可能である。
以上のように、第4実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、支持体4aを樹脂で形成することにより、製造工程が容易で自由度の高い支持体4aを形成することが可能となる。
(第5実施例)
図9は本発明の第5実施例におけるテープ基板の斜視図、図10は本発明の第5実施例におけるテープ基板の断面図である。
第5実施例は、ICチップ1とテープ基板5を接続する前に、テープ基板5のレジスト樹脂10で、レジスト樹脂10塗布と同時にテープ基板5側にレジスト支持体4bを形成するものである。
第5実施例の製造方法を説明する。
テープ基板5は、テープ基板5上の配線パターン13の保護や配線パターン13間のショートを防ぐため、レジスト樹脂10が塗布される場合がある。
第5実施例は、図9、図10に示すように、ICチップ1のバンプ3と接続するためのランド6が形成されたテープ基板5上に、レジスト樹脂10を塗布するときに、所望の支持体形成部にもレジスト樹脂10を配置して硬化させ、レジスト支持体4bを形成する。
以上のように、第5実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、テープ基板5のレジスト10塗布と同時にレジスト樹脂10でテープ基板5側にレジスト支持体4bを形成することにより、別途支持体形成工程を追加することなく、容易にレジスト支持体4bを形成することが可能となる。
(第6実施例)
図11は本発明の第6実施例におけるテープ基板の斜視図、図12は本発明の第6実施例におけるテープ基板の断面図である。
第6実施例は、ICチップ1とテープ基板5を接続する前に、テープ基板5の配線パターン13およびレジスト樹脂10で、配線パターン形成とレジスト樹脂10塗布と同時に、テープ基板5側に支持体4bおよび4cを形成するものである。
第6実施例の製造方法を説明する。
ICチップ1のバンプ3と接続するためのランド6が形成されたテープ基板5上に、配線パターンを形成すると共に支持体形成部位置にも配線パターン13にて支持体4cを形成し、次に、基板周辺にレジスト樹脂10を塗布すると共に前記支持体4c上にもレジスト樹脂10を塗布して支持体4bを形成する。
以上のように、第6実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、支持体4bをレジスト樹脂10で形成する前に、テープ基板5上の配線パターン13を支持体形成部に支持体4cとして配置しておき、テープ基板5側に配線パターン13とレジスト樹脂10で支持体4b、4cを形成することにより、第5実施例で形成したレジスト支持体4bでは、所望の高さが得られない場合でも、さらに配線パターン13の厚さが加えられるため、比較的高さの高い支持体4b、4cを得ることができる。
(第7実施例)
図13は本発明の第7実施例におけるICチップの斜視図である。
第7実施例は、第3実施例と同様に支持体を形成するものであるが、図13に示すように、ICチップ1上のバンプ3形成時にバンプで支持体4dを形成するものである。
第7実施例の製造方法を説明する。
第7実施例は、図13に示すように、ICチップ1上のバンプ3形成時に、同じくバンプを所望の支持体形成部位置に配置して支持体4dを形成するものである。
このように、第7実施例ではバンプで支持体4dを形成するため、支持体高さ、サイズを、比較的精度よく形成できる。このバンプで構成した支持体4dは、テープ基板上の配線と電気的に接続されていないダミーバンプという。ダミーバンプとは、この第7実施例の支持体および次の第8実施例の支持体のように、バンプ材と同じ組成を有するが、バンプ本来の電気的接続の機能を有しないものをいう。例えば、本来のバンプに比べ高さが低く電気的接続できない形状、テープ基板上の配線と接続されていないもの等をいう。
以上のように、第7実施例は、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、ICチップ1上のバンプ3形成時に同じくバンプにより支持体4dを形成することにより、別途支持体形成工程を追加することなく、容易に精度の高い支持体4dを形成することが可能となる。
(第8実施例)
図14は本発明の第8実施例におけるICチップの斜視図である。
第8実施例は、第7実施例と同様にバンプにより支持体を形成するものであるが、図14に示すように、支持体4dをテープ基板5との接続に使用する接続用バンプ3よりも低く形成するものである。
第8実施例の製造方法を説明する。
ICチップ1上にバンプ3を形成すると共にバンプ3を所望の支持体形成部位置に配置して支持体4dを形成する。
このとき、支持体4dの高さを、テープ基板5との接続に使用するバンプ3よりも低く形成する。これはバンプ3が必ず接続できる効果を有する。
高さの異なるバンプを形成する方法は、メッキ法バンプにおいて最初接続用バンプ3と支持体4dを同時に形成し、支持体4dが所望の高さになった後支持体4dをマスクして、さらに所望の接続用バンプ3の高さになるまでメッキをする方法や、スタッドバンプ法において支持体4dは1段で形成し、接続用バンプ3は、2段で形成するなどの方法が考えられる。
支持体4dの高さは、樹脂流入を妨げないICチップ1とテープ基板5との間隙を確保する当初の目的を考慮するのは当然であるが、ICチップ1をテープ基板5へ実装後に接続用バンプ3が実装時の加圧、加熱によりバンプ高さが減少することを考慮し、支持体4dがICチップ1実装時にICに接触しない高さとする必要がある。
その後、ICチップとテープ基板を接続するが、支持体4dが接続用バンプ3よりも低く形成されているため、接続時ICチップが加圧されても、支持体4dがICチップ1に接触せず、ICチップ1上の回路や回路上の保護膜が破壊されないものである。この例では、支持体4dはバンプ3より低く形成されているが、支持体がない従来例と比べると、程度の差こそあれ、支持体としての効果は当然あることになる。
以上のように、第8実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、支持体4dをICチップ1実装のバンプ3より低く作成することにより、ICチップ1上の回路や回路上の保護膜の破損を防ぐことが可能となる。
(第9実施例)
図15は本発明の第9実施例におけるテープ基板への治具を用いた実装状態の断面図である。
第9実施例は、バンプにより支持体4dを形成するが、支持体4dを設けるICチップ1の部分が圧力を加えることができない場合、図15に示すように、ICチップ1とテープ基板5との接続時に支持体4dに圧力を加えないように逃げ部分15を形成した接続用治具12にて接続する。この実装方法は支持体裁置位置とICチップの弱い部分との関係で用いられる特殊な方法である。
第9実施例の製造方法を説明する。
ICチップ1上のバンプ3形成時に、バンプを所望の支持体形成部位置に配置して支持体4dを形成する。
その後、ICチップ1とテープ基板5とを接続用治具12にて接続する。このとき、図15に示すように、テープ基板5側の接続用治具12の支持体4dに当たる部分をざぐり加工などにより逃げて、支持体4に接続用治具12による圧力が加わらないようにする。
以上のように、第9実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、接続時、接続用治具12に逃げ部15を形成し、支持体4dによる加圧力を作用させずに、ICチップ1とテープ基板5を接続することにより、ICチップ1接続のバンプ3より支持体4dが高くなった場合でも、ICチップ1上の回路や保護膜を破壊することがないようにし、2段階で高さの違うバンプ3を作成したりする必要をなくし、支持体4dの高さの制御を比較的緩和できるものとなる。
(第10実施例)
図16は本発明の第10実施例における基板実装状態の断面図である。
第10実施例は、バンプ3により支持体4dを形成するが、図16に示すように、テープ基板5上に支持体4d接続用のランド6bを前もって形成しておき、支持体4dをICチップ1実装のバンプ3と同様に接続するものである。
第10実施例の製造方法を説明する。
ICチップ1上のバンプ3形成時に、バンプを所望の支持体形成部位置に配置して支持体4dを形成する。
このとき、ICチップ1とテープ基板5の接続時にICチップ1上の回路や保護膜が支持体4dに加圧され破壊されるおそれのある場合は、導電部は支持体部位置に回路を設けることを避け、接続用バンプ3の位置をパッド2構造の位置と同じ配置位置とする必要がある。
つぎに、テープ基板5上に支持体接続用のランド6bを前もって形成しておき、接続用バンプ3とテープ基板5を接続するときに、支持体4dをICチップ1実装のバンプ3と同様に接続する。
その後、封止樹脂7を注入するが、封止樹脂7の流動性が低く、支持体4dとテープ基板5の微小な間隙に樹脂注入が困難な場合でも、支持体4dとテープ基板5がテープ基板5上のランド6bにより接続されてボイドが残らないため、リフローなどにより高温で加熱しても、ボイドが熱膨張を起こし樹脂の剥離やクラックなどが発生することを防止することが可能となる。
以上のように、第10実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、テープ基板5上に支持体4d接続用のランド6bを前もって形成しておき、支持体4dをICチップ1実装のバンプ3と同様に接続することにより、テープ基板5と支持体4dの微小な隙間を除去することが可能となり、リフロー時の樹脂クラックなどの発生を防止する効果がある。
(第11実施例)
図17は本発明の第11実施例におけるテープ基板への実装工程説明図(その1)、図18は第11実施例におけるテープ基板への実装工程説明図(その2)である。
本発明の第11実施例は、第7実施例と同様にバンプ3により支持体4dを形成するものであるが、図17で示すように、支持体4d上に液状や熱可塑性の支持体接続用樹脂11を前もって塗布しておき、ICチップ1とテープ基板5との実装時に支持体4dをテープ基板5と接続するものである。
第11実施例の製造方法を説明する。
ICチップ1上のバンプ3形成時に、バンプを所望の支持体形成部位置に配置して支持体4dを形成する。
その後、支持体4d上に液状や熱可塑性の支持体接続用樹脂11を塗布する。
つぎに、ICチップ1とテープ基板5を接続するが、このときテープ基板5と支持体4d上の支持体接続用樹脂11が接続される。
その後封止樹脂7を注入するが、封止樹脂7の流動性が低く、支持体4dとテープ基板5の微小な間隙に樹脂注入が困難な場合でも、前もって支持体4dとテープ基板5が支持体接続用樹脂11により接続されてボイドが残らないため、リフローなどにより高温で加熱しても、ボイドが熱膨張を起こし樹脂の剥離やクラックが発生することを防止することが可能となる。
以上のように、第11実施例では、前記支持体の(1)から(4)の特徴および構成を備えるのは当然であるが、その他に、支持体4d上に液状や熱可塑性の支持体接続用樹脂11を前もって塗布しておき、ICチップ1実装時にテープ基板5と支持体4dを接続して、テープ基板5と支持体4dの微小な隙間を除去することにより、リフロー時の樹脂クラックなどの発生を防止することができる。
(第12実施例)
図19は本発明の第12実施例におけるICチップ断面図である。
実際には、ICチップ1の一側にアルミパッド22を設け、それらの上にパッシベーション膜21が成膜され、このパッシベーション膜21に開口を設け、この開口にバリアメタル層23を設け、このバリアメタル層23に金バンプ3を形成する。
一方、支持体4は、パッシベーション膜21上にバリアメタル層24を形成し、その上に前記バンプ3と同じ金の支持体として設ける。なお、この実施例は支持体の材料を金としたが、他の材料とすることは上述したとおりである。
本発明の第1実施例におけるICチップの斜視図である。 本発明の第1実施例における実装状態の断面図である。 本発明の第2実施例におけるテープBGA実装状態の断面図である。 本発明の第2実施例における実装基板への実装状態の断面図である。 本発明の第3実施例におけるICチップの斜視図である。 本発明の第3実施例におけるテープBGA実装状態の断面図である。 本発明の第4実施例におけるICチップの斜視図である。 本発明の第4実施例におけるICチップの断面図である。 本発明の第5実施例におけるテープ基板の斜視図である。 本発明の第5実施例におけるテープ基板の断面図である。 本発明の第6実施例におけるテープ基板の斜視図である。 本発明の第6実施例におけるテープ基板の断面図である。 本発明の第7実施例におけるICチップの斜視図である。 本発明の第8実施例におけるICチップの斜視図である。 本発明の第9実施例における治具を用いた実装説明図である。 本発明の第10実施例における基板実装状態の断面図である。 本発明の第11実施例におけるテープ基板への実装工程説明図である。 本発明の第11実施例におけるテープ基板への実装工程説明図である。 本発明の第12実施例におけるICチップ断面図である。 従来例におけるICチップの斜視図である。 従来例におけるテープ基板の斜視図である。 従来例におけるICチップ接続状態の斜視図である。 従来例における樹脂充填開始状態の斜視図である。 従来例における樹脂充填完了状態の斜視図である。 従来例における完成品の断面図である。 従来例におけるテープBGA完成品の断面図である。 従来例における実装基板への実装状態の断面図である。
符号の説明
1 ICチップ
2 パッド
3 バンプ
4 支持体
4a 樹脂支持体
4b レジスト支持体
4c 配線パターン支持体
4d バンプ支持体
5 テープ基板
6 ランド
6a ボール接続用ランド
6b 支持体接続用ランド
7 封止樹脂
8 ボール
9 実装基板
10 レジスト樹脂
11 支持体接続用樹脂
12 接続用治具
13 配線パターン
14 入出力リード
15 逃げ部分
21 パッシベーション膜
22 アルミパッド
23、24 バリアメタル層

Claims (7)

  1. 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出していることを特徴とする半導体パッケージ。
  2. 前記支持体が金で形成されていることを特徴とする請求項1記載の半導体パッケージ。
  3. 前記支持体が絶縁材で形成されていることを特徴とする請求項1記載の半導体パッケージ。
  4. 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる請求項1乃至3のいずれか1項記載の半導体パッケージの製造方法であって、
    前記支持体と対向した部分に逃げ部を設けた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して前記半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする半導体パッケージの製造方法。
  5. 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる請求項1乃至3のいずれか1項記載の半導体パッケージの製造方法であって、
    前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする半導体パッケージの製造方法。
  6. 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
    バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法であって、
    前記支持体と対向した部分に逃げ部が設けられた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする半導体パッケージの製造方法。
  7. 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
    バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法であって、
    前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする半導体パッケージの製造方法。
JP2003339189A 2003-09-30 2003-09-30 半導体パッケージおよびその製造方法 Expired - Fee Related JP3845079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003339189A JP3845079B2 (ja) 2003-09-30 2003-09-30 半導体パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003339189A JP3845079B2 (ja) 2003-09-30 2003-09-30 半導体パッケージおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001219182A Division JP3490987B2 (ja) 2001-07-19 2001-07-19 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004104139A JP2004104139A (ja) 2004-04-02
JP3845079B2 true JP3845079B2 (ja) 2006-11-15

Family

ID=32290797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003339189A Expired - Fee Related JP3845079B2 (ja) 2003-09-30 2003-09-30 半導体パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3845079B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5445001B2 (ja) * 2009-09-29 2014-03-19 沖電気工業株式会社 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
JP5971987B2 (ja) * 2012-03-02 2016-08-17 新日本無線株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004104139A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
US6472732B1 (en) BGA package and method for fabricating the same
US6338985B1 (en) Making chip size semiconductor packages
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
JP2004260138A (ja) 半導体装置及びその製造方法
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2001094003A (ja) 半導体装置及びその製造方法
JP3384359B2 (ja) 半導体装置およびその製造方法
JP2008288489A (ja) チップ内蔵基板の製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
JPH08153830A (ja) 半導体装置およびその製造方法
JP3845079B2 (ja) 半導体パッケージおよびその製造方法
JP2008218758A (ja) 電子回路実装構造体
JP4479582B2 (ja) 電子部品実装体の製造方法
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP4708090B2 (ja) 半導体装置およびその製造方法
US20020072149A1 (en) Method for manufacturing a semiconductor device
JP4030220B2 (ja) 半導体チップの実装構造
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
JP2002009111A (ja) 半導体フリップ・チップの実装方法
JP4561969B2 (ja) 半導体装置
JP4511266B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060906

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees