JP3845079B2 - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP3845079B2 JP3845079B2 JP2003339189A JP2003339189A JP3845079B2 JP 3845079 B2 JP3845079 B2 JP 3845079B2 JP 2003339189 A JP2003339189 A JP 2003339189A JP 2003339189 A JP2003339189 A JP 2003339189A JP 3845079 B2 JP3845079 B2 JP 3845079B2
- Authority
- JP
- Japan
- Prior art keywords
- support
- tape substrate
- bump
- chip
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
Description
(1)樹脂注入時にICチップ等の半導体素子とテープ基板の間隙が狭くなり、樹脂を完全に充填することができないか、もしくは必要な樹脂の厚さが確保できないため、耐湿信頼性、抗折強度が低下し、樹脂による遮光性が低下してIC等の半導体素子が誤動作する。
(2)テープBGA構造でボールの高さが不均一となり、実装基板への実装時に、テープBGAのボールと実装基板のランドとの接続が不完全となる。
(1) 半導体パッケージは、表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出していることを特徴とする。
(2) 上記(1)記載の半導体パッケージは、前記支持体が金で形成されていることを特徴とする。
(3) 上記(1)記載の半導体パッケージは、前記支持体が絶縁材で形成されていることを特徴とする。
(4) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる上記(1)乃至(3)のいずれか1項記載の半導体パッケージの製造方法は、前記支持体と対向した部分に逃げ部を設けた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して前記半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする。
(5) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる上記(1)乃至(3)のいずれか1項記載の半導体パッケージの製造方法は、前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする。
(6) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法は、前記支持体と対向した部分に逃げ部が設けられた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする。
(7) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法は、前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする。
(1) 半導体素子上に、支持体を形成することにより、半導体素子の実装時にテープ基板が変形しても支持体により強制的に半導体素子とテープ基板との間に封止樹脂の流入間隙を確保することができるため、テープ基板の変形により樹脂の流入を妨げられることなく樹脂注入をすることができるようになる。
(2) テープ基板のレジスト塗布と同時にレジスト樹脂でテープ基板側にレジスト支持体を形成することにより、別途支持体形成工程を追加することなく、容易にレジスト支持体を形成することが可能となる。
(3) 支持体をレジスト樹脂で形成する前に、テープ基板上の配線パターンを支持体形成部に支持体として配置しておき、テープ基板側に配線パターンとレジスト樹脂で支持体を形成することにより、形成したレジスト支持体では、所望の高さが得られない場合でも、さらに配線パターンの厚さが加えられるため、比較的高さの高い支持体を得ることができる。
(4) 接続時、接続用治具に逃げ部を形成し、支持体による加圧力を作用させずに、半導体素子とテープ基板を接続することにより、半導体素子接続のバンプより支持体が高くなった場合でも、半導体素子上の回路や保護膜を破壊することがないようにし、2段階で高さの違うバンプを作成したりする必要をなくし、支持体の高さの制御を比較的緩和できるものとなる。
(5) テープ基板上に支持体接続用の配線用パターンを前もって形成しておき、支持体を半導体素子実装のバンプと同様に接続することにより、テープ基板と支持体の微小な隙間を除去することが可能となり、リフロー時の樹脂クラックなどの発生を防止する効果がある。
(6) 支持体上に液状や熱可塑性の支持体接続用樹脂を前もって塗布しておき、半導体素子実装時にテープ基板と支持体を接続して、テープ基板と支持体の微小な隙間を除去することにより、リフロー時の樹脂クラックなどの発生を防止することができる。
(7) 支持体を樹脂で形成することにより、容易で自由度の高い支持体を形成することが可能となる。
(8) 半導体素子上のバンプ形成時に同じくバンプにより支持体を形成することにより、別途支持体形成工程を追加することなく、容易に精度の高い支持体を形成することが可能となる。
(9) 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなる半導体パッケージにおいて、前記バンプはバンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続され、前記支持体は前記バンプ配列枠内に設けられているので、テープ基板を支持体により、バンプ配列枠内の前記支持体を設けた位置で支持することができる。
(第1実施例)
図1は本発明の第1実施例におけるICチップの斜視図、図2は本発明の第1実施例における実装状態の断面図である。
(1) ICチップ1のバンプ3配置側で、図1に示すようにバンプ配列枠内の位置ならどこに配置してもよい。好ましくは各バンプ3から等距離の位置またはその近傍がよい。ここでいうバンプ配列枠とは、図1において、バンプ電極が配列されている形状、即ち、この場合□字形を配列枠という。
(2) 支持体4で封止樹脂7の流入が妨げられない接続面積と、密度で配置できるなら、支持体4の形状およびバンプ配列枠内に設ける個数は適宜選択可能である。
(3) 支持体4のICチップ1表面からの高さは、バンプ3とランド6を熱圧着や導電ペーストを用いてフェースダウンで接続するときの両バンプ3とランド6の高さに等しい高さが好ましい。即ち、実装時にテープ基板5が平坦になるような高さが好ましい。テープ基板5は、主に絶縁フィルムからなり、可撓性を有するセラミック板でも可能である。実施上はその等しい高さを超えなければよい。とにかく、支持体があれば、従来の支持体がないものと比べ、支持の効果がある。
(4) 支持体4の材質は、絶縁材、半導体、金属、特にバンプ電極材等、設ける位置、製法等により適宜選択可能である。
図3は本発明の第2実施例におけるテープBGA実装状態の断面図、図4は本発明の第2実施例における実装基板への実装状態の断面図である。
第2実施例は、図3に示すように、第1実施例と同様にパッド2上にバンプ3が形成されたICチップ1の面に支持体4を形成する。また、テープ基板5には、ICチップ接続面と反対の面に、ボール8接続用のランド6aを形成し、IC接続用のランド6とテープ基板5内の配線パターンをスルーホールなどにより接続しておく。
図5は本発明の第3実施例におけるICチップの斜視図、図6は本発明の第3実施例におけるテープBGA実装状態の断面図である。
図7は本発明の第4実施例におけるICチップの斜視図、図8は本発明の第4実施例におけるICチップの断面図である。
図9は本発明の第5実施例におけるテープ基板の斜視図、図10は本発明の第5実施例におけるテープ基板の断面図である。
図11は本発明の第6実施例におけるテープ基板の斜視図、図12は本発明の第6実施例におけるテープ基板の断面図である。
図13は本発明の第7実施例におけるICチップの斜視図である。
図14は本発明の第8実施例におけるICチップの斜視図である。
図15は本発明の第9実施例におけるテープ基板への治具を用いた実装状態の断面図である。
図16は本発明の第10実施例における基板実装状態の断面図である。
図17は本発明の第11実施例におけるテープ基板への実装工程説明図(その1)、図18は第11実施例におけるテープ基板への実装工程説明図(その2)である。
図19は本発明の第12実施例におけるICチップ断面図である。
2 パッド
3 バンプ
4 支持体
4a 樹脂支持体
4b レジスト支持体
4c 配線パターン支持体
4d バンプ支持体
5 テープ基板
6 ランド
6a ボール接続用ランド
6b 支持体接続用ランド
7 封止樹脂
8 ボール
9 実装基板
10 レジスト樹脂
11 支持体接続用樹脂
12 接続用治具
13 配線パターン
14 入出力リード
15 逃げ部分
21 パッシベーション膜
22 アルミパッド
23、24 バリアメタル層
Claims (7)
- 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出していることを特徴とする半導体パッケージ。
- 前記支持体が金で形成されていることを特徴とする請求項1記載の半導体パッケージ。
- 前記支持体が絶縁材で形成されていることを特徴とする請求項1記載の半導体パッケージ。
- 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる請求項1乃至3のいずれか1項記載の半導体パッケージの製造方法であって、
前記支持体と対向した部分に逃げ部を設けた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して前記半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする半導体パッケージの製造方法。 - 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、前記バンプは金で形成されて前記テープ基板の配線と電気的に接続され、前記支持体は前記テープ基板の配線と電気的に接続されないように配置され、前記支持体は前記半導体チップのバンプ取付面を基準面としてこの基準面から前記バンプよりも突出してなる請求項1乃至3のいずれか1項記載の半導体パッケージの製造方法であって、
前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする半導体パッケージの製造方法。 - 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法であって、
前記支持体と対向した部分に逃げ部が設けられた冶具を用い、前記支持体を設けたとき該支持体が前記テープ基板を介して前記逃げ部と対向するように前記テープ基板を前記冶具に装着し、前記冶具の逃げ部に前記支持体が対向するように前記テープ基板上に前記バンプ及び前記支持体を介して半導体チップを配置して、前記テープ基板と前記半導体チップを接続することを特徴とする半導体パッケージの製造方法。 - 表面に配線が設けられているテープ基板と、バンプおよび支持体と、該バンプおよび支持体を介して前記テープ基板上に設けられる半導体チップとからなり、
バンプ配列枠を構成すると共に前記テープ基板の配線と電気的に接続される前記バンプと前記バンプ配列枠内に設けられる前記支持体を介して前記テープ基板と前記半導体チップが接続される半導体パッケージの製造方法であって、
前記支持体上に液状又は熱可塑性の樹脂を前もって塗布しておき、前記テープ基板と前記半導体チップを少なくとも前記いずれか一方に設けられた前記支持体と前記樹脂により接続することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339189A JP3845079B2 (ja) | 2003-09-30 | 2003-09-30 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339189A JP3845079B2 (ja) | 2003-09-30 | 2003-09-30 | 半導体パッケージおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001219182A Division JP3490987B2 (ja) | 2001-07-19 | 2001-07-19 | 半導体パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004104139A JP2004104139A (ja) | 2004-04-02 |
JP3845079B2 true JP3845079B2 (ja) | 2006-11-15 |
Family
ID=32290797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003339189A Expired - Fee Related JP3845079B2 (ja) | 2003-09-30 | 2003-09-30 | 半導体パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3845079B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5445001B2 (ja) * | 2009-09-29 | 2014-03-19 | 沖電気工業株式会社 | 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法 |
JP5971987B2 (ja) * | 2012-03-02 | 2016-08-17 | 新日本無線株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-09-30 JP JP2003339189A patent/JP3845079B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004104139A (ja) | 2004-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3490987B2 (ja) | 半導体パッケージおよびその製造方法 | |
US6046077A (en) | Semiconductor device assembly method and semiconductor device produced by the method | |
US6472732B1 (en) | BGA package and method for fabricating the same | |
US6338985B1 (en) | Making chip size semiconductor packages | |
KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
JP2004260138A (ja) | 半導体装置及びその製造方法 | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
JP2001094003A (ja) | 半導体装置及びその製造方法 | |
JP3384359B2 (ja) | 半導体装置およびその製造方法 | |
JP2008288489A (ja) | チップ内蔵基板の製造方法 | |
JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP2003218289A (ja) | 半導体装置およびその製造方法ならびに印刷マスク | |
JPH08153830A (ja) | 半導体装置およびその製造方法 | |
JP3845079B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP2008218758A (ja) | 電子回路実装構造体 | |
JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
TWI598964B (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
JP4708090B2 (ja) | 半導体装置およびその製造方法 | |
US20020072149A1 (en) | Method for manufacturing a semiconductor device | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
JP2004186629A (ja) | 半導体装置およびその製造方法 | |
JP2002009111A (ja) | 半導体フリップ・チップの実装方法 | |
JP4561969B2 (ja) | 半導体装置 | |
JP4511266B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060817 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060906 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |