JP3490987B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JP3490987B2
JP3490987B2 JP2001219182A JP2001219182A JP3490987B2 JP 3490987 B2 JP3490987 B2 JP 3490987B2 JP 2001219182 A JP2001219182 A JP 2001219182A JP 2001219182 A JP2001219182 A JP 2001219182A JP 3490987 B2 JP3490987 B2 JP 3490987B2
Authority
JP
Japan
Prior art keywords
support
tape substrate
chip
bump
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001219182A
Other languages
English (en)
Other versions
JP2003031612A (ja
Inventor
尚文 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001219182A priority Critical patent/JP3490987B2/ja
Priority to US10/197,529 priority patent/US6683369B2/en
Publication of JP2003031612A publication Critical patent/JP2003031612A/ja
Priority to US10/717,655 priority patent/US6841462B2/en
Application granted granted Critical
Publication of JP3490987B2 publication Critical patent/JP3490987B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
およびその製造方法に関し、特にＩＣチップ等の半導体
素子およびテープ基板と、それらを用いるフリップチッ
プ方式により接続する半導体パッケージおよびその製造
方法に関するものである。
【０００２】
【従来の技術】以下、半導体素子として一般的なＩＣチ
ップを用いて説明する。
【０００３】図２０は従来例におけるＩＣチップの斜視
図、図２１は従来例におけるテープ基板の斜視図、図２
２は従来例におけるＩＣチップ接続状態の斜視図、図２
３は従来例における樹脂充填開始状態の斜視図、図２４
は従来例における樹脂充填完了状態の斜視図、図２５は
従来例における完成品の断面図である。図２６は従来例
におけるテープＢＧＡ完成品の断面図である。図２７は
従来例における実装基板への実装状態の断面図である。
【０００４】従来の構造は、以下に示すような構成を有
するものであった。
【０００５】まず、図２０に示すように、ＩＣチップ１
のパッド２上にバンプ３を形成する。パッド２はＩＣチ
ップ１上の配線によりＩＣチップ１上に配置されるもの
であり、通常はＩＣチップ１周辺に矩形状に配置され
る。バンプ３は実装性、接続抵抗などを考慮した接続面
積を有し、また接続性を考慮した高さが確保されてい
る。
【０００６】次に、図２１に示すように、テープ基板５
上にＩＣチップ１のバンプ３と接続するためのランド６
を形成し、そのランド６から基板上の配線パターン１３
を介して入出力リード１４に接続されている。ランド６
はバンプ３との接続性や位置合わせ精度などを考慮した
形状とし、実装方法によりメッキなどを施す場合があ
る。通常バンプ３とランド６は、１対１で形成され、そ
のＩＣチップ１のバンプ３に対応したランド６が配置さ
れている。
【０００７】次に、図２２に示すように、ＩＣチップ１
上のバンプ３とテープ基板５上のランド６を位置合わせ
し、熱圧着手段や導電ペーストを用いる手段によるフェ
ースダウンでＩＣチップ１とテープ基板５を機械的、電
気的に接続する。
【０００８】最後に、図２３に示すように、ＩＣチップ
１の裏面側の側面から封止樹脂７を滴下し、バンプ３の
高さの隙間があいたＩＣチップ１とテープ基板５の間に
毛細管現象を利用して封止樹脂７を充填し、図２４に示
すような完成品とするものである。
【０００９】このとき、図２５に示すように、ＩＣチッ
プ１とテープ基板５の隙間に封止樹脂７を隙間なく充填
する必要がある。
【００１０】さらに図２６に示すようにテープ基板５に
ボール接続用のランド６ａを形成し、ＩＣ接続用のラン
ド６とテープ基板５内の配線パターン１３、スルーホー
ルなどによって接続し、ボール接続用のランド６ａにボ
ール８を接続することにより、テープＢＧＡが得られる
ものである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記し
た従来のフリップチップ構造では、図２７に示すように
ＩＣチップ等の半導体素子実装時に加熱や加圧などの影
響で、テープ基板が変形し下記のような問題が発生する
場合がある。
【００１２】（１）樹脂注入時にＩＣチップ等の半導体
素子とテープ基板の間隙が狭くなり、樹脂を完全に充填
することができないか、もしくは必要な樹脂の厚さが確
保できないため、耐湿信頼性、抗折強度が低下し、樹脂
による遮光性が低下してＩＣ等の半導体素子が誤動作す
る。
【００１３】（２）テープＢＧＡ構造でボールの高さが
不均一となり、実装基板への実装時に、テープＢＧＡの
ボールと実装基板のランドとの接続が不完全となる。
【００１４】本発明の目的は、上記問題点を解決し、容
易に安定した封止をすることが可能な半導体パッケージ
およびその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、以下の解決手段を採用した。
【００１６】（１） 半導体パッケージは、表面に配線
が設けられ、一方側にはボール接続用のランドを有し、
他方側には該ボール接続用のランドと電気的に接続され
ると共に半導体チップ接続用のバンプに接続するための
ランドが設けられたテープ基板と、バンプおよび支持体
と、該バンプおよび支持体を介して前記テープ基板上に
設けられる半導体チップとからなる半導体パッケージで
あって、前記バンプは前記テープ基板の配線と電気的に
接続され、前記ボール接続用のランドにはボールが設け
られ、前記支持体は少なくともレジスト樹脂により前記
テープ基板に形成されたことを特徴とする。 （２） 上記（１）記載の半導体パッケージは、前記支
持体が、配線パターンとレジスト樹脂で形成されること
を特徴とする。 （３） 上記（１）記載の半導体パッケージは、前記支
持体が、前記テープ基板側から配線パターンの支持体、
レジスト樹脂の支持体の順で積層形成されていることを
特徴とする。 （４） 表面に配線が設けられ、一方側にはボール接続
用のランドを有し、他方側には該ボール接続用のランド
と電気的に接続されると共に半導体チップ接続用のバン
プに接続するためのランドが設けられたテープ基板と、
バンプおよび支持体と、該バンプおよび支持体を介して
前記テープ基板上に設けられる半導体チップとからな
り、前記バンプは前記テープ基板の配線と電気的に接続
され、前記支持体は少なくともレジスト樹脂により前記
テープ基板に形成されてなる上記（１）乃至（３）のい
ずれか 1 項記載の半導体パッケージの製造方法は、支持
体と対向した部分に逃げ部を設けた冶具を用い、前記支
持体を設けたとき該支持体が該テープ基板を介して前記
逃げ部と対向するようにテープ基板を前記冶具に装着
し、前記冶具の逃げ部に前記支持体が対向するように前
記テープ基板上に前記バンプ及び前記支持体を介して半
導体チップを配置して、前記テープ基板と前記半導体チ
ップを接続することを特徴とする。 （５） 表面に配線が設けられ、一方側にはボール接続
用のランドを有し、他方側には該ボール接続用のランド
と電気的に接続されると共に半導体チップ接続用のバン
プに接続するためのランドが設けられたテープ基板と、
バンプおよび支持体と、該バンプおよび支持体を介して
前記テープ基板上に設けられる半導体チップとからな
り、前記バンプが前記テープ基板の配線と電気的に接続
され、前記支持体が少なくともレジスト樹脂により前記
テープ基板に形成されてなる上記（１）乃至（３）のい
ずれか 1 項記載の半導体パッケージの製造方法は、前記
支持体上に液状又は熱可塑性の樹脂を前もって塗布して
おき、前記テープ基板と前記半導体チップを少なくとも
前記いずれか一方に設けられた前記支持体と前記樹脂に
より接続することを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて詳細に説明する。半導体素子として一般的
なＩＣチップを用いて説明する。
【００１８】（第１実施例） 図１は本発明の第１実施例におけるＩＣチップの斜視
図、図２は本発明の第１実施例における実装状態の断面
図である。
【００１９】本発明の第１実施例は、通常のバンプ３が
形成されたＩＣチップ１にさらに樹脂注入間隙確保のた
めの支持体４を作成し、テープ基板５に従来のフリップ
チップ接続方式で接続し、封止樹脂７を充填したもので
ある。
【００２０】前記支持体４は、以下の特徴および構成を
有する。
【００２１】（１）ＩＣチップ１のバンプ３配置側で、
図１に示すようにバンプ配列枠内の位置ならどこに配置
してもよい。好ましくは各バンプ３から等距離の位置ま
たはその近傍がよい。ここでいうバンプ配列枠とは、図
１において、バンプ電極が配列されている形状、即ち、
この場合□字形を配列枠という。
【００２２】（２）支持体４で封止樹脂７の流入が妨げ
られない接続面積と、密度で配置できるなら、支持体４
の形状およびバンプ配列枠内に設ける個数は適宜選択可
能である。
【００２３】（３）支持体４のＩＣチップ１表面からの
高さは、バンプ３とランド６を熱圧着や導電ペーストを
用いてフェースダウンで接続するときの両バンプ３とラ
ンド６の高さに等しい高さが好ましい。即ち、実装時に
テープ基板５が平坦になるような高さが好ましい。テー
プ基板５は、主に絶縁フィルムからなり、可撓性を有す
るセラミック板でも可能である。実施上はその等しい高
さを超えなければよい。とにかく、支持体があれば、従
来の支持体がないものと比べ、支持の効果がある。
【００２４】（４）支持体４の材質は、絶縁材、半導
体、金属、特にバンプ電極材等、設ける位置、製法等に
より適宜選択可能である。
【００２５】つぎに、第１実施例の製造方法を説明す
る。
【００２６】第１実施例は、図１に示すように、パッド
２上にバンプ３が形成された従来技術と同様のＩＣチッ
プ１に支持体４を形成するものである。このとき、支持
体４は、上記したとおりの特徴および構成を有する。
【００２７】つぎに、従来技術と同様にテープ基板５上
にＩＣチップ１のバンプ３と接続するためのランド６を
形成し、ＩＣチップ１上のバンプ３とテープ基板５上の
ランド６を位置合わせし、熱圧着手段や導電ペーストを
用いる手段によりフエースダウンでＩＣチップ１とテー
プ基板５を機械的、電気的に接続する。熱圧着すると、
バンプ３とランド６は熱変形しながら相互に突き合わせ
固着される。このとき、接続時の加熱や加圧によりテー
プ基板５が変形しても、支持体４によりＩＣチップ１と
テープ基板５の間隙を強制的に確保することができる。
【００２８】つぎに、ＩＣチップ１の裏面側の側面から
封止樹脂７を滴下し、バンプ３および支持体４の高さの
隙間があいたＩＣチップ１とテープ基板５の間に、毛細
管現象を利用して封止樹脂７を充填することにより、図
２に示すようなＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）構
造を製造する。
【００２９】以上のように、第１実施例では、ＩＣチッ
プ１上に、支持体４を形成することにより、ＩＣチップ
１の実装時にテープ基板５が変形しても支持体４により
強制的にＩＣチップ１とテープ基板５との間に封止樹脂
７の流入間隙を確保することができるため、テープ基板
５の変形により樹脂の流入を妨げられることなく樹脂注
入をすることができるようになる。
【００３０】（第２実施例） 図３は本発明の第２実施例におけるテープＢＧＡ実装状
態の断面図、図４は本発明の第２実施例における実装基
板への実装状態の断面図である。
【００３１】第２実施例は、前記第１実施例と同様に、
通常のバンプ３が形成されたＩＣチップ１の面にさらに
樹脂注入間隙とテープ基板平坦性確保のための支持体４
を形成し、ＩＣチップ１とテープ基板５を接続して、封
止樹脂７を充填した後、テープ基板５の下面に、前もっ
てテープ基板５に形成されたボール８接続用のランド６
ａにボール８を接続することにより、テープＢＧＡとす
るものである。
【００３２】つぎに、第２実施例のテープＢＧＡの製造
方法を順に説明する。第２実施例は、図３に示すよう
に、第１実施例と同様にパッド２上にバンプ３が形成さ
れたＩＣチップ１の面に支持体４を形成する。また、テ
ープ基板５には、ＩＣチップ接続面と反対の面に、ボー
ル８接続用のランド６ａを形成し、ＩＣ接続用のランド
６とテープ基板５内の配線パターンをスルーホールなど
により接続しておく。
【００３３】つぎに、ＩＣチップ１上のバンプ３とテー
プ基板５上のランド６を位置合わせし、熱圧着手段や導
電ペーストを用いる手段によりフェースダウンでＩＣチ
ップ１とテープ基板５を機械的、電気的に接続する。こ
のとき、接続時の加熱や加圧によりテープ基板５が変形
しても、支持体４によりＩＣチップ１とテープ基板５の
間隙は強制的に確保される。
【００３４】つぎに、ＩＣチップ１の裏面側の側面から
封止樹脂７を滴下し、バンプ３および支持体４の高さの
隙間があいたＩＣチップ１とテープ基板５の間に、毛細
管現象を利用して封止樹脂７を充填する。つぎに、ボー
ル８接続用のランド６ａにボール８を接続することによ
り、テープＢＧＡを製造する。
【００３５】その後、図４に示すように、テープＢＧＡ
を実装基板９にリフロー法などにより接続する。
【００３６】以上のように、第２実施例は、前記支持体
の（１）から（４）の特徴および構成を備えるのは当然
であるが、その他に、テープＢＧＡでは、ＩＣチップ１
実装後テープ基板５に前もってボール８接続用のランド
６ａを形成し、このランド６ａにボール８を接続するこ
とにより、テープ基板５とＩＣチップ１の実装時にテー
プ基板５が変形しても支持体４により強制的にテープ基
板５を平坦にでき、全てのボール８を一括して安定して
実装できるので、安定した封止樹脂７の注入と、安定し
た実装基板９への接続が可能となる。
【００３７】（第３実施例） 図５は本発明の第３実施例におけるＩＣチップの斜視
図、図６は本発明の第３実施例におけるテープＢＧＡ実
装状態の断面図である。
【００３８】第３実施例は、ＩＣチップ１のバンプ３配
列枠内に、樹脂注入間隙とテープ基板５の平坦性確保の
ための支持体４を、テープＢＧＡのボール８配置部に対
応して複数個形成する。
【００３９】第３実施例の製造方法を説明する。
【００４０】ＩＣチップ１のバンプ３が形成されたパッ
ド２上に支持体４を形成する。このとき、支持体４を、
ボール８と１対１の関係で、ボール８配置部位置に対応
づけて形成する。
【００４１】つぎに、ＩＣチップ１とテープ基板５を接
続し、ＩＣチップ１とテープ基板５の間隙に封止樹脂７
を充填し、テープ基板５にボール８を接続する。
【００４２】その後、図６に示すように、ボール８を実
装基板にリフロー法などにより接続する。
【００４３】以上のように、第３実施例では、前記支持
体の（１）から（４）の特徴および構成を備えるのは当
然であるが、その他に、ボール８配置部に対応して支持
体４が形成されているため、各々のボール８の高さはボ
ール８に対応した支持体４で決まり、テープ基板５の変
形に影響されないボール高さを持ったテープＢＧＡ実装
構成が得られ、安定した実装基板ヘの実装が可能とな
る。
【００４４】また、ボール８配置部に対応した支持体４
を形成することにより、比較的大きいチップサイズ、小
さいボールサイズで、精度の高いボール高さの制御が必
要であっても、ボール８毎の高さを各支持体４で制御す
ることが可能となり、実装基板９への接続安定性を向上
させることが可能となる。
【００４５】（第４実施例） 図７は本発明の第４実施例におけるＩＣチップの斜視
図、図８は本発明の第４実施例におけるＩＣチップの断
面図である。
【００４６】第４実施例は、ＩＣチップ１とテープ基板
５を接続する前に、ＩＣチップ１のバンプ３側の面に樹
脂で支持体４ａを形成するものである。
【００４７】つぎに、第４実施例の製造方法を説明す
る。
【００４８】パッド２上にバンプ３が形成されたＩＣチ
ップ１上に、液状樹脂などの樹脂を所望の支持体４ａ形
成部にバンプ高さに相当する程度まで滴下し硬化させて
形成し、その後支持体４ａにより樹脂注入間隙とテープ
基板平坦性を確保しながらＩＣチップ１とテープ基板５
を接続し、ＩＣチップ１とテープ基板５の間隙に封止樹
脂７を注入する。
【００４９】支持体４ａ樹脂の形成方法は、所望の配置
位置および高さが確保できれば、液状樹脂を滴下し硬化
させたり、型に充填したり、スクリーン印刷などで形成
することも可能であり、樹脂量の制御により、ある程度
の高さの調整が可能である。
【００５０】また、ＩＣチップ１とテープ基板５の接続
時に、剥がれ落ちたり、変形して高さが変わらなけれ
ば、支持体４ａ配置後樹脂を完全に硬化させなくとも、
仮硬化でも効果が得られ、封止樹脂７の硬化時に合わせ
て、支持体４ａを硬化させることも可能である。
【００５１】以上のように、第４実施例では、前記支持
体の（１）から（４）の特徴および構成を備えるのは当
然であるが、その他に、支持体４ａを樹脂で形成するこ
とにより、製造工程が容易で自由度の高い支持体４ａを
形成することが可能となる。
【００５２】（第５実施例） 図９は本発明の第５実施例におけるテープ基板の斜視
図、図１０は本発明の第５実施例におけるテープ基板の
断面図である。
【００５３】第５実施例は、ＩＣチップ１とテープ基板
５を接続する前に、テープ基板５のレジスト樹脂１０
で、レジスト樹脂１０塗布と同時にテープ基板５側にレ
ジスト支持体４ｂを形成するものである。
【００５４】第５実施例の製造方法を説明する。
【００５５】テープ基板５は、テープ基板５上の配線パ
ターン１３の保護や配線パターン１３間のショートを防
ぐため、レジスト樹脂１０が塗布される場合がある。
【００５６】第５実施例は、図９、図１０に示すよう
に、ＩＣチップ１のバンプ３と接続するためのランド６
が形成されたテープ基板５上に、レジスト樹脂１０を塗
布するときに、所望の支持体形成部にもレジスト樹脂１
０を配置して硬化させ、レジスト支持体４ｂを形成す
る。
【００５７】以上のように、第５実施例では、前記支持
体の（１）から（４）の特徴および構成を備えるのは当
然であるが、その他に、テープ基板５のレジスト１０塗
布と同時にレジスト樹脂１０でテープ基板５側にレジス
ト支持体４ｂを形成することにより、別途支持体形成工
程を追加することなく、容易にレジスト支持体４ｂを形
成することが可能となる。
【００５８】（第６実施例） 図１１は本発明の第６実施例におけるテープ基板の斜視
図、図１２は本発明の第６実施例におけるテープ基板の
断面図である。
【００５９】第６実施例は、ＩＣチップ１とテープ基板
５を接続する前に、テープ基板５の配線パターン１３お
よびレジスト樹脂１０で、配線パターン形成とレジスト
樹脂１０塗布と同時に、テープ基板５側に支持体４ｂお
よび４ｃを形成するものである。
【００６０】第６実施例の製造方法を説明する。
【００６１】ＩＣチップ１のバンプ３と接続するための
ランド６が形成されたテープ基板５上に、配線パターン
を形成すると共に支持体形成部位置にも配線パターン１
３にて支持体４ｃを形成し、次に、基板周辺にレジスト
樹脂１０を塗布すると共に前記支持体４ｃ上にもレジス
ト樹脂１０を塗布して支持体４ｂを形成する。
【００６２】以上のように、第６実施例では、前記支持
体の（１）から（４）の特徴および構成を備えるのは当
然であるが、その他に、支持体４ｂをレジスト樹脂１０
で形成する前に、テープ基板５上の配線パターン１３を
支持体形成部に支持体４ｃとして配置しておき、テープ
基板５側に配線パターン１３とレジスト樹脂１０で支持
体４ｂ、４ｃを形成することにより、第５実施例で形成
したレジスト支持体４ｂでは、所望の高さが得られない
場合でも、さらに配線パターン１３の厚さが加えられる
ため、比較的高さの高い支持体４ｂ、４ｃを得ることが
できる。
【００６３】（第７実施例） 図１３は本発明の第７実施例におけるＩＣチップの斜視
図である。
【００６４】第７実施例は、第３実施例と同様に支持体
を形成するものであるが、図１３に示すように、ＩＣチ
ップ１上のバンプ３形成時にバンプで支持体４ｄを形成
するものである。
【００６５】第７実施例の製造方法を説明する。
【００６６】第７実施例は、図１３に示すように、ＩＣ
チップ１上のバンプ３形成時に、同じくバンプを所望の
支持体形成部位置に配置して支持体４ｄを形成するもの
である。
【００６７】このように、第７実施例ではバンプで支持
体４ｄを形成するため、支持体高さ、サイズを、比較的
精度よく形成できる。このバンプで構成した支持体４ｄ
は、テープ基板上の配線と電気的に接続されていないダ
ミーバンプという。ダミーバンプとは、この第７実施例
の支持体および次の第８実施例の支持体のように、バン
プ材と同じ組成を有するが、バンプ本来の電気的接続の
機能を有しないものをいう。例えば、本来のバンプに比
べ高さが低く電気的接続できない形状、テープ基板上の
配線と接続されていないもの等をいう。
【００６８】以上のように、第７実施例は、前記支持体
の（１）から（４）の特徴および構成を備えるのは当然
であるが、その他に、ＩＣチップ１上のバンプ３形成時
に同じくバンプにより支持体４ｄを形成することによ
り、別途支持体形成工程を追加することなく、容易に精
度の高い支持体４ｄを形成することが可能となる。
【００６９】（第８実施例） 図１４は本発明の第８実施例におけるＩＣチップの斜視
図である。
【００７０】第８実施例は、第７実施例と同様にバンプ
により支持体を形成するものであるが、図１４に示すよ
うに、支持体４ｄをテープ基板５との接続に使用する接
続用バンプ３よりも低く形成するものである。
【００７１】第８実施例の製造方法を説明する。
【００７２】ＩＣチップ１上にバンプ３を形成すると共
にバンプ３を所望の支持体形成部位置に配置して支持体
４ｄを形成する。
【００７３】このとき、支持体４ｄの高さを、テープ基
板５との接続に使用するバンプ３よりも低く形成する。
これはバンプ３が必ず接続できる効果を有する。
【００７４】高さの異なるバンプを形成する方法は、メ
ッキ法バンプにおいて最初接続用バンプ３と支持体４ｄ
を同時に形成し、支持体４ｄが所望の高さになった後支
持体４ｄをマスクして、さらに所望の接続用バンプ３の
高さになるまでメッキをする方法や、スタッドバンプ法
において支持体４ｄは１段で形成し、接続用バンプ３
は、２段で形成するなどの方法が考えられる。
【００７５】支持体４ｄの高さは、樹脂流入を妨げない
ＩＣチップ１とテープ基板５との間隙を確保する当初の
目的を考慮するのは当然であるが、ＩＣチップ１をテー
プ基板５へ実装後に接続用バンプ３が実装時の加圧、加
熱によりバンプ高さが減少することを考慮し、支持体４
ｄがＩＣチップ１実装時にＩＣに接触しない高さとする
必要がある。
【００７６】その後、ＩＣチップとテープ基板を接続す
るが、支持体４ｄが接続用バンプ３よりも低く形成され
ているため、接続時ＩＣチップが加圧されても、支持体
４ｄがＩＣチップ１に接触せず、ＩＣチップ１上の回路
や回路上の保護膜が破壊されないものである。この例で
は、支持体４ｄはバンプ３より低く形成されているが、
支持体がない従来例と比べると、程度の差こそあれ、支
持体としての効果は当然あることになる。
【００７７】以上のように、第８実施例では、前記支持
体の（１）から（４）の特徴および構成を備えるのは当
然であるが、その他に、支持体４ｄをＩＣチップ１実装
のバンプ３より低く作成することにより、ＩＣチップ１
上の回路や回路上の保護膜の破損を防ぐことが可能とな
る。
【００７８】（第９実施例） 図１５は本発明の第９実施例におけるテープ基板への治
具を用いた実装状態の断面図である。
【００７９】第９実施例は、バンプにより支持体４ｄを
形成するが、支持体４ｄを設けるＩＣチップ１の部分が
圧力を加えることができない場合、図１５に示すよう
に、ＩＣチップ１とテープ基板５との接続時に支持体４
ｄに圧力を加えないように逃げ部分１５を形成した接続
用治具１２にて接続する。この実装方法は支持体裁置位
置とＩＣチップの弱い部分との関係で用いられる特殊な
方法である。
【００８０】第９実施例の製造方法を説明する。
【００８１】ＩＣチップ１上のバンプ３形成時に、バン
プを所望の支持体形成部位置に配置して支持体４ｄを形
成する。
【００８２】その後、ＩＣチップ１とテープ基板５とを
接続用治具１２にて接続する。このとき、図１５に示す
ように、テープ基板５側の接続用治具１２の支持体４ｄ
に当たる部分をざぐり加工などにより逃げて、支持体４
に接続用治具１２による圧力が加わらないようにする。
【００８３】以上のように、第９実施例では、前記支持
体の（１）から（４）の特徴および構成を備えるのは当
然であるが、その他に、接続時、接続用治具１２に逃げ
部１５を形成し、支持体４ｄによる加圧力を作用させず
に、ＩＣチップ１とテープ基板５を接続することによ
り、ＩＣチップ１接続のバンプ３より支持体４ｄが高く
なった場合でも、ＩＣチップ１上の回路や保護膜を破壊
することがないようにし、２段階で高さの違うバンプ３
を作成したりする必要をなくし、支持体４ｄの高さの制
御を比較的緩和できるものとなる。
【００８４】（第１０実施例） 図１６は本発明の第１０実施例における基板実装状態の
断面図である。
【００８５】第１０実施例は、バンプ３により支持体４
ｄを形成するが、図１６に示すように、テープ基板５上
に支持体４ｄ接続用のランド６ｂを前もって形成してお
き、支持体４ｄをＩＣチップ１実装のバンプ３と同様に
接続するものである。
【００８６】第１０実施例の製造方法を説明する。
【００８７】ＩＣチップ１上のバンプ３形成時に、バン
プを所望の支持体形成部位置に配置して支持体４ｄを形
成する。
【００８８】このとき、ＩＣチップ１とテープ基板５の
接続時にＩＣチップ１上の回路や保護膜が支持体４ｄに
加圧され破壊されるおそれのある場合は、導電部は支持
体部位置に回路を設けることを避け、接続用バンプ３の
位置をパッド２構造の位置と同じ配置位置とする必要が
ある。
【００８９】つぎに、テープ基板５上に支持体接続用の
ランド６ｂを前もって形成しておき、接続用バンプ３と
テープ基板５を接続するときに、支持体４ｄをＩＣチッ
プ１実装のバンプ３と同様に接続する。
【００９０】その後、封止樹脂７を注入するが、封止樹
脂７の流動性が低く、支持体４ｄとテープ基板５の微小
な間隙に樹脂注入が困難な場合でも、支持体４ｄとテー
プ基板５がテープ基板５上のランド６ｂにより接続され
てボイドが残らないため、リフローなどにより高温で加
熱しても、ボイドが熱膨張を起こし樹脂の剥離やクラッ
クなどが発生することを防止することが可能となる。
【００９１】以上のように、第１０実施例では、前記支
持体の（１）から（４）の特徴および構成を備えるのは
当然であるが、その他に、テープ基板５上に支持体４ｄ
接続用のランド６ｂを前もって形成しておき、支持体４
ｄをＩＣチップ１実装のバンプ３と同様に接続すること
により、テープ基板５と支持体４ｄの微小な隙間を除去
することが可能となり、リフロー時の樹脂クラックなど
の発生を防止する効果がある。
【００９２】（第１１実施例） 図１７は本発明の第１１実施例におけるテープ基板への
実装工程説明図（その１）、図１８は第１１実施例にお
けるテープ基板への実装工程説明図（その２）である。
【００９３】本発明の第１１実施例は、第７実施例と同
様にバンプ３により支持体４ｄを形成するものである
が、図１７で示すように、支持体４ｄ上に液状や熱可塑
性の支持体接続用樹脂１１を前もって塗布しておき、Ｉ
Ｃチップ１とテープ基板５との実装時に支持体４ｄをテ
ープ基板５と接続するものである。
【００９４】第１１実施例の製造方法を説明する。
【００９５】ＩＣチップ１上のバンプ３形成時に、バン
プを所望の支持体形成部位置に配置して支持体４ｄを形
成する。
【００９６】その後、支持体４ｄ上に液状や熱可塑性の
支持体接続用樹脂１１を塗布する。
【００９７】つぎに、ＩＣチップ１とテープ基板５を接
続するが、このときテープ基板５と支持体４ｄ上の支持
体接続用樹脂１１が接続される。
【００９８】その後封止樹脂７を注入するが、封止樹脂
７の流動性が低く、支持体４ｄとテープ基板５の微小な
間隙に樹脂注入が困難な場合でも、前もって支持体４ｄ
とテープ基板５が支持体接続用樹脂１１により接続され
てボイドが残らないため、リフローなどにより高温で加
熱しても、ボイドが熱膨張を起こし樹脂の剥離やクラッ
クが発生することを防止することが可能となる。
【００９９】以上のように、第１１実施例では、前記支
持体の（１）から（４）の特徴および構成を備えるのは
当然であるが、その他に、支持体４ｄ上に液状や熱可塑
性の支持体接続用樹脂１１を前もって塗布しておき、Ｉ
Ｃチップ１実装時にテープ基板５と支持体４ｄを接続し
て、テープ基板５と支持体４ｄの微小な隙間を除去する
ことにより、リフロー時の樹脂クラックなどの発生を防
止することができる。
【０１００】（第１２実施例） 図１９は本発明の第１２実施例におけるＩＣチップ断面
図である。
【０１０１】実際には、ＩＣチップ１の一側にアルミパ
ッド２２を設け、それらの上にパッシベーション膜２１
が成膜され、このパッシベーション膜２１に開口を設
け、この開口にバリアメタル層２３を設け、このバリア
メタル層２３に金バンプ３を形成する。
【０１０２】一方、支持体４は、パッシベーション膜２
１上にバリアメタル層２４を形成し、その上に前記バン
プ３と同じ金の支持体として設ける。なお、この実施例
は支持体の材料を金としたが、他の材料とすることは上
述したとおりである。
【０１０３】
【発明の効果】本発明は、以下に示す効果を奏する。
【０１０４】（１）半導体素子上に、支持体を形成する
ことにより、半導体素子の実装時にテープ基板が変形し
ても支持体により強制的に半導体素子とテープ基板との
間に封止樹脂の流入間隙を確保することができるため、
テープ基板の変形により樹脂の流入を妨げられることな
く樹脂注入をすることができるようになる。
【０１０５】（２）テープ基板に前もってボール接続用
のランドを形成し、このランドにボールを接続すること
により、テープ基板と半導体素子の実装時にテープ基板
が変形しても支持体により強制的にテープ基板を平坦に
でき、全てのボールを一括して安定して実装できるの
で、安定した封止樹脂の注入と、安定した実装基板への
接続が可能となる。
【０１０６】（３）ボール配置部に対応して支持体が形
成されているため、各々のボールの高さはボールに対応
した支持体で決まり、テープ基板５の変形に影響されな
いボール高さを持ったテープＢＧＡ実装構成が得られ、
安定した実装基板ヘの実装が可能となる。
【０１０７】また、ボール配置部に対応した支持体を形
成することにより、比較的大きいチップサイズ、小さい
ボールサイズで、精度の高いボール高さの制御が必要で
あっても、ボール毎の高さを各支持体で制御することが
可能となり、実装基板への接続安定性を向上させること
が可能となる。
【０１０８】（４）テープ基板のレジスト塗布と同時に
レジスト樹脂でテープ基板側にレジスト支持体を形成す
ることにより、別途支持体形成工程を追加することな
く、容易にレジスト支持体を形成することが可能とな
る。
【０１０９】（５）支持体をレジスト樹脂で形成する前
に、テープ基板上の配線パターンを支持体形成部に支持
体として配置しておき、テープ基板側に配線パターンと
レジスト樹脂で支持体を形成することにより、形成した
レジスト支持体では、所望の高さが得られない場合で
も、さらに配線パターンの厚さが加えられるため、比較
的高さの高い支持体を得ることができる。
【０１１０】（６）接続時、接続用治具に逃げ部を形成
し、支持体による加圧力を作用させずに、半導体素子と
テープ基板を接続することにより、半導体素子接続のバ
ンプより支持体が高くなった場合でも、半導体素子上の
回路や保護膜を破壊することがないようにし、２段階で
高さの違うバンプを作成したりする必要をなくし、支持
体の高さの制御を比較的緩和できるものとなる。
【０１１１】（７）テープ基板上に支持体接続用の配線
用パターンを前もって形成しておき、支持体を半導体素
子実装のバンプと同様に接続することにより、テープ基
板と支持体の微小な隙間を除去することが可能となり、
リフロー時の樹脂クラックなどの発生を防止する効果が
ある。
【０１１２】（８）支持体上に液状や熱可塑性の支持体
接続用樹脂を前もって塗布しておき、半導体素子実装時
にテープ基板と支持体を接続して、テープ基板と支持体
の微小な隙間を除去することにより、リフロー時の樹脂
クラックなどの発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例におけるＩＣチップの斜視
図である。
【図２】本発明の第１実施例における実装状態の断面図
である。
【図３】本発明の第２実施例におけるテープＢＧＡ実装
状態の断面図である。
【図４】本発明の第２実施例における実装基板への実装
状態の断面図である。
【図５】本発明の第３実施例におけるＩＣチップの斜視
図である。
【図６】本発明の第３実施例におけるテープＢＧＡ実装
状態の断面図である。
【図７】本発明の第４実施例におけるＩＣチップの斜視
図である。
【図８】本発明の第４実施例におけるＩＣチップの断面
図である。
【図９】本発明の第５実施例におけるテープ基板の斜視
図である。
【図１０】本発明の第５実施例におけるテープ基板の断
面図である。
【図１１】本発明の第６実施例におけるテープ基板の斜
視図である。
【図１２】本発明の第６実施例におけるテープ基板の断
面図である。
【図１３】本発明の第７実施例におけるＩＣチップの斜
視図である。
【図１４】本発明の第８実施例におけるＩＣチップの斜
視図である。
【図１５】本発明の第９実施例における治具を用いた実
装説明図である。
【図１６】本発明の第１０実施例における基板実装状態
の断面図である。
【図１７】本発明の第１１実施例におけるテープ基板へ
の実装工程説明図である。
【図１８】本発明の第１１実施例におけるテープ基板へ
の実装工程説明図である。
【図１９】本発明の第１２実施例におけるＩＣチップ断
面図である。
【図２０】従来例におけるＩＣチップの斜視図である。
【図２１】従来例におけるテープ基板の斜視図である。
【図２２】従来例におけるＩＣチップ接続状態の斜視図
である。
【図２３】従来例における樹脂充填開始状態の斜視図で
ある。
【図２４】従来例における樹脂充填完了状態の斜視図で
ある。
【図２５】従来例における完成品の断面図である。
【図２６】従来例におけるテープＢＧＡ完成品の断面図
である。
【図２７】従来例における実装基板への実装状態の断面
図である。
【符号の説明】
１ ＩＣチップ ２ パッド ３ バンプ ４ 支持体 ４ａ 樹脂支持体 ４ｂ レジスト支持体 ４ｃ 配線パターン支持体 ４ｄ バンプ支持体 ５ テープ基板 ６ ランド ６ａ ボール接続用ランド ６ｂ 支持体接続用ランド ７ 封止樹脂 ８ ボール ９ 実装基板 １０ レジスト樹脂 １１ 支持体接続用樹脂 １２ 接続用治具 １３ 配線パターン １４ 入出力リード １５ 逃げ部分 ２１ パッシベーション膜 ２２ アルミパッド ２３、２４ バリアメタル層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−160048（ＪＰ，Ａ) 特開 昭57−176738（ＪＰ，Ａ) 特開 平５−218135（ＪＰ，Ａ) 特開2001−68505（ＪＰ，Ａ) 特開 平５−326635（ＪＰ，Ａ) 特開 平８−46313（ＪＰ，Ａ) 特開2000−195900（ＪＰ，Ａ) 特開2000−243785（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に配線が設けられ、一方側にはボー
    ル接続用のランドを有し、他方側には該ボール接続用の
    ランドと電気的に接続されると共に半導体チップ接続用
    のバンプに接続するためのランドが設けられたテープ基
    板と、バンプおよび支持体と、該バンプおよび支持体を
    介して前記テープ基板上に設けられる半導体チップとか
    らなる半導体パッケージであって、 前記バンプは前記テープ基板の配線と電気的に接続さ
    れ、前記ボール接続用のランドにはボールが設けられ、
    前記支持体は少なくともレジスト樹脂により前記テープ
    基板に形成されたことを特徴とする半導体パッケージ。
  2. 【請求項２】 前記支持体が、配線パターンとレジスト
    樹脂で形成されることを特徴とする請求項１記載の半導
    体パッケージ。
  3. 【請求項３】 前記支持体が、前記テープ基板側から配
    線パターンの支持体、レジスト樹脂の支持体の順で積層
    形成されていることを特徴とする請求項１記載の半導体
    パッケージ。
  4. 【請求項４】 表面に配線が設けられ、一方側にはボー
    ル接続用のランドを有し、他方側には該ボール接続用の
    ランドと電気的に接続されると共に半導体チップ接続用
    のバンプに接続するためのランドが設けられたテープ基
    板と、バンプおよび支持体と、該バンプおよび支持体を
    介して前記テープ基板上に設けられる半導体チップとか
    らなり、前記バンプは前記テープ基板の配線と電気的に
    接続され、前記支持体は少なくともレジスト樹脂により
    前記テープ基板に形成されてなる請求項1乃至３のいず
    れか１項記載の半導体パッケージの製造方法であって、 支持体と対向した部分に逃げ部を設けた冶具を用い、前
    記支持体を設けたとき該支持体が該テープ基板を介して
    前記逃げ部と対向するようにテープ基板を前記冶具に装
    着し、前記冶具の逃げ部に前記支持体が対向するように
    前記テープ基板上に前記バンプ及び前記支持体を介して
    半導体チップを配置して、前記テープ基板と前記半導体
    チップを接続することを特徴とする半導体パッケージの
    製造方法。
  5. 【請求項５】 表面に配線が設けられ、一方側にはボー
    ル接続用のランドを有し、他方側には該ボール接続用の
    ランドと電気的に接続されると共に半導体チップ接続用
    のバンプに接続するためのランドが設けられたテープ基
    板と、バンプおよび支持体と、該バンプおよび支持体を
    介して前記テープ基板上に設けられる半導体チップとか
    らなり、前記バンプが前記テープ基板の配線と電気的に
    接続され、前記支持体が少なくともレジスト樹脂により
    前記テープ基板に形成されてなる請求項1乃至３のいず
    れか１項記載の半導体パッケージの製造方法であって、 前記支持体上に液状又は熱可塑性の樹脂を前もって塗布
    しておき、前記テープ基板と前記半導体チップを少なく
    とも前記いずれか一方に設けられた前記支持体と前記樹
    脂により接続することを特徴とする半導体パッケージの
    製造方法。
JP2001219182A 2001-07-19 2001-07-19 半導体パッケージおよびその製造方法 Expired - Fee Related JP3490987B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001219182A JP3490987B2 (ja) 2001-07-19 2001-07-19 半導体パッケージおよびその製造方法
US10/197,529 US6683369B2 (en) 2001-07-19 2002-07-18 Semiconductor chip having a supporting member, tape substrate, semiconductor package having the semiconductor chip and the tape substrate
US10/717,655 US6841462B2 (en) 2001-07-19 2003-11-21 Method of manufacturing semiconductor chip having supporting member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001219182A JP3490987B2 (ja) 2001-07-19 2001-07-19 半導体パッケージおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003339189A Division JP3845079B2 (ja) 2003-09-30 2003-09-30 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2003031612A JP2003031612A (ja) 2003-01-31
JP3490987B2 true JP3490987B2 (ja) 2004-01-26

Family

ID=19053225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001219182A Expired - Fee Related JP3490987B2 (ja) 2001-07-19 2001-07-19 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (2) US6683369B2 (ja)
JP (1) JP3490987B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908147B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置及びその製造方法
TWM254027U (en) * 2004-03-05 2004-12-21 Teco Image Sys Co Ltd Optical module
JP4568719B2 (ja) * 2004-03-24 2010-10-27 コーア株式会社 電子部品
JP2006108343A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置及びその製造方法
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
KR20080037681A (ko) * 2005-08-23 2008-04-30 로무 가부시키가이샤 반도체 칩 및 그 제조 방법 및 반도체 장치
JP2007059581A (ja) * 2005-08-24 2007-03-08 Konica Minolta Opto Inc 固体撮像装置及びカメラモジュール
DE112006002428A5 (de) * 2005-09-14 2008-12-11 Htc Beteiligungs Gmbh Flip-Chip-Modul und Verfahren zum Erzeugen eines Flip-Chip-Moduls
EP1930844B1 (en) 2005-09-26 2011-07-13 Panasonic Corporation Noncontact information storage medium and method for manufacturing same
CN101310380B (zh) * 2005-11-15 2011-02-09 日本电气株式会社 半导体封装、电子部件、以及电子设备
KR101058309B1 (ko) * 2006-01-13 2011-08-22 파나소닉 주식회사 입체 회로 기판 및 그 제조 방법
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
JP4755222B2 (ja) * 2008-05-16 2011-08-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5520097B2 (ja) 2010-03-23 2014-06-11 富士フイルム株式会社 微小構造体の製造方法
JP2012186374A (ja) * 2011-03-07 2012-09-27 Renesas Electronics Corp 半導体装置、及びその製造方法
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
US8970035B2 (en) * 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US8878355B2 (en) 2012-10-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structure and process
US20150325527A1 (en) * 2013-01-28 2015-11-12 Hewlett-Packard Development Company, Lp. Radiused alignment post for substrate material
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11508648B2 (en) * 2018-06-29 2022-11-22 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
KR20200087980A (ko) * 2019-01-14 2020-07-22 스템코 주식회사 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
JP3171297B2 (ja) 1994-07-29 2001-05-28 富士通株式会社 パッケージの実装方法
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
CA2233385C (en) * 1997-03-27 2002-10-22 Nec Corporation Electronic-circuit assembly and manufacturing method thereof
JPH1187423A (ja) 1997-09-09 1999-03-30 Fujitsu Ltd 半導体チップの実装方法
JP2000195900A (ja) 1998-12-25 2000-07-14 Denso Corp 半導体装置
JP4009380B2 (ja) 1999-02-18 2007-11-14 ローム株式会社 半導体チップの製造方法
JP2001110951A (ja) 1999-10-08 2001-04-20 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20040104476A1 (en) 2004-06-03
US6683369B2 (en) 2004-01-27
US6841462B2 (en) 2005-01-11
US20030017654A1 (en) 2003-01-23
JP2003031612A (ja) 2003-01-31

Similar Documents

Publication Publication Date Title
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
JP3462979B2 (ja) 半導体装置
JP3485507B2 (ja) 半導体装置
TWI228806B (en) Flip chip package
JP2002026072A5 (ja)
JP5186741B2 (ja) 回路基板及び半導体装置
JP2001094003A (ja) 半導体装置及びその製造方法
JP3384359B2 (ja) 半導体装置およびその製造方法
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
JPH08153830A (ja) 半導体装置およびその製造方法
JP3881751B2 (ja) 半導体チップの実装構造および実装方法
JPH10233463A (ja) 半導体装置およびその製造方法
JPH1050770A (ja) 半導体装置及びその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
JP3845079B2 (ja) 半導体パッケージおよびその製造方法
TWI598964B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP2806362B2 (ja) 半導体装置の製造方法
JP2002009111A (ja) 半導体フリップ・チップの実装方法
JP2934876B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031028

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060906

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20070123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees