JP2934876B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2934876B2
JP2934876B2 JP20551396A JP20551396A JP2934876B2 JP 2934876 B2 JP2934876 B2 JP 2934876B2 JP 20551396 A JP20551396 A JP 20551396A JP 20551396 A JP20551396 A JP 20551396A JP 2934876 B2 JP2934876 B2 JP 2934876B2
Authority
JP
Japan
Prior art keywords
circuit board
sub
semiconductor device
bump
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20551396A
Other languages
English (en)
Other versions
JPH1032220A (ja
Inventor
伸治 脇坂
隆 平出
治 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP20551396A priority Critical patent/JP2934876B2/ja
Publication of JPH1032220A publication Critical patent/JPH1032220A/ja
Application granted granted Critical
Publication of JP2934876B2 publication Critical patent/JP2934876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置及びそ
の製造方法に関し、特に、半導体チップを回路基板上に
搭載してなる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】例えばＣＳＰ(chip size package)と呼
ばれるＬＳＩ等からなる半導体チップの実装技術では、
半導体チップを回路基板（メイン回路基板）上に直接実
装するのではなく、サブ回路基板を介して実装してい
る。この場合、サブ回路基板の平面サイズは半導体チッ
プの平面サイズとほぼ同じとなっている。
【０００３】図５は従来のこのような半導体装置の一例
を示したものである。サブ回路基板１は複数枚（例えば
３枚）のガラスセラミック基板１ａを積層したもの（多
層配線ガラスセラミック基板）からなっている。サブ回
路基板１の上面周辺部には、導電性ペースト（例えば銀
とパラジウムの混合ペースト、以下同じ）を焼成硬化し
てなる複数個の第１の接続パッド２が配列形成されてい
る。サブ回路基板１の下面全体には、導電性ペーストを
焼成硬化してなる複数個の円形の第２の接続パッド３が
格子状に配列形成されている。第１の接続パッド２と第
２の接続パッド３における相対応するもの同士は、それ
ぞれ、サブ回路基板１内に形成された、導電性ペースト
を焼成硬化してなる内部導通部４を介して接続されてい
る。第１の接続パッド２の上面にはニッケルメッキ層５
及び金メッキ層６がこの順で形成されている。第２の接
続パッド３の下面にはニッケルメッキ層７、金メッキ層
８及び高融点ハンダ（低融点金属）からなるほぼ球状の
ハンダバンプ９がこの順で形成されている。
【０００４】半導体チップ１１は、チップ本体１２の下
面周辺部に複数個の接続パッド１３が配列形成され、接
続パッド１３の中央部を除くチップ本体１２の下面全体
に保護膜（パッシベーション膜）１４が形成され、接続
パッド１３の露出面下に下地金属層１５を介して金メッ
キからなる金バンプ１６が形成された構造となってい
る。そして、半導体チップ１１は、その金バンプ１６を
サブ回路基板１の第１の接続パッド２上の金メッキ層６
に金属拡散接合されていることにより、サブ回路基板１
上に搭載されている。この場合、半導体チップ１１とサ
ブ回路基板１との間にはエポキシ樹脂等からなる樹脂封
止材１７が設けられている。
【０００５】メイン回路基板２１は複数枚（例えば３
枚）のガラスエポキシ基板２１ａを積層したものからな
っている。メイン回路基板２１の上面の所定の個所には
銅箔をエッチングしてなる複数個の接続パッド２２が格
子状に配列形成されている。接続パッド２２の上面には
共晶ハンダからなるハンダペースト２３が印刷により形
成されている。メイン回路基板２１の下面には銅箔をエ
ッチングしてなる所定の配線パターン２４が形成されて
いる。接続パッド２２と配線パターン２４とは、メイン
回路基板２１内に形成されたメッキ金属等からなる内部
導通部２５を介して接続されている。そして、サブ回路
基板１は、そのハンダバンプ９をメイン回路基板２１の
接続パッド２２にハンダペースト２３を介して接合され
ていることにより、メイン回路基板２１上に搭載されて
いる。この場合、ハンダバンプ９は高融点ハンダによっ
て形成されているので、ほぼ球状の原形を保っている。
これにより、半導体チップ１１はサブ回路基板１を介し
てメイン回路基板２１上に実装されている。
【０００６】次に、この半導体装置におけるサブ回路基
板１の製造方法の一例について説明する。まず、未焼成
の３枚のガラスセラミック基板１ａにスルーホールを形
成する。次に、スルーホール内に銀ペースト（銀とパラ
ジウムの混合ペースト）を充填する。次に、未焼成の３
枚のガラスセラミック基板１ａの各面に印刷により銀ペ
ーストからなるパターンを形成する。次に、未焼成の３
枚のガラスセラミック基板１ａを積層し、加圧しながら
焼成することにより、３枚のガラスセラミック基板１ａ
を硬化させるとともに、銀ペーストを硬化させて、第
１、第２の接続パッド２、３及び内部導通部４を形成す
る。この場合、第２の接続パッド３の部分は、実際に
は、図６に示すようになる。すなわち、印刷により形成
された銀ペーストからなる未焼成の第２の接続パッド３
は加圧されて未焼成のガラスセラミック基板１ａの下面
にめり込むが、焼成後に加圧力が解除されると、多少復
元してやや盛り上がる。この結果、第２の接続パッド３
の断面形状はかなり薄い楕円に近い形状となり、その上
側半分がサブ回路基板１の下面に埋め込まれることにな
る。次に、第２の接続パッド３の下側半分の表面に無電
解メッキによりニッケルメッキ層７を膜厚２〜３μｍ程
度に形成し、また第１の接続パッド２の表面にニッケル
メッキ層５を同様に形成する。次に、ニッケルメッキ層
７の表面に無電解メッキにより金メッキ層８を厚０．２
〜１μｍ程度に形成し、またニッケルメッキ層５の表面
に金メッキ層６を同様に形成する。次に、金メッキ層８
の表面にハンダバンプ９をリフローによりほぼ球状とな
るように形成する。かくして、サブ回路基板１が製造さ
れる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置では、サブ回路基板１を構成する
ガラスセラミック基板１ａの線膨張係数（５．５ｐｐｍ
／℃）とメイン回路基板２１を構成するガラスエポキシ
基板２１ａの線膨張係数（１５ｐｐｍ／℃）とが互いに
異なるので、温度変化により、サブ回路基板１及びメイ
ン回路基板２１の各膨張量または縮小量に差が生じるこ
とになる。また、メイン回路基板２１はガラスエポキシ
基板２１ａと銅箔からなる配線パターン２４等とからな
る複合材であるので、温度変化により、メイン回路基板
２１自体の反り量が変化する。さらに、メイン回路基板
２１を電子機器に組込むと、ネジ止め等により、メイン
回路基板２１にねじれが生じることがあり、また使用時
に外力等が加わることにより、メイン回路基板２１にね
じれが生じることがある。そして、両回路基板１、２１
の各膨張量または縮小量に差が生じたり、メイン回路基
板２１に反りやねじれが生じたりすると、図７において
一点鎖線の円で示す部分、つまり第２の接続パッド３の
外周部に応力集中を生じさせることになる。このような
応力集中が生じると、第２の接続パッド３の断面形状が
かなり薄い楕円に近い形状であり、しかも銀ペーストを
焼成硬化してなる第２の接続パッド３とガラスセラミッ
ク基板１ａとの密着性があまり良くない関係から、第２
の接続パッド３が剥離してしまうことがあるという問題
があった。また、第２の接続パッド３が剥離しなくて
も、ガラスセラミック基板１ａ自体が脆い関係から、図
７において符号Ａで示すように、第２の接続パッド３の
外周部からガラスセラミック基板１ａ内にかけてクラッ
クが発生することがあり、また３枚のガラスセラミック
基板１ａの層間にクラックが発生することがあり、ひい
ては断線が生じることがあるという問題があった。ま
た、以上のような問題はサブ回路基板１の外形寸法が大
きくなるほど顕著となるので、サブ回路基板１の外形寸
法に制約を受けるという問題もあった。ところで、サブ
回路基板１を高温焼成のアルミナセラミック基板によっ
て形成すると、銀ペーストを焼成硬化してなる第２の接
続パッド３等との密着性を良くすることができ、また基
板自体の強度を高くすることができる。しかしながら、
高温焼成のアルミナセラミック基板の場合には、ガラス
セラミック基板１ａと比較して、焼成収縮が大きいの
で、パターンの位置精度が悪くなり、半導体チップ１１
の金バンプ１６と接合される第１の接続パッド２の配列
ピッチを２００μｍ程度までしかすることができないと
いう別の問題がある。また、メイン回路基板２１を低線
熱膨張係数の材料からなる基板やセラミック基板によっ
て形成することも考えられる。しかしながら、このよう
な基板の材料はＦＲ４グレードのガラスエポキシ材より
も高価であるので、コスト高になるという別の問題があ
る。この発明の課題は、サブ回路基板の第２の接続パッ
ドが剥離しにくいようにし、またサブ回路基板にクラッ
クが発生しにくいようにすることである。
【０００８】
【課題を解決するための手段】請求項１記載の発明に係
る半導体装置は、一の面に半導体チップが搭載された回
路基板の他の面に形成された接続パッド上にバンプが形
成されてなる半導体装置において、前記バンプの根元か
ら前記回路基板の他の面にかけて樹脂膜を被覆したもの
である。請求項６記載の発明に係る半導体装置の製造方
法は、一の面に半導体チップが搭載された回路基板の他
の面に形成された接続パッド上に形成されたバンプの根
元の近傍における前記回路基板の他の面に液状の樹脂を
滴下し、この滴下された液状の樹脂の流動性による濡れ
広がりにより、前記バンプの根元から前記回路基板の他
の面にかけて樹脂膜を被覆するようにしたものである。
【０００９】請求項１記載の発明によれば、バンプの根
元から回路基板の他の面にかけて樹脂膜を被覆している
ので、この樹脂膜の存在により、回路基板の接続パッド
（サブ回路基板の第２の接続パッド）が剥離しにくいよ
うにすることができ、また回路基板（サブ回路基板）に
クラックが発生しにくいようにすることができる。この
場合、請求項６記載の発明のようにすると、バンプの根
元の近傍における回路基板の他の面に液状の樹脂を滴下
するだけで、この滴下された液状の樹脂の流動性による
濡れ広がりにより、バンプの根元から回路基板の他の面
にかけて樹脂膜を被覆することができ、したがって樹脂
膜を容易にかつ簡単に形成することができる。
【００１０】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける半導体装置を示したものである。この図において、
図５と同一部分には同一の符号を付し、その説明を適宜
省略する。この実施形態では、サブ回路基板１のハンダ
バンプ９の根元からサブ回路基板１の下面にかけて樹脂
膜３１が被覆されている。この場合、樹脂膜３１の材料
は樹脂封止材１７の材料と異なる材料であってもよい
が、後で説明する理由から、樹脂封止材１７の材料（エ
ポキシ樹脂等）と同じ材料である方が好ましい。
【００１１】次に、樹脂膜３１の形成方法の一例につい
て説明する。まず、サブ回路基板１の上面に半導体チッ
プ１１が搭載され、その間に樹脂封止材１７が設けら
れ、サブ回路基板１の第２の接続パッド３下にハンダバ
ンプ９が形成されたものを用意する。次に、図２に示す
ように、この用意したものを裏返しにして、ＸＹステー
ジ３２の上面に位置決めして載置し、真空吸着により固
定する。次に、ＸＹステージ３２上の所定の個所に上下
動可能に配置されたシリンジ３３を下降させる。このシ
リンジ３３内には、例えば一液性の熱硬化型のエポキシ
樹脂からなる液状の樹脂３１ａが入れられている。この
場合、液状の樹脂３１ａの粘度は１５０ｐｓ程度となっ
ている。また、シリンジ３３の下部に設けられた吐出針
３４の外径は０．５ｍｍ程度、内径は０．２５ｍｍ程度
となっている。
【００１２】さて、シリンジ３３を下降させ、その吐出
針３４の先端をハンダバンプ９の近傍においてサブ回路
基板１の上面から上方に０．０５〜０．１ｍｍ程度離れ
た位置に位置させる。次に、吐出針３４の先端からハン
ダバンプ９の根元の近傍におけるサブ回路基板１の上面
（図１では下面）に液状の樹脂３１ａを吐出圧力２ｋｇ
／ｃｍ2程度、吐出時間０．３秒程度で吐出させて滴下
する。すると、この滴下された液状の樹脂３１ａの流動
性による濡れ広がりにより、まず滴下された液状の樹脂
３１ａがハンダバンプ９の根元まで流れてこの根元に接
触し、次いでこの接触した液状の樹脂３１ａが表面張力
によりハンダバンプ９の根元の表面に沿ってハンダバン
プ９の高さの１／４程度まで登り、これにより図１に示
すように、ハンダバンプ９の根元からサブ回路基板１の
上面にかけて樹脂膜３１が被覆される。
【００１３】そして、シリンジ３３を上昇させ、ＸＹス
テージ３２を所定の方向に所定の量だけ移動させ、シリ
ンジ３３を下降させてその吐出針３４の先端から液状の
樹脂３１ａを滴下させることを繰り返す。液状の樹脂３
１ａの滴下位置は、具体的には、図３において小さい円
で示すように、大きい円で示すハンダバンプ９の各間に
おいてハンダバンプ９に接触しない位置とする。図４は
樹脂膜３１の具体的な被覆状態を示したものである。図
３において互いに近接する所定の４つのハンダバンプ９
の中央部に滴下された液状の樹脂３１ａは、図４の中央
部に示すように、４つのハンダバンプ９の各根元からこ
の４つのハンダバンプ９間におけるサブ回路基板１の上
面にかけて被覆される。この場合、樹脂膜３１の中央部
表面はなだらかな曲面となる。また、図３において外周
部に滴下された液状の樹脂３１ａは、図４の左右両側に
示すように、ハンダバンプ９の根元からこのハンダバン
プ９の近傍におけるサブ回路基板１の上面にかけて被覆
される。この場合も、樹脂膜３１の表面はなだらかな曲
面となる。
【００１４】図３において小さい円で示す位置のすべて
に液状の樹脂３１ａを滴下したら、サブ回路基板１等を
加熱炉（図示せず）に移し、１５０℃程度の温度で２時
間程度加熱し、樹脂膜３１を硬化させる。硬化後の樹脂
膜３１は５５ｋｇｆ／ｃｍ2程度の接着力でハンダバン
プ９の根元及びその近傍のサブ回路基板１の上面に完全
に密着される。
【００１５】このように、この半導体装置では、図４に
示すように、ハンダバンプ９の根元からサブ回路基板１
の上面にかけて樹脂膜３１を被覆しているので、サブ回
路基板１の第２の接続パッド３の外周部も樹脂膜３１に
よって被覆されることになる。しかも、被覆膜３１の表
面がなだらかな曲面となっているので、この部分に加わ
る応力を分散して緩和することができる。以上の結果、
第２の接続パッド３の断面形状がかなり薄い楕円に近い
形状であり、また銀ペーストを焼成硬化してなる第２の
接続パッド３とガラスセラミック基板１ａとの密着性が
あまり良くなくても、第２の接続パッド３がサブ回路基
板１の上面から剥離しにくいようにすることができる。
また、ガラスセラミック基板１ａが脆くても、第２の接
続パッド３の外周部からガラスセラミック基板１ａ内に
かけてクラックが発生しにくいようにすることができ、
また３枚のガラスセラミック基板１ａの層間にクラック
が発生しにくいようにすることができる。
【００１６】また、ハンダバンプ９の根元の近傍におけ
るサブ回路基板１の上面に液状の樹脂３１ａを滴下する
だけで、この滴下された液状の樹脂３１ａの流動性によ
る濡れ広がりにより、ハンダバンプ９の根元からサブ回
路基板１の上面にかけて樹脂膜３１を被覆することがで
き、したがって樹脂膜３１を容易にかつ簡単に形成する
ことができる。さらに、樹脂膜３１の材料を樹脂封止材
１７と同じ材料（エポキシ樹脂等）とすると、同一の線
膨張係数を有する樹脂によってサブ回路基板１を挾み込
んだ構造となり、サブ回路基板１の表裏両面における熱
膨張差及び熱収縮差が同等となり、温度変化によるサブ
回路基板１の反り量が低減し、ハンダバンプ９とメイン
回路基板２１の接続パッド２２との接合部及び第１の接
続パッド２と半導体チップ１１の金バンプ１６との接合
部に加わる歪を低減することができる。
【００１７】なお、液状の樹脂３１ａの滴下は、複数の
吐出針３４を所定の配列ピッチで有する吐出機構を用い
て、複数箇所同時に行うようにしてもよい。また、液状
の樹脂３１ａとして、二液型の常温硬化型のエポキシ樹
脂を用いてもよく、また紫外線硬化型のエポキシ樹脂を
用いてもよい。また、ハンダバンプ９は、第２の接続パ
ッド３上に印刷した共晶ハンダからなるハンダペースト
上に高融点ハンダボールを載置し、ハンダペーストが溶
融する温度でハンダペーストのみをリフローし、このリ
フローしたハンダペーストを介して高融点ハンダボール
を第２の接続パッド３上に固定した構造としてもよい。
また、半導体チップ１１に金バンプ１６の代わりにハン
ダバンプを設けてもよく、また半導体チップ１１のバン
プをサブ回路基板１の第１の接続パッド２に異方性導電
接着剤や導電性ペーストを介して接合するようにしても
よい。また、サブ回路基板１を有機樹脂材料を基材とす
る基板によって形成するようにしてもよい。さらに、半
導体チップ１１とサブ回路基板１との組合わせは、ＣＳ
Ｐに限らず、ＢＧＡ(ball grid array)等としてもよ
い。
【００１８】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、バンプの根元から回路基板の他の面にかけ
て樹脂膜を被覆しているので、この樹脂膜の存在によ
り、回路基板の接続パッド（サブ回路基板の第２の接続
パッド）が剥離しにくいようにすることができ、また回
路基板（サブ回路基板）にクラックが発生しにくいよう
にすることができる。この場合、請求項６記載の発明の
ようにすると、バンプの根元の近傍における回路基板の
他の面に液状の樹脂を滴下するだけで、この滴下された
液状の樹脂の流動性による濡れ広がりにより、バンプの
根元から回路基板の他の面にかけて樹脂膜を被覆するこ
とができ、したがって樹脂膜を容易にかつ簡単に形成す
ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の断
面図。
【図２】樹脂膜の形成方法の一例を説明するために示す
側面図。
【図３】液状の樹脂の具体的な滴下位置を説明するため
に示す平面図。
【図４】樹脂膜の具体的な被覆状態を説明するために示
す断面図。
【図５】従来の半導体装置の一例の断面図。
【図６】従来のサブ回路基板の第２の接続パッドの部分
の実際の断面図。
【図７】従来の問題を説明するために示す図６同様の断
面図。
【符号の説明】
１ サブ回路基板 ２ 第１の接続パッド ３ 第２の接続パッド ９ ハンダバンプ １１ 半導体チップ １６ 金バンプ １７ 樹脂封止材 ２１ メイン回路基板２１ ３１ 樹脂膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 21/60

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 一の面に半導体チップが搭載された回路
    基板の他の面に形成された接続パッド上にバンプが形成
    されてなる半導体装置において、前記バンプの根元から
    前記回路基板の他の面にかけて樹脂膜が被覆されている
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の発明において、前記バン
    プは低融点金属からなるほぼ球状のバンプからなること
    を特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の発明において、
    前記半導体チップと前記回路基板との間に樹脂封止材が
    設けられ、前記樹脂膜の材料が前記樹脂封止材の材料と
    同じであることを特徴とする半導体装置。
  4. 【請求項４】 請求項１〜３のいずれかに記載の発明に
    おいて、前記回路基板の平面サイズは前記半導体チップ
    の平面サイズとほぼ同じであることを特徴とする半導体
    装置。
  5. 【請求項５】 請求項１〜４のいずれかに記載の発明に
    おいて、前記回路基板は多層配線ガラスセラミック基板
    からなることを特徴とする半導体装置。
  6. 【請求項６】 一の面に半導体チップが搭載された回路
    基板の他の面に形成された接続パッド上に形成されたバ
    ンプの根元の近傍における前記回路基板の他の面に液状
    の樹脂を滴下し、この滴下された液状の樹脂の流動性に
    よる濡れ広がりにより、前記バンプの根元から前記回路
    基板の他の面にかけて樹脂膜を被覆することを特徴とす
    る半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の発明において、前記バン
    プは低融点金属からなるほぼ球状のバンプからなること
    を特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項６または７記載の発明において、
    前記半導体チップと前記回路基板との間に樹脂封止材が
    設けられ、前記樹脂膜の材料が前記樹脂封止材の材料と
    同じであることを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項６〜８のいずれかに記載の発明に
    おいて、前記回路基板の平面サイズは前記半導体チップ
    の平面サイズとほぼ同じであることを特徴とする半導体
    装置の製造方法。
  10. 【請求項１０】 請求項６〜９のいずれかに記載の発明
    において、前記回路基板は多層配線ガラスセラミック基
    板からなることを特徴とする半導体装置の製造方法。
JP20551396A 1996-07-17 1996-07-17 半導体装置及びその製造方法 Expired - Fee Related JP2934876B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20551396A JP2934876B2 (ja) 1996-07-17 1996-07-17 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20551396A JP2934876B2 (ja) 1996-07-17 1996-07-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1032220A JPH1032220A (ja) 1998-02-03
JP2934876B2 true JP2934876B2 (ja) 1999-08-16

Family

ID=16508120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20551396A Expired - Fee Related JP2934876B2 (ja) 1996-07-17 1996-07-17 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2934876B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193897B2 (ja) 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP4666028B2 (ja) 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH1032220A (ja) 1998-02-03

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
JP4534062B2 (ja) 半導体装置
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
JP2003152002A (ja) 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法
WO2005071745A1 (ja) 積層型電子部品およびその製造方法
TW200405496A (en) Semiconductor device and method of manufacturing the same
JP2004260138A (ja) 半導体装置及びその製造方法
TWI228806B (en) Flip chip package
TWI336515B (en) Circuit substrate and semiconductor device
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JP3627428B2 (ja) 半導体装置
JPH06291165A (ja) フリップチップ接続構造
JP6123836B2 (ja) 半導体装置の製造方法
JP2934876B2 (ja) 半導体装置及びその製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP4131256B2 (ja) 半導体装置及びその製造方法
JP3823881B2 (ja) 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JPH10233417A (ja) 半導体装置及びその製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP2005101312A (ja) 半導体装置の製造方法
JP3397045B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees