JP2001110951A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001110951A JP2001110951A JP28748099A JP28748099A JP2001110951A JP 2001110951 A JP2001110951 A JP 2001110951A JP 28748099 A JP28748099 A JP 28748099A JP 28748099 A JP28748099 A JP 28748099A JP 2001110951 A JP2001110951 A JP 2001110951A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- semiconductor chip
- terminals
- chip
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 限られた実装高さで放熱性の向上を図る。
【解決手段】 リード／ライトチップ１の電極パッド１
ｃに電気的に接合する複数の主バンプ３と、リード／ラ
イトチップ１のダミー電極１ｄに接合する複数の放熱用
バンプ４と、リード／ライトチップ１をフリップチップ
実装によって支持し、かつ配線リード２ｃおよび放熱用
ベタ層２ｅを備えたテープ状フィルム基板２と、テープ
状フィルム基板２を支持し、かつ熱伝導率の高い材料に
よって形成された支持部材であるサスペンション５と、
主バンプ３および放熱用バンプ４のそれぞれのバンプ接
合部を樹脂封止して形成された封止部９とからなり、リ
ード／ライトチップ１から発せられる熱を複数の放熱用
バンプ４と放熱用ベタ層２ｅとを介してサスペンション
５に伝えて、このサスペンション５から外部に放つこと
により、限られた実装高さの範囲で効率良く熱を放出す
る。
ｃに電気的に接合する複数の主バンプ３と、リード／ラ
イトチップ１のダミー電極１ｄに接合する複数の放熱用
バンプ４と、リード／ライトチップ１をフリップチップ
実装によって支持し、かつ配線リード２ｃおよび放熱用
ベタ層２ｅを備えたテープ状フィルム基板２と、テープ
状フィルム基板２を支持し、かつ熱伝導率の高い材料に
よって形成された支持部材であるサスペンション５と、
主バンプ３および放熱用バンプ４のそれぞれのバンプ接
合部を樹脂封止して形成された封止部９とからなり、リ
ード／ライトチップ１から発せられる熱を複数の放熱用
バンプ４と放熱用ベタ層２ｅとを介してサスペンション
５に伝えて、このサスペンション５から外部に放つこと
により、限られた実装高さの範囲で効率良く熱を放出す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、磁気ディスク装置に搭載される薄形の半導
体装置の放熱性向上に適用して有効な技術に関する。
関し、特に、磁気ディスク装置に搭載される薄形の半導
体装置の放熱性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】大形計算機用記憶装置などの記憶装置に設
けられた磁気ディスクユニットには、磁気ヘッドの動作
を制御するコントロールＩＣ（Integrated Circuit）が
搭載され、さらにこのコントロールＩＣには、磁気ディ
スクにリード／ライト（読み／書き）アクセスを行う磁
気ヘッドを制御するリード／ライト制御用の半導体チッ
プ（以降、単にリード／ライトチップという）が組み込
まれている。
けられた磁気ディスクユニットには、磁気ヘッドの動作
を制御するコントロールＩＣ（Integrated Circuit）が
搭載され、さらにこのコントロールＩＣには、磁気ディ
スクにリード／ライト（読み／書き）アクセスを行う磁
気ヘッドを制御するリード／ライト制御用の半導体チッ
プ（以降、単にリード／ライトチップという）が組み込
まれている。
【０００４】ここで、リード／ライトチップを含むコン
トロールＩＣは、薄い柔軟なフレキシブルプリント配線
基板（ＦＰＣ：フレキシブルプリントケーブルともい
う）に実装されている。
トロールＩＣは、薄い柔軟なフレキシブルプリント配線
基板（ＦＰＣ：フレキシブルプリントケーブルともい
う）に実装されている。
【０００５】なお、テープ状フィルム基板を用いた半導
体装置の一例であるＴＣＰ（Tape Carrier Package) に
ついては、例えば、日経ＢＰ社、１９９３年５月３１日
発行、「実践講座ＶＬＳＩパッケージング技術（上）」
香山晋、成瀬邦彦（監修）、７８〜７９頁に記載されて
いる。
体装置の一例であるＴＣＰ（Tape Carrier Package) に
ついては、例えば、日経ＢＰ社、１９９３年５月３１日
発行、「実践講座ＶＬＳＩパッケージング技術（上）」
香山晋、成瀬邦彦（監修）、７８〜７９頁に記載されて
いる。
【０００６】
【発明が解決しようとする課題】ところが、前記した技
術のコントロールＩＣを搭載したフレキシブルプリント
配線基板が実装された磁気ディスクユニットにおいて、
磁気ディスクへの磁気ヘッドの転送速度を向上させるた
めには、ライト時（書き込み時）のアクセス速度を上げ
る必要があり、さらに、これを達成するためには、リー
ド／ライトチップ内のプリアンプの供給電源を上げる必
要がある。
術のコントロールＩＣを搭載したフレキシブルプリント
配線基板が実装された磁気ディスクユニットにおいて、
磁気ディスクへの磁気ヘッドの転送速度を向上させるた
めには、ライト時（書き込み時）のアクセス速度を上げ
る必要があり、さらに、これを達成するためには、リー
ド／ライトチップ内のプリアンプの供給電源を上げる必
要がある。
【０００７】しかし、供給電源を上げると、リード／ラ
イトチップの発熱量は高くなり、その結果、リード／ラ
イトチップの特性劣化が生じることが問題となる。
イトチップの発熱量は高くなり、その結果、リード／ラ
イトチップの特性劣化が生じることが問題となる。
【０００８】また、実装高さなど限られた条件のもとで
発熱量を低く抑えて磁気ディスクへの磁気ヘッドの転送
速度を向上させるのは困難であることが問題となる。
発熱量を低く抑えて磁気ディスクへの磁気ヘッドの転送
速度を向上させるのは困難であることが問題となる。
【０００９】本発明の目的は、放熱性を高める半導体装
置およびその製造方法を提供することにある。
置およびその製造方法を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１２】すなわち、本発明の半導体装置は、半導体
チップの主面に形成された表面電極に電気的に接合する
複数の主突起状端子と、前記半導体チップの前記主面に
接合する複数の放熱用突起状端子と、前記半導体チップ
をフリップチップ実装によって支持し、前記半導体チッ
プの前記表面電極に前記主突起状端子を介して電気的に
接続される複数の配線リードと、前記放熱用突起状端子
を介して前記半導体チップの前記主面に接合される放熱
用導体層とを備えた薄膜絶縁部材と、前記薄膜絶縁部材
が配置され、熱伝導率の高い材料によって形成された支
持部材とを有するものである。
チップの主面に形成された表面電極に電気的に接合する
複数の主突起状端子と、前記半導体チップの前記主面に
接合する複数の放熱用突起状端子と、前記半導体チップ
をフリップチップ実装によって支持し、前記半導体チッ
プの前記表面電極に前記主突起状端子を介して電気的に
接続される複数の配線リードと、前記放熱用突起状端子
を介して前記半導体チップの前記主面に接合される放熱
用導体層とを備えた薄膜絶縁部材と、前記薄膜絶縁部材
が配置され、熱伝導率の高い材料によって形成された支
持部材とを有するものである。
【００１３】したがって、半導体チップから発生する熱
を半導体チップの主面と反対側の面（裏面）からではな
く、主面と接合した放熱用突起状端子を介して放つこと
により、接着剤などを介さずに放熱が行えるため、前記
反対側の面から放熱する場合と比較して冷却効率を向上
できる。
を半導体チップの主面と反対側の面（裏面）からではな
く、主面と接合した放熱用突起状端子を介して放つこと
により、接着剤などを介さずに放熱が行えるため、前記
反対側の面から放熱する場合と比較して冷却効率を向上
できる。
【００１４】これにより、半導体チップがリード／ライ
トチップである際には、その内部のプリアンプの供給電
源を上げることが可能になり、したがって、ライト時の
アクセスを高速化できる。その結果、磁気ヘッドの転送
速度の向上および磁気ディスクユニットの高性能化を図
ることができる。
トチップである際には、その内部のプリアンプの供給電
源を上げることが可能になり、したがって、ライト時の
アクセスを高速化できる。その結果、磁気ヘッドの転送
速度の向上および磁気ディスクユニットの高性能化を図
ることができる。
【００１５】また、本発明の半導体装置の製造方法は、
熱伝導率の高い材料によって形成された支持部材に複数
の配線リードおよび放熱用導体層を備えた薄膜絶縁部材
を配置する工程と、半導体チップの主面に形成された表
面電極と前記配線リードとを主突起状端子を介して電気
的に接続し、前記半導体チップの前記主面と前記放熱用
導体層とを放熱用突起状端子を介して接合して前記薄膜
絶縁部材に前記半導体チップをフリップチップ実装する
工程とを有するものである。
熱伝導率の高い材料によって形成された支持部材に複数
の配線リードおよび放熱用導体層を備えた薄膜絶縁部材
を配置する工程と、半導体チップの主面に形成された表
面電極と前記配線リードとを主突起状端子を介して電気
的に接続し、前記半導体チップの前記主面と前記放熱用
導体層とを放熱用突起状端子を介して接合して前記薄膜
絶縁部材に前記半導体チップをフリップチップ実装する
工程とを有するものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１７】図１は本発明の実施の形態の半導体装置の
構造の一例を示す図であり、（ａ）は部分平面図、
（ｂ）は部分断面図、図２は図１に示す半導体装置に用
いられるテープ状フィルム基板の構造を示す部分平面
図、図３は図１に示す半導体装置に用いられるリード／
ライトチップにおけるバンプ形成状態の一例を示す側面
図、図４は図１に示す半導体装置の各製造工程に対応し
た半導体装置の構造の一例を示す部分断面図であり、
（ａ）はチップマウント工程、（ｂ）はサスペンション
取り付け工程、（ｃ）は樹脂封止工程、図５は図１に示
す半導体装置の実装状態の一例を示す図であり、（ａ）
は部分平面図、（ｂ）は磁気ヘッドを底面側に向けた状
態の部分側面図、図６は本発明の実施の形態の半導体装
置の製造方法の一例を示す製造プロセスフロー図であ
る。
構造の一例を示す図であり、（ａ）は部分平面図、
（ｂ）は部分断面図、図２は図１に示す半導体装置に用
いられるテープ状フィルム基板の構造を示す部分平面
図、図３は図１に示す半導体装置に用いられるリード／
ライトチップにおけるバンプ形成状態の一例を示す側面
図、図４は図１に示す半導体装置の各製造工程に対応し
た半導体装置の構造の一例を示す部分断面図であり、
（ａ）はチップマウント工程、（ｂ）はサスペンション
取り付け工程、（ｃ）は樹脂封止工程、図５は図１に示
す半導体装置の実装状態の一例を示す図であり、（ａ）
は部分平面図、（ｂ）は磁気ヘッドを底面側に向けた状
態の部分側面図、図６は本発明の実施の形態の半導体装
置の製造方法の一例を示す製造プロセスフロー図であ
る。
【００１８】本実施の形態の半導体装置は、大形計算機
用記憶装置などに組み込まれる図５に示す磁気ディスク
ユニット１１に設けられたテープ状パッケージ１０であ
り、フレキシブルプリント配線基板（ＦＰＣともいう）
であるテープ状フィルム基板２（薄膜絶縁部材）に、半
導体チップであるリード／ライトチップ１（リード／ラ
イトＩＣともいう）を搭載したものである。
用記憶装置などに組み込まれる図５に示す磁気ディスク
ユニット１１に設けられたテープ状パッケージ１０であ
り、フレキシブルプリント配線基板（ＦＰＣともいう）
であるテープ状フィルム基板２（薄膜絶縁部材）に、半
導体チップであるリード／ライトチップ１（リード／ラ
イトＩＣともいう）を搭載したものである。
【００１９】したがって、リード／ライトチップ１は、
磁気ディスク（図示せず）にリード／ライト（読み／書
き）のアクセスを行う磁気ヘッド７を制御する機能を有
するものである。
磁気ディスク（図示せず）にリード／ライト（読み／書
き）のアクセスを行う磁気ヘッド７を制御する機能を有
するものである。
【００２０】図１に示す本実施の形態のテープ状パッケ
ージ１０の構成について説明すると、リード／ライトチ
ップ１の主面１ａに形成された電極パッド１ｃ（表面電
極）に電気的に接合する複数の主バンプ３（主突起状端
子）と、リード／ライトチップ１の主面１ａに形成され
たダミー電極１ｄに接合する複数の放熱用バンプ４（放
熱用突起状端子）と、リード／ライトチップ１をフリッ
プチップ実装によって支持するとともに、複数の配線リ
ード２ｃおよび放熱用ベタ層２ｅ（放熱用導体層）を備
えたテープ状フィルム基板２と、テープ状フィルム基板
２を支持し、かつ熱伝導率の高い材料によって形成され
た支持部材であるサスペンション５およびキャリッジ６
と、主バンプ３および放熱用バンプ４のそれぞれのバン
プ接合部を樹脂封止して形成された封止部９とからな
る。
ージ１０の構成について説明すると、リード／ライトチ
ップ１の主面１ａに形成された電極パッド１ｃ（表面電
極）に電気的に接合する複数の主バンプ３（主突起状端
子）と、リード／ライトチップ１の主面１ａに形成され
たダミー電極１ｄに接合する複数の放熱用バンプ４（放
熱用突起状端子）と、リード／ライトチップ１をフリッ
プチップ実装によって支持するとともに、複数の配線リ
ード２ｃおよび放熱用ベタ層２ｅ（放熱用導体層）を備
えたテープ状フィルム基板２と、テープ状フィルム基板
２を支持し、かつ熱伝導率の高い材料によって形成され
た支持部材であるサスペンション５およびキャリッジ６
と、主バンプ３および放熱用バンプ４のそれぞれのバン
プ接合部を樹脂封止して形成された封止部９とからな
る。
【００２１】さらに、テープ状フィルム基板２に設けら
れた複数の配線リード２ｃの何れかが、図５に示すよう
に、磁気ヘッド７と電気的に接続されている。
れた複数の配線リード２ｃの何れかが、図５に示すよう
に、磁気ヘッド７と電気的に接続されている。
【００２２】なお、テープ状フィルム基板２の複数の配
線リード２ｃは、これに対応するリード／ライトチップ
１の電極パッド１ｃと主バンプ３を介して電気的に接続
され、さらに、テープ状フィルム基板２の放熱用ベタ層
２ｅは、複数のダミーの放熱用バンプ４を介してリード
／ライトチップ１の主面１ａに形成されたダミー電極１
ｄに接合される。
線リード２ｃは、これに対応するリード／ライトチップ
１の電極パッド１ｃと主バンプ３を介して電気的に接続
され、さらに、テープ状フィルム基板２の放熱用ベタ層
２ｅは、複数のダミーの放熱用バンプ４を介してリード
／ライトチップ１の主面１ａに形成されたダミー電極１
ｄに接合される。
【００２３】また、それぞれの配線リード２ｃのチップ
側端部には、図２に示すように、バンプランド２ｄが形
成され、このバンプランド２ｄに主バンプ３がリフロー
などによって電気的に接続され、これによって、リード
／ライトチップ１の電極パッド１ｃとこれに対応する配
線リード２ｃとが電気的に接続している。
側端部には、図２に示すように、バンプランド２ｄが形
成され、このバンプランド２ｄに主バンプ３がリフロー
などによって電気的に接続され、これによって、リード
／ライトチップ１の電極パッド１ｃとこれに対応する配
線リード２ｃとが電気的に接続している。
【００２４】さらに、放熱用ベタ層２ｅには、それぞれ
に放熱用バンプ４を配置する複数のバンプ用孔部２ｆ
（端子搭載用孔部）が格子状配列で形成されており、こ
の複数のバンプ用孔部２ｆのそれぞれにリフローなどに
よって接合した放熱用バンプ４が搭載され、これによ
り、放熱用ベタ層２ｅを介して複数の放熱用バンプ４が
連結されている。
に放熱用バンプ４を配置する複数のバンプ用孔部２ｆ
（端子搭載用孔部）が格子状配列で形成されており、こ
の複数のバンプ用孔部２ｆのそれぞれにリフローなどに
よって接合した放熱用バンプ４が搭載され、これによ
り、放熱用ベタ層２ｅを介して複数の放熱用バンプ４が
連結されている。
【００２５】したがって、本実施の形態のテープ状パッ
ケージ１０は、主バンプ３および放熱用バンプ４を介し
てリード／ライトチップ１をフリップチップ実装するも
のであり、これにより、リード／ライトチップ１から発
せられる熱を複数の放熱用バンプ４と放熱用ベタ層２ｅ
とを介してサスペンション５に伝えて、このサスペンシ
ョン５から外部に放つものである。
ケージ１０は、主バンプ３および放熱用バンプ４を介し
てリード／ライトチップ１をフリップチップ実装するも
のであり、これにより、リード／ライトチップ１から発
せられる熱を複数の放熱用バンプ４と放熱用ベタ層２ｅ
とを介してサスペンション５に伝えて、このサスペンシ
ョン５から外部に放つものである。
【００２６】すなわち、リード／ライトチップ１から発
せられる熱をこのリード／ライトチップ１の裏面１ｂ
（主面１ａと反対側の面）から主に放出するのではな
く、放熱用バンプ４を介して主面１ａ側つまり基板（こ
こでは、テープ状フィルム基板２のこと）側から主に放
出するものであり、これにより、限られた実装高さの範
囲で効率良く熱を放出することを可能にする構造のもの
である。
せられる熱をこのリード／ライトチップ１の裏面１ｂ
（主面１ａと反対側の面）から主に放出するのではな
く、放熱用バンプ４を介して主面１ａ側つまり基板（こ
こでは、テープ状フィルム基板２のこと）側から主に放
出するものであり、これにより、限られた実装高さの範
囲で効率良く熱を放出することを可能にする構造のもの
である。
【００２７】なお、リード／ライトチップ１の各電極パ
ッド１ｃとそれぞれに対応して電気的に接続された複数
の配線リード２ｃは、Ｉ／Ｏ、電源またはＧＮＤなどの
機能を有し、これら配線リード２ｃのうち、本実施の形
態のテープ状パッケージ１０では、例えば、磁気ヘッド
７側に向かって配線された４本の配線リード２ｃが磁気
ディスクユニット１１に組み込まれる磁気ヘッド７と電
気的に接続され、さらに、その他の配線リード２ｃがリ
ード／ライトチップ１を制御するコントロールＩＣ８と
電気的に接続されている。
ッド１ｃとそれぞれに対応して電気的に接続された複数
の配線リード２ｃは、Ｉ／Ｏ、電源またはＧＮＤなどの
機能を有し、これら配線リード２ｃのうち、本実施の形
態のテープ状パッケージ１０では、例えば、磁気ヘッド
７側に向かって配線された４本の配線リード２ｃが磁気
ディスクユニット１１に組み込まれる磁気ヘッド７と電
気的に接続され、さらに、その他の配線リード２ｃがリ
ード／ライトチップ１を制御するコントロールＩＣ８と
電気的に接続されている。
【００２８】ここで、図５に示す磁気ディスクユニット
１１は、大形計算機（大形コンピュータ）などの記憶装
置に組み込まれるものであり、例えば、磁気ディスク
（図示せず）に読み・書きのアクセスを行う磁気ヘッド
７や、これを支持するサスペンション５およびキャリッ
ジ６などから構成される。
１１は、大形計算機（大形コンピュータ）などの記憶装
置に組み込まれるものであり、例えば、磁気ディスク
（図示せず）に読み・書きのアクセスを行う磁気ヘッド
７や、これを支持するサスペンション５およびキャリッ
ジ６などから構成される。
【００２９】さらに、サスペンション５およびキャリッ
ジ６上には、図５に示すように、リード／ライトチップ
１を搭載したテープ状パッケージ１０がこれらの外周形
状に沿って実装され、このテープ状パッケージ１０の一
方の端部には磁気ヘッド７が電気的に接続され、また、
他方の端部にはコントロールＩＣ８が電気的に接続され
ている。
ジ６上には、図５に示すように、リード／ライトチップ
１を搭載したテープ状パッケージ１０がこれらの外周形
状に沿って実装され、このテープ状パッケージ１０の一
方の端部には磁気ヘッド７が電気的に接続され、また、
他方の端部にはコントロールＩＣ８が電気的に接続され
ている。
【００３０】なお、図２に示すように、テープ状フィル
ム基板２には、複数の配線リード２ｃと放熱用ベタ層２
ｅとが設けられているが、これらは、例えば、銅もしく
は銅合金などによって形成され、その際、両者はエッチ
ング加工などの同一の加工工程で形成される。
ム基板２には、複数の配線リード２ｃと放熱用ベタ層２
ｅとが設けられているが、これらは、例えば、銅もしく
は銅合金などによって形成され、その際、両者はエッチ
ング加工などの同一の加工工程で形成される。
【００３１】したがって、図２に示すテープ状フィルム
基板２は、１層配線構造のものである。
基板２は、１層配線構造のものである。
【００３２】さらに、テープ状フィルム基板２におい
て、その表裏面のうち、配線リード２ｃのサスペンショ
ン配置面側には、図１（ｂ）に示すように、放熱用ベタ
層２ｅを露出させた状態でソルダレジスト膜２ｂが形成
され、一方、配線リード２ｃのサスペンション配置面側
と反対の面側には、ポリイミド膜２ａが形成されてい
る。なお、ソルダレジスト膜２ｂは、ポリイミド膜２ａ
であってもよい。
て、その表裏面のうち、配線リード２ｃのサスペンショ
ン配置面側には、図１（ｂ）に示すように、放熱用ベタ
層２ｅを露出させた状態でソルダレジスト膜２ｂが形成
され、一方、配線リード２ｃのサスペンション配置面側
と反対の面側には、ポリイミド膜２ａが形成されてい
る。なお、ソルダレジスト膜２ｂは、ポリイミド膜２ａ
であってもよい。
【００３３】すなわち、配線リード２ｃの両面側ともポ
リイミド膜２ａであってもよいし、他の薄膜の絶縁膜な
どであってもよい。
リイミド膜２ａであってもよいし、他の薄膜の絶縁膜な
どであってもよい。
【００３４】また、主バンプ３および放熱用バンプ４
は、例えば、半田バンプや金バンプなどである。
は、例えば、半田バンプや金バンプなどである。
【００３５】さらに、封止部９を形成する封止用樹脂
は、例えば、エポキシ系の熱硬化性樹脂などであり、ポ
ッティング方法などを用いたアンダーフィル封止によっ
て形成されたものである。
は、例えば、エポキシ系の熱硬化性樹脂などであり、ポ
ッティング方法などを用いたアンダーフィル封止によっ
て形成されたものである。
【００３６】ただし、前記封止用樹脂などを用いずに、
例えば、異方性導電シートを用いて熱圧着によって封止
部９を形成してもよい。
例えば、異方性導電シートを用いて熱圧着によって封止
部９を形成してもよい。
【００３７】また、サスペンション５は、アルミニウ
ム、ステンレス鋼もしくは銅などの比較的熱伝導率の高
い材料によって形成された支持部材であり、このサスペ
ンション５と連結されたキャリッジ６も同様の材料によ
って形成されている。
ム、ステンレス鋼もしくは銅などの比較的熱伝導率の高
い材料によって形成された支持部材であり、このサスペ
ンション５と連結されたキャリッジ６も同様の材料によ
って形成されている。
【００３８】次に、本実施の形態による半導体装置（テ
ープ状パッケージ１０）の製造方法を、図６に示す製造
プロセスフロー図にしたがって説明する。
ープ状パッケージ１０）の製造方法を、図６に示す製造
プロセスフロー図にしたがって説明する。
【００３９】まず、ステップＳ１にしたがって、図３に
示すような主面１ａの外周に表面電極である電極パッド
１ｃが形成され、さらに、その内方領域に格子状にダミ
ー電極１ｄが形成された半導体チップであるリード／ラ
イトチップ１を準備する。
示すような主面１ａの外周に表面電極である電極パッド
１ｃが形成され、さらに、その内方領域に格子状にダミ
ー電極１ｄが形成された半導体チップであるリード／ラ
イトチップ１を準備する。
【００４０】一方、ステップＳ２にしたがって、図２に
示すような複数の配線リード２ｃおよび放熱用ベタ層２
ｅを備えた薄膜絶縁部材であるテープ状フィルム基板２
を準備する。
示すような複数の配線リード２ｃおよび放熱用ベタ層２
ｅを備えた薄膜絶縁部材であるテープ状フィルム基板２
を準備する。
【００４１】なお、それぞれの配線リード２ｃのチップ
側端部には、各電極パッド１ｃに対応してバンプランド
２ｄが形成され、さらに、放熱用ベタ層２ｅには、各ダ
ミー電極１ｄに対応した複数のバンプ用孔部２ｆが格子
状配列で形成されている。
側端部には、各電極パッド１ｃに対応してバンプランド
２ｄが形成され、さらに、放熱用ベタ層２ｅには、各ダ
ミー電極１ｄに対応した複数のバンプ用孔部２ｆが格子
状配列で形成されている。
【００４２】続いて、図３に示すように、リード／ライ
トチップ１の各電極パッド１ｃ上に主バンプ３を、ま
た、各ダミー電極１ｄ上に放熱用バンプ４を形成するバ
ンプ形成を行う（ステップＳ３）。
トチップ１の各電極パッド１ｃ上に主バンプ３を、ま
た、各ダミー電極１ｄ上に放熱用バンプ４を形成するバ
ンプ形成を行う（ステップＳ３）。
【００４３】その際、主バンプ３および放熱用バンプ４
が金バンプである場合は、例えば、蒸着やスタッドバン
プ方法（ワイヤバンプ方法）などによって各バンプを形
成し、また、半田バンプである場合には、例えば、印刷
やメッキ方法などによって形成する。
が金バンプである場合は、例えば、蒸着やスタッドバン
プ方法（ワイヤバンプ方法）などによって各バンプを形
成し、また、半田バンプである場合には、例えば、印刷
やメッキ方法などによって形成する。
【００４４】その後、ステップＳ４にしたがってチップ
マウントすなわちフリップチップ実装を行う。
マウントすなわちフリップチップ実装を行う。
【００４５】ここでは、まず、図３、図４（ａ）に示す
ように、リード／ライトチップ１の電極パッド１ｃとこ
れに対応する配線リード２ｃのバンプランド２ｄとを対
向させるとともに、リード／ライトチップ１の主面１ａ
のダミー電極１ｄとこれに対応する放熱用ベタ層２ｅの
バンプ用孔部２ｆ（図２参照）とを対向させて配置す
る。
ように、リード／ライトチップ１の電極パッド１ｃとこ
れに対応する配線リード２ｃのバンプランド２ｄとを対
向させるとともに、リード／ライトチップ１の主面１ａ
のダミー電極１ｄとこれに対応する放熱用ベタ層２ｅの
バンプ用孔部２ｆ（図２参照）とを対向させて配置す
る。
【００４６】これにより、配線リード２ｃのバンプラン
ド２ｄ上に主バンプ３が配置され、かつ放熱用ベタ層２
ｅのバンプ用孔部２ｆに放熱用バンプ４が配置される。
ド２ｄ上に主バンプ３が配置され、かつ放熱用ベタ層２
ｅのバンプ用孔部２ｆに放熱用バンプ４が配置される。
【００４７】この状態でリフロー炉に通すことにより、
主バンプ３および放熱用バンプ４を溶融する。
主バンプ３および放熱用バンプ４を溶融する。
【００４８】これにより、リード／ライトチップ１の主
面１ａに形成された電極パッド１ｃとこれに対応する配
線リード２ｃとを主バンプ３を介して電気的に接続し、
一方、リード／ライトチップ１の主面１ａのダミー電極
１ｄと放熱用ベタ層２ｅとを放熱用バンプ４を介して接
合する。
面１ａに形成された電極パッド１ｃとこれに対応する配
線リード２ｃとを主バンプ３を介して電気的に接続し、
一方、リード／ライトチップ１の主面１ａのダミー電極
１ｄと放熱用ベタ層２ｅとを放熱用バンプ４を介して接
合する。
【００４９】その際、各放熱用バンプ４は溶融して放熱
用ベタ層２ｅに接合するため、リード／ライトチップ１
の全てのダミー電極１ｄが各放熱用バンプ４および放熱
用ベタ層２ｅを介して接合（連結）された状態となる。
用ベタ層２ｅに接合するため、リード／ライトチップ１
の全てのダミー電極１ｄが各放熱用バンプ４および放熱
用ベタ層２ｅを介して接合（連結）された状態となる。
【００５０】その結果、テープ状フィルム基板２の配線
リード２ｃおよび放熱用ベタ層２ｅにリード／ライトチ
ップ１がバンプ接続される。
リード２ｃおよび放熱用ベタ層２ｅにリード／ライトチ
ップ１がバンプ接続される。
【００５１】すなわち、テープ状フィルム基板２にリー
ド／ライトチップ１がフリップチップ実装される。
ド／ライトチップ１がフリップチップ実装される。
【００５２】続いて、ステップＳ５にしたがってサスペ
ンション５（支持部材）取り付けを行う。
ンション５（支持部材）取り付けを行う。
【００５３】ここでは、図４（ｂ）に示すように、アル
ミニウム、ステンレス鋼もしくは銅などの比較的熱伝導
率の高い材料によって形成されたサスペンション５に、
このサスペンション５と放熱用ベタ層２ｅとを接触させ
て前記フリップチップ実装済みのテープ状フィルム基板
２を配置し、両者を接合する。
ミニウム、ステンレス鋼もしくは銅などの比較的熱伝導
率の高い材料によって形成されたサスペンション５に、
このサスペンション５と放熱用ベタ層２ｅとを接触させ
て前記フリップチップ実装済みのテープ状フィルム基板
２を配置し、両者を接合する。
【００５４】例えば、サスペンション５に放熱用ベタ層
２ｅを接触させてサスペンション５およびキャリッジ６
にテープ状フィルム基板２を貼り付ける。
２ｅを接触させてサスペンション５およびキャリッジ６
にテープ状フィルム基板２を貼り付ける。
【００５５】その後、ステップＳ６にしたがって樹脂封
止を行う。
止を行う。
【００５６】ここでは、ポッティング方法によってリー
ド／ライトチップ１の側面に封止用樹脂を滴下し、これ
により、アンダーフィル封止、すなわち、図４（ｃ）に
示すように主バンプ３および放熱用バンプ４のバンプ接
合部周囲に前記封止用樹脂を注入して封止部９を形成す
る。
ド／ライトチップ１の側面に封止用樹脂を滴下し、これ
により、アンダーフィル封止、すなわち、図４（ｃ）に
示すように主バンプ３および放熱用バンプ４のバンプ接
合部周囲に前記封止用樹脂を注入して封止部９を形成す
る。
【００５７】その後、図５に示すように、テープ状フィ
ルム基板２に設けられた複数の配線リード２ｃの何れか
をサスペンション５に搭載された磁気ヘッド７と電気的
に接続する。
ルム基板２に設けられた複数の配線リード２ｃの何れか
をサスペンション５に搭載された磁気ヘッド７と電気的
に接続する。
【００５８】さらに、テープ状フィルム基板２に設けら
れた他の配線リード２ｃとキャリッジ６に支持されたコ
ントロールＩＣ８とを電気的に接続する。
れた他の配線リード２ｃとキャリッジ６に支持されたコ
ントロールＩＣ８とを電気的に接続する。
【００５９】これにより、図１（ａ),（ｂ）および図５
（ａ),（ｂ）に示すように、テープ状パッケージ１０の
磁気ディスクユニット１１への実装を終了する。
（ａ),（ｂ）に示すように、テープ状パッケージ１０の
磁気ディスクユニット１１への実装を終了する。
【００６０】本実施の形態の半導体装置（テープ状パッ
ケージ１０）およびその製造方法によれば、以下のよう
な作用効果が得られる。
ケージ１０）およびその製造方法によれば、以下のよう
な作用効果が得られる。
【００６１】すなわち、リード／ライトチップ１（半導
体チップ）から発生する熱をリード／ライトチップ１の
裏面１ｂ（主面１ａと反対側の面）からではなく、基板
側（ここではテープ状フィルム基板２のこと）すなわち
主面１ａのダミー電極１ｄと接合した放熱用バンプ４を
介して放つことにより、接着剤などを介さずに放熱が行
えるため、裏面１ｂから放熱する場合と比較して冷却効
率を向上できる。
体チップ）から発生する熱をリード／ライトチップ１の
裏面１ｂ（主面１ａと反対側の面）からではなく、基板
側（ここではテープ状フィルム基板２のこと）すなわち
主面１ａのダミー電極１ｄと接合した放熱用バンプ４を
介して放つことにより、接着剤などを介さずに放熱が行
えるため、裏面１ｂから放熱する場合と比較して冷却効
率を向上できる。
【００６２】これにより、本実施の形態のように半導体
チップがリード／ライトチップ１である際には、その内
部のプリアンプの供給電源を上げることが可能になり、
したがって、ライト時（書き込み時）の磁気ヘッド７の
アクセスを高速化できる。
チップがリード／ライトチップ１である際には、その内
部のプリアンプの供給電源を上げることが可能になり、
したがって、ライト時（書き込み時）の磁気ヘッド７の
アクセスを高速化できる。
【００６３】その結果、磁気ヘッド７の転送速度の向上
および磁気ディスクユニット１１の高性能化を図ること
ができる。
および磁気ディスクユニット１１の高性能化を図ること
ができる。
【００６４】また、放熱用バンプ４と接合（連結）する
放熱用ベタ層２ｅを介してサスペンション５に放熱する
ことにより、さらに冷却効率を向上できるとともに、限
られた実装高さにおいても冷却効率を向上できる。
放熱用ベタ層２ｅを介してサスペンション５に放熱する
ことにより、さらに冷却効率を向上できるとともに、限
られた実装高さにおいても冷却効率を向上できる。
【００６５】なお、配線リード２ｃおよび放熱用ベタ層
２ｅを備えたテープ状フィルム基板２として、低価格な
１層配線構造のフレキシブルプリント配線基板を用いる
ことができるとともに、裏面１ｂに放熱板などを取り付
けるのと比較して組み立て工程が容易になり、かつ特別
な前記放熱板を用いずに冷却効率を向上できるため、部
品点数を削減でき、その結果、実装コストを低減するこ
とができる。
２ｅを備えたテープ状フィルム基板２として、低価格な
１層配線構造のフレキシブルプリント配線基板を用いる
ことができるとともに、裏面１ｂに放熱板などを取り付
けるのと比較して組み立て工程が容易になり、かつ特別
な前記放熱板を用いずに冷却効率を向上できるため、部
品点数を削減でき、その結果、実装コストを低減するこ
とができる。
【００６６】これにより、放熱をより効率良く容易な構
造で行うことができるとともに、低価格で、かつ高性能
な磁気ディスクユニット１１を実現できる。
造で行うことができるとともに、低価格で、かつ高性能
な磁気ディスクユニット１１を実現できる。
【００６７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００６８】例えば、前記実施の形態においては、薄膜
絶縁部材として配線リード２ｃおよび放熱用ベタ層２ｅ
を備えたテープ状フィルム基板２を用いた場合を説明し
たが、前記薄膜絶縁部材は、スパッタなどによって絶縁
膜や配線リード２ｃ（放熱用ベタ層２ｅも含む）を形成
して成膜したものを用いてもよい。
絶縁部材として配線リード２ｃおよび放熱用ベタ層２ｅ
を備えたテープ状フィルム基板２を用いた場合を説明し
たが、前記薄膜絶縁部材は、スパッタなどによって絶縁
膜や配線リード２ｃ（放熱用ベタ層２ｅも含む）を形成
して成膜したものを用いてもよい。
【００６９】すなわち、スパッタなどによって直接絶縁
膜をサスペンション５上に成膜し、さらに、その上に配
線リード２ｃと放熱用ベタ層２ｅとをスパッタし、その
後、再び必要箇所にスパッタによって絶縁膜を形成する
ものである。
膜をサスペンション５上に成膜し、さらに、その上に配
線リード２ｃと放熱用ベタ層２ｅとをスパッタし、その
後、再び必要箇所にスパッタによって絶縁膜を形成する
ものである。
【００７０】この方法によってサスペンション５上に絶
縁膜を介して形成した複数の配線リード２ｃおよび放熱
用ベタ層２ｅを用いても、前記実施の形態のテープ状フ
ィルム基板２と同様の機能を保有することができる。
縁膜を介して形成した複数の配線リード２ｃおよび放熱
用ベタ層２ｅを用いても、前記実施の形態のテープ状フ
ィルム基板２と同様の機能を保有することができる。
【００７１】また、図７に示す他の実施の形態のテープ
状パッケージ１０（半導体装置）のように、リード／ラ
イトチップ１の裏面１ｂに放熱シート１３を介して放熱
フィン１２などの放熱部材を取り付けてもよい。
状パッケージ１０（半導体装置）のように、リード／ラ
イトチップ１の裏面１ｂに放熱シート１３を介して放熱
フィン１２などの放熱部材を取り付けてもよい。
【００７２】これにより、テープ状パッケージ１０の冷
却効率をさらに高めることができ、その結果、磁気ディ
スクユニット１１の高性能化をさらに図ることができ
る。
却効率をさらに高めることができ、その結果、磁気ディ
スクユニット１１の高性能化をさらに図ることができ
る。
【００７３】また、前記実施の形態では、磁気ディスク
ユニット１１が、大形計算機の記憶装置に組み込まれる
場合について説明したが、テープ状パッケージ１０など
の放熱用バンプ４と放熱用ベタ層２ｅとを介して放熱す
る半導体装置が設けられた磁気ディスクユニット１１で
あれば、パーソナルコンピュータなどの民生機器に組み
込まれていてもよい。
ユニット１１が、大形計算機の記憶装置に組み込まれる
場合について説明したが、テープ状パッケージ１０など
の放熱用バンプ４と放熱用ベタ層２ｅとを介して放熱す
る半導体装置が設けられた磁気ディスクユニット１１で
あれば、パーソナルコンピュータなどの民生機器に組み
込まれていてもよい。
【００７４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７５】（１）．半導体チップから発生する熱をこ
れの裏面からではなく、主面と接合した放熱用突起状端
子を介して放つことにより、接着剤などを介さずに放熱
が行えるため、前記裏面から放熱する場合と比較して冷
却効率を向上できる。これにより、半導体チップがリー
ド／ライトチップである際には、磁気ヘッドのライト時
のアクセスを高速化できる。その結果、磁気ヘッドの転
送速度の向上および磁気ディスクユニットの高性能化を
図ることができる。
れの裏面からではなく、主面と接合した放熱用突起状端
子を介して放つことにより、接着剤などを介さずに放熱
が行えるため、前記裏面から放熱する場合と比較して冷
却効率を向上できる。これにより、半導体チップがリー
ド／ライトチップである際には、磁気ヘッドのライト時
のアクセスを高速化できる。その結果、磁気ヘッドの転
送速度の向上および磁気ディスクユニットの高性能化を
図ることができる。
【００７６】（２）．放熱用突起状端子と連結する放熱
用導体層を介して支持部材に放熱することにより、さら
に冷却効率を向上できるとともに、限られた実装高さに
おいても冷却効率を向上できる。
用導体層を介して支持部材に放熱することにより、さら
に冷却効率を向上できるとともに、限られた実装高さに
おいても冷却効率を向上できる。
【００７７】（３）．配線リードおよび放熱用導体層を
備えた薄膜絶縁部材として、低価格な１層配線構造のフ
レキシブルプリント配線基板を用いることができるとと
もに、半導体チップの裏面に放熱板を取り付けるのと比
較して組み立て工程が容易になり、かつ特別な放熱板を
用いずに冷却効率を向上できるため、部品点数を削減で
きる。その結果、実装コストを低減することができ、こ
れにより、放熱をより効率良く容易な構造で行うことが
できるとともに、低価格で、かつ高性能な磁気ディスク
ユニットを実現できる。
備えた薄膜絶縁部材として、低価格な１層配線構造のフ
レキシブルプリント配線基板を用いることができるとと
もに、半導体チップの裏面に放熱板を取り付けるのと比
較して組み立て工程が容易になり、かつ特別な放熱板を
用いずに冷却効率を向上できるため、部品点数を削減で
きる。その結果、実装コストを低減することができ、こ
れにより、放熱をより効率良く容易な構造で行うことが
できるとともに、低価格で、かつ高性能な磁気ディスク
ユニットを実現できる。
【００７８】（４）．半導体チップの裏面にも放熱フィ
ンを取り付けることにより、さらに冷却効率を高めるこ
とができ、これにより、磁気ディスクユニットの高性能
化をさらに図ることができる。
ンを取り付けることにより、さらに冷却効率を高めるこ
とができ、これにより、磁気ディスクユニットの高性能
化をさらに図ることができる。
【図１】（ａ),（ｂ）は本発明の実施の形態の半導体装
置の構造の一例を示す図であり、（ａ）は部分平面図、
（ｂ）は部分断面図である。
置の構造の一例を示す図であり、（ａ）は部分平面図、
（ｂ）は部分断面図である。
【図２】図１に示す半導体装置に用いられるテープ状フ
ィルム基板の構造を示す部分平面図である。
ィルム基板の構造を示す部分平面図である。
【図３】図１に示す半導体装置に用いられるリード／ラ
イトチップにおけるバンプ形成状態の一例を示す側面図
である。
イトチップにおけるバンプ形成状態の一例を示す側面図
である。
【図４】（ａ),（ｂ),（ｃ）は図１に示す半導体装置の
各製造工程に対応した半導体装置の構造の一例を示す部
分断面図であり、（ａ）はチップマウント工程、（ｂ）
はサスペンション取り付け工程、（ｃ）は樹脂封止工程
である。
各製造工程に対応した半導体装置の構造の一例を示す部
分断面図であり、（ａ）はチップマウント工程、（ｂ）
はサスペンション取り付け工程、（ｃ）は樹脂封止工程
である。
【図５】（ａ),（ｂ) は図１に示す半導体装置の実装状
態の一例を示す図であり、（ａ）は部分平面図、（ｂ）
は磁気ヘッドを底面側に向けた状態の部分側面図であ
る。
態の一例を示す図であり、（ａ）は部分平面図、（ｂ）
は磁気ヘッドを底面側に向けた状態の部分側面図であ
る。
【図６】本発明の実施の形態の半導体装置の製造方法の
一例を示す製造プロセスフロー図である。
一例を示す製造プロセスフロー図である。
【図７】本発明の他の実施の形態の半導体装置の構造を
示す部分断面図である。
示す部分断面図である。
１ リード／ライトチップ（半導体チップ） １ａ 主面 １ｂ 裏面（反対側の面） １ｃ 電極パッド（表面電極） １ｄ ダミー電極 ２ テープ状フィルム基板（薄膜絶縁部材） ２ａ ポリイミド膜 ２ｂ ソルダレジスト膜 ２ｃ 配線リード ２ｄ バンプランド ２ｅ 放熱用ベタ層（放熱用導体層） ２ｆ バンプ用孔部（端子搭載用孔部） ３ 主バンプ（主突起状端子） ４ 放熱用バンプ（放熱用突起状端子） ５ サスペンション（支持部材） ６ キャリッジ ７ 磁気ヘッド ８ コントロールＩＣ ９ 封止部 １０ テープ状パッケージ（半導体装置） １１ 磁気ディスクユニット １２ 放熱フィン １３ 放熱シート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 育生 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F036 AA01 BA04 BA24 BB01 BB16 BB18 BC05 BE09
Claims (8)
- 【請求項１】 半導体チップの主面に形成された表面電
極に電気的に接合する複数の主突起状端子と、 前記半導体チップの前記主面に接合する複数の放熱用突
起状端子と、 前記半導体チップをフリップチップ実装によって支持
し、前記半導体チップの前記表面電極に前記主突起状端
子を介して電気的に接続される複数の配線リードと、前
記放熱用突起状端子を介して前記半導体チップの前記主
面に接合される放熱用導体層とを備えた薄膜絶縁部材
と、 前記薄膜絶縁部材が配置され、熱伝導率の高い材料によ
って形成された支持部材とを有することを特徴とする半
導体装置。 - 【請求項２】 半導体チップの主面に形成された表面電
極に電気的に接合する複数の主突起状端子と、 前記半導体チップの前記主面に形成されたダミー電極に
接合する複数の放熱用突起状端子と、 前記半導体チップをフリップチップ実装によって支持
し、前記半導体チップの前記表面電極に前記主突起状端
子を介して電気的に接続される複数の配線リードと、前
記半導体チップの前記ダミー電極に前記放熱用突起状端
子を介して接合される放熱用導体層とを備えた薄膜絶縁
部材と、 前記薄膜絶縁部材を支持し、熱伝導率の高い材料によっ
て形成された支持部材と、 前記薄膜絶縁部材に設けられた複数の前記配線リードの
何れかと電気的に接続する磁気ヘッドとを有することを
特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の半導体装置であ
って、前記放熱用導体層に、前記放熱用突起状端子を配
置する複数の端子搭載用孔部が形成され、前記放熱用導
体層によって複数の前記放熱用突起状端子が連結されて
いることを特徴とする半導体装置。 - 【請求項４】 請求項１，２または３記載の半導体装置
であって、前記薄膜絶縁部材が、前記配線リードと前記
放熱用導体層とを備えたテープ状フィルム基板であるこ
とを特徴とする半導体装置。 - 【請求項５】 請求項１，２，３または４記載の半導体
装置であって、前記半導体チップの前記主面と反対側の
面に放熱フィンが取り付けられていることを特徴とする
半導体装置。 - 【請求項６】 熱伝導率の高い材料によって形成された
支持部材に複数の配線リードおよび放熱用導体層を備え
た薄膜絶縁部材を配置する工程と、 半導体チップの主面に形成された表面電極と前記配線リ
ードとを主突起状端子を介して電気的に接続し、前記半
導体チップの前記主面と前記放熱用導体層とを放熱用突
起状端子を介して接合して前記薄膜絶縁部材に前記半導
体チップをフリップチップ実装する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項７】 複数の配線リードおよび放熱用導体層を
備えた薄膜絶縁部材であるテープ状フィルム基板を準備
する工程と、 半導体チップの主面に形成された表面電極と前記配線リ
ードとを主突起状端子を介して電気的に接続し、前記半
導体チップの前記主面に形成されたダミー電極と前記放
熱用導体層とを放熱用突起状端子を介して接合して前記
テープ状フィルム基板に前記半導体チップをフリップチ
ップ実装する工程と、 熱伝導率の高い材料によって形成された支持部材に、こ
れと前記放熱用導体層とを接触させて前記フリップチッ
プ実装済みの前記テープ状フィルム基板を配置する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項６または７記載の半導体装置の製
造方法であって、前記薄膜絶縁部材に設けられた複数の
前記配線リードの何れかを磁気ヘッドと電気的に接続す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28748099A JP2001110951A (ja) | 1999-10-08 | 1999-10-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28748099A JP2001110951A (ja) | 1999-10-08 | 1999-10-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110951A true JP2001110951A (ja) | 2001-04-20 |
Family
ID=17717895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28748099A Pending JP2001110951A (ja) | 1999-10-08 | 1999-10-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001110951A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683369B2 (en) | 2001-07-19 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Semiconductor chip having a supporting member, tape substrate, semiconductor package having the semiconductor chip and the tape substrate |
| US7199467B2 (en) | 2003-02-21 | 2007-04-03 | Fujitsu Limited | Semiconductor device with improved heat dissipation, and a method of making semiconductor device |
| US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
| JP2011187605A (ja) * | 2010-03-08 | 2011-09-22 | Nec Corp | 実装構造 |
| JP2017147433A (ja) * | 2015-12-16 | 2017-08-24 | ローム株式会社 | 半導体装置 |
| JP2022020857A (ja) * | 2018-05-31 | 2022-02-01 | 日東電工株式会社 | 配線回路基板 |
-
1999
- 1999-10-08 JP JP28748099A patent/JP2001110951A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683369B2 (en) | 2001-07-19 | 2004-01-27 | Oki Electric Industry Co., Ltd. | Semiconductor chip having a supporting member, tape substrate, semiconductor package having the semiconductor chip and the tape substrate |
| US6841462B2 (en) | 2001-07-19 | 2005-01-11 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor chip having supporting member |
| US7199467B2 (en) | 2003-02-21 | 2007-04-03 | Fujitsu Limited | Semiconductor device with improved heat dissipation, and a method of making semiconductor device |
| US7381592B2 (en) | 2003-02-21 | 2008-06-03 | Fujitsu Limited | Method of making a semiconductor device with improved heat dissipation |
| US7830011B2 (en) | 2004-03-15 | 2010-11-09 | Yamaha Corporation | Semiconductor element and wafer level chip size package therefor |
| JP2011187605A (ja) * | 2010-03-08 | 2011-09-22 | Nec Corp | 実装構造 |
| JP2017147433A (ja) * | 2015-12-16 | 2017-08-24 | ローム株式会社 | 半導体装置 |
| JP2022020857A (ja) * | 2018-05-31 | 2022-02-01 | 日東電工株式会社 | 配線回路基板 |
| JP7411621B2 (ja) | 2018-05-31 | 2024-01-11 | 日東電工株式会社 | 配線回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7704798B2 (en) | Electronic assemblies with hot spot cooling and methods relating thereto | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| US6590292B1 (en) | Thermal and mechanical attachment of a heatspreader to a flip-chip integrated circuit structure using underfill | |
| US7786571B2 (en) | Heat-conductive package structure | |
| US6894375B2 (en) | Semiconductor device, semiconductor module and hard disk | |
| JP2005123503A (ja) | 半導体装置および半導体モジュール | |
| JP2002134555A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2004327951A (ja) | 半導体装置 | |
| TW200408087A (en) | Thermal enhance semiconductor package | |
| JP2002118213A (ja) | 半導体装置および半導体モジュール | |
| TW578282B (en) | Thermal- enhance MCM package | |
| JP2001110951A (ja) | 半導体装置およびその製造方法 | |
| JP2803603B2 (ja) | マルチチップパッケージ構造 | |
| JP2012169330A (ja) | 電子装置 | |
| JP2006324646A (ja) | モジュール基板 | |
| JP2002176135A (ja) | 積層型の半導体装置とその製造方法 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP2007036035A (ja) | 半導体装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JPH09115956A (ja) | 半導体装置 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JP2005064118A (ja) | 半導体装置およびその製造方法 | |
| JP2001035975A (ja) | Ｂｇａ型半導体装置パッケージ | |
| JPH11163229A (ja) | 半導体装置およびその製造方法 | |
| JPH04299849A (ja) | 半導体装置 |