JP2011187605A - 実装構造 - Google Patents
実装構造 Download PDFInfo
- Publication number
- JP2011187605A JP2011187605A JP2010050170A JP2010050170A JP2011187605A JP 2011187605 A JP2011187605 A JP 2011187605A JP 2010050170 A JP2010050170 A JP 2010050170A JP 2010050170 A JP2010050170 A JP 2010050170A JP 2011187605 A JP2011187605 A JP 2011187605A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- hole
- mounting structure
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
【課題】半導体素子チップに大きな電力を供給することが可能な実装構造を提供する。高い放熱効果が得られる実装構造を提供する。
【解決手段】実装構造１は、配線基板１０に半導体素子チップ２０が実装されたものであり、配線基板１０は、配線基板１０を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部３０を有し、孔部３０内に外部から半導体素子チップ２０の外部接続端子２１Ｂに給電するための給電端子３１が挿入され、給電端子３１が絶縁材３２により孔部３０内に固定されたものである。半導体素子チップが放熱端子を有する場合、配線基板は、スルーホールより大きい少なくとも１つの孔部を有し、孔部内に半導体素子チップの放熱端子から外部への放熱を行う外部放熱端子が挿入され、外部放熱端子が絶縁材により孔部内に固定された構造とすれば、高い放熱効果が得られる実装構造を提供できる。
【選択図】図１
【解決手段】実装構造１は、配線基板１０に半導体素子チップ２０が実装されたものであり、配線基板１０は、配線基板１０を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部３０を有し、孔部３０内に外部から半導体素子チップ２０の外部接続端子２１Ｂに給電するための給電端子３１が挿入され、給電端子３１が絶縁材３２により孔部３０内に固定されたものである。半導体素子チップが放熱端子を有する場合、配線基板は、スルーホールより大きい少なくとも１つの孔部を有し、孔部内に半導体素子チップの放熱端子から外部への放熱を行う外部放熱端子が挿入され、外部放熱端子が絶縁材により孔部内に固定された構造とすれば、高い放熱効果が得られる実装構造を提供できる。
【選択図】図１
Description
本発明は、少なくとも１つのグランド配線層と少なくとも１つの信号配線層とを含む複数の配線層を備えた配線基板の一方の基板面に少なくとも１つの半導体素子チップが実装された実装構造に関するものである。
図５は、多層プリント配線基板にＬＳＩチップ等の半導体素子チップを実装した実装構造の従来例を示す断面図である。図示する実装構造１０１は、配線基板１１０の一方の基板面（図示上面）にＬＳＩチップ等の半導体素子チップが収容された半導体パッケージ１２０が実装されたものである。この図では、半導体パッケージ１２０はＢＧＡ（Ball grid array）パッケージであり、図中、符号１２１は外部接続端子（この例ではＢＧＡ端子）、符号１２２はアンダーフィル樹脂を示している。
配線基板１１０内には、複数の配線層が絶縁層（符号略）を介して積層されている。配線基板１１０内には、複数の配線層として、少なくとも１つのグランド配線層１１１と少なくとも１つの信号配線層１１２と少なくとも１つの電源配線層１１３とが形成されている。
配線基板１１０内には、複数の配線層が絶縁層（符号略）を介して積層されている。配線基板１１０内には、複数の配線層として、少なくとも１つのグランド配線層１１１と少なくとも１つの信号配線層１１２と少なくとも１つの電源配線層１１３とが形成されている。
半導体プロセス技術の発達により、ＬＳＩチップの微細化・多機能化に伴って、半導体パッケージでは信号端子数の増数化や寸法の大型化が発生している。そのため、配線基板では、多数の配線を引き回すために配線間隔の狭小化や配線層数の多層化が必要となっている。
ＬＳＩの駆動電圧は低電圧化してきているが、システムＬＳＩ化により１チップあたりの消費電力は増加しており、各種配線にかかる抵抗による電力損失が大きくなってきている。大電力を要するＬＳＩチップを実装する場合、配線基板にはグランド配線層及び電源配線層の厚膜化・太線化・短線化などにより、配線抵抗を下げる設計が必要となってきている。
配線設計にはノイズ特性や反射などの電気伝送特性や電力損失などを考慮する必要もある。
以上の理由から、配線基板の設計は益々複雑なものとなってきている。
ＬＳＩの駆動電圧は低電圧化してきているが、システムＬＳＩ化により１チップあたりの消費電力は増加しており、各種配線にかかる抵抗による電力損失が大きくなってきている。大電力を要するＬＳＩチップを実装する場合、配線基板にはグランド配線層及び電源配線層の厚膜化・太線化・短線化などにより、配線抵抗を下げる設計が必要となってきている。
配線設計にはノイズ特性や反射などの電気伝送特性や電力損失などを考慮する必要もある。
以上の理由から、配線基板の設計は益々複雑なものとなってきている。
また、消費電力の多いシステムＬＳＩを実装した場合、電力損失が熱へと変換され、ＬＳＩチップ及び配線基板からの発熱量も多くなる。発熱によりＬＳＩ温度が高くなりすぎると、動作に支障が出る恐れがある。
特許文献１の図１には、配線基板（１０）内に、導体金属棒（５２）と導体金属筒（５３）と絶縁材（５４）とからなる給電構造体（５１）を設けることが提案されている。この給電構造体（５１）はＩＣチップ（２１）から離れた位置に設けられている。段落００３５には、給電構造体（５１）の径はスルーホールよりも小さいことが記載されている。
特許文献２の第１図には、配線基板が信号配線基板（２００）と電源供給基板（３００）の２つの基板に分けられた構造が記載されている。この構造では、ＩＣチップ（１）と信号配線基板（２００）と電源供給基板（３００）との接続はスルーホール（５）でなされている。同文献の第３図には、電源供給基板（３００）に外部から給電する構造（８）が記載されている。
特許文献３の図１及び図２には、配線基板（７）に給電用の大きな孔部（１０）を開ける一方、ＩＣチップ（１）に電源電極（５）を取り付け、孔部（１０）内にＩＣチップ（１）の電源電極（５）を挿入した構造が記載されている。
特許文献４の図１には、ＬＳＩチップに電源給電パターン（１２）を有する配線基板（１１）を接続した構造が記載されている。
特許文献４の図１には、ＬＳＩチップに電源給電パターン（１２）を有する配線基板（１１）を接続した構造が記載されている。
特許文献１及び２では、配線基板内に、半導体素子チップの給電用にスルーホール又はそれより小さい径の孔部を設けている。かかる構成では、半導体素子チップへの給電量には限界がある。そのため、半導体素子チップに大きな電力を供給しようとすると、多数の給電用の孔部を開孔するなどの対応が必要である。多数の給電用の孔部を開孔しても、供給できる電力量には限界がある。
特許文献３では、配線基板に給電用の大きな孔部を開ける一方、半導体素子チップに電源電極を取り付け、孔部内に半導体素子チップに電源電極を挿入しているので、電源電極を介して半導体素子チップに特許文献１及び２よりも大きな電力を供給できる。しかしながら、特許文献３では、半導体素子チップ側に電源電極を取り付けており、半導体素子チップ側の改造が必要である。そのため、実装する半導体素子チップが変われば、半導体素子チップの改造がその都度行う必要があり、種々のタイプの半導体素子チップに対応ができず、高コスト化に繋がる。
特許文献４では、半導体素子チップに２つの配線基板を接続しているので、部品点数が多く、小面積化に対応できない。
特許文献４では、半導体素子チップに２つの配線基板を接続しているので、部品点数が多く、小面積化に対応できない。
本発明は上記事情に鑑みてなされたものであり、半導体素子チップの改造を要することなく、半導体素子チップに大きな電力を供給することが可能な実装構造を提供することを目的とするものである。
本発明はまた、半導体素子チップの改造を要することなく、高い放熱効果が得られる実装構造を提供することを目的とするものである。
本発明はまた、半導体素子チップの改造を要することなく、高い放熱効果が得られる実装構造を提供することを目的とするものである。
本発明の第１の実装構造は、少なくとも１つのグランド配線層と少なくとも１つの信号配線層とを含む複数の配線層を備えた配線基板の一方の基板面に少なくとも１つの半導体素子チップが実装された実装構造であって、
前記配線基板は、当該配線基板を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部を有し、当該孔部内に外部から前記半導体素子チップの外部接続端子に給電するための給電端子が挿入され、当該給電端子が絶縁材により前記孔部内に固定されたものである。
前記配線基板は、当該配線基板を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部を有し、当該孔部内に外部から前記半導体素子チップの外部接続端子に給電するための給電端子が挿入され、当該給電端子が絶縁材により前記孔部内に固定されたものである。
本発明の第２の実装構造は、少なくとも１つのグランド配線層と少なくとも１つの信号配線層とを含む複数の配線層を備えた配線基板の一方の基板面に少なくとも１つの半導体素子チップが実装された実装構造であって、
前記半導体素子チップは放熱端子を有するものであり、
前記配線基板は、当該配線基板を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部を有し、当該孔部内に前記半導体素子チップの放熱端子から外部への放熱を行う外部放熱端子が挿入され、当該外部放熱端子が絶縁材により前記孔部内に固定されたものである。
前記半導体素子チップは放熱端子を有するものであり、
前記配線基板は、当該配線基板を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部を有し、当該孔部内に前記半導体素子チップの放熱端子から外部への放熱を行う外部放熱端子が挿入され、当該外部放熱端子が絶縁材により前記孔部内に固定されたものである。
本発明の第１の実装構造によれば、半導体素子チップの改造を要することなく、半導体素子チップに大きな電力を供給することが可能な実装構造を提供することができる。
本発明の第２の実装構造によれば、半導体素子チップの改造を要することなく、高い放熱効果が得られる実装構造を提供することができる。
本発明の第２の実装構造によれば、半導体素子チップの改造を要することなく、高い放熱効果が得られる実装構造を提供することができる。
「第１実施形態」
図面を参照して、本発明に係る第１実施形態の実装構造について説明する。図１は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。
図面を参照して、本発明に係る第１実施形態の実装構造について説明する。図１は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。
本実施形態の実装構造１は、配線基板１０にＬＳＩチップ等の半導体素子チップが収容された半導体パッケージ２０が実装されたものである。本実施形態において、半導体パッケージ２０はＢＧＡ（Ball grid array）パッケージである。
配線基板１０内には、複数の配線層が絶縁層（符号略）を介して積層されている。配線基板１０内には、複数の配線層として、少なくとも１つのグランド配線層１１と少なくとも１つの信号配線層１２とが形成されている。本実施形態では、配線基板１０は内部に配線層として電源配線層を有していない。
配線基板１０の一方の基板面（図示上面）に、半導体パッケージ２０が実装されている。半導体パッケージ２０はその底面に複数の外部接続端子２１を有し、これら外部接続端子２１が配線基板１０に半田等の導電材を介して接合されている。配線基板１０と半導体パッケージ２０との間隙には、接合強化や異物流入防止等のために、アンダーフィル樹脂２２が充填されている。アンダーフィル樹脂２２は必須なものではない。
配線基板１０の一方の基板面（図示上面）に、半導体パッケージ２０が実装されている。半導体パッケージ２０はその底面に複数の外部接続端子２１を有し、これら外部接続端子２１が配線基板１０に半田等の導電材を介して接合されている。配線基板１０と半導体パッケージ２０との間隙には、接合強化や異物流入防止等のために、アンダーフィル樹脂２２が充填されている。アンダーフィル樹脂２２は必須なものではない。
配線基板１０は、半導体パッケージ２０の直下に配線基板１０を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部３０を有している。この孔部３０内に外部から半導体パッケージ２０の外部接続端子２１に給電するための給電端子３１が挿入され、給電端子３１が絶縁材３２により孔部３０内に固定されている。図示する例では、孔部３０は１個であるが、複数設けても構わない。
絶縁材３２としては樹脂材が好ましい。絶縁材３２としては任意の樹脂を使用できるが、アンダーフィル樹脂２２と同じ樹脂を用いれば、使用する材料が少なくて済み、簡便である。
絶縁材３２としては樹脂材が好ましい。絶縁材３２としては任意の樹脂を使用できるが、アンダーフィル樹脂２２と同じ樹脂を用いれば、使用する材料が少なくて済み、簡便である。
本実施形態において、給電端子３１は断面視コ字状とされ、その一部（図示下端部）が配線基板１０の外側に引き出されている。この引出し部分に、外部から給電端子３１に給電するための導電材（導電性配線、導電性金属板、及び導電性シート等）からなる給電部材３３が取り付けられている。給電端子３１及び給電部材３３の形状やサイズは適宜設計できる。
本実施形態において、金属製のネジ（固定部材）３４により給電端子３１と給電部材３３とが互いに機械的に固定されている。給電端子３１と給電部材３３との固定態様については適宜設計できる。
給電端子３１、給電部材３３、及びネジ３４の材質としては特に制限されず、大電流を流した場合の損失の少ない低抵抗材料が好ましい。これらの材質としては、低抵抗で加工が容易で安価なＣｕあるいはＣｕ合金等の低抵抗材料が好ましい。
本明細書において、「低抵抗材料からなる部材」とは、材料自身の電気抵抗率が小さく、電気伝導率が大きいものを言う。さらに複数の部材を接続する部分で発生する接触抵抗が低く、総じて電気が流れやすいものを言う。
本実施形態において、金属製のネジ（固定部材）３４により給電端子３１と給電部材３３とが互いに機械的に固定されている。給電端子３１と給電部材３３との固定態様については適宜設計できる。
給電端子３１、給電部材３３、及びネジ３４の材質としては特に制限されず、大電流を流した場合の損失の少ない低抵抗材料が好ましい。これらの材質としては、低抵抗で加工が容易で安価なＣｕあるいはＣｕ合金等の低抵抗材料が好ましい。
本明細書において、「低抵抗材料からなる部材」とは、材料自身の電気抵抗率が小さく、電気伝導率が大きいものを言う。さらに複数の部材を接続する部分で発生する接触抵抗が低く、総じて電気が流れやすいものを言う。
本実施形態において、半導体パッケージ２０の複数の外部接続端子２１は、グランド配線層１１に接続される複数のグランド端子と、信号配線層１２に接続される複数の信号端子と、給電端子３１に接続される複数の電源端子とに分けられている。図中、複数のグランド端子／信号端子の群に符号２１Ａを付し、複数の電源端子の群に符号２１Ｂを付してある。本実施形態において、複数の電源端子２１Ｂは半導体パッケージ２０の底面中央部にかためて配置されており、その周りに複数のグランド端子／信号端子２１Ａが配置されている。
配線基板１０に開孔された孔部３０は半導体パッケージ２０の複数の電源端子２１Ｂの群の直下に開孔されており、複数の電源端子２１Ｂの群と給電端子３１とが半田等の導電材を介して接続されている。
本実施形態において、複数の外部接続端子２１（複数のグランド端子／信号端子２１Ａと複数の電源端子２１Ｂ）は、互いに半田等による接合が可能な離間距離を保ち、かつ異なる種類の端子同士が接合時に接触しないよう、位置が設計されている。ただし、複数の電源端子２１Ｂについては、端子同士が互いに結合されても構わない。
本実施形態において、複数の外部接続端子２１（複数のグランド端子／信号端子２１Ａと複数の電源端子２１Ｂ）は、互いに半田等による接合が可能な離間距離を保ち、かつ異なる種類の端子同士が接合時に接触しないよう、位置が設計されている。ただし、複数の電源端子２１Ｂについては、端子同士が互いに結合されても構わない。
本実施形態において、孔部３０はスルーホールより大きい径で開孔されており、複数の電源端子２１Ｂの群の径（電源端子エリア径）とほぼ同じ径で開孔されている。
例えば、ＢＧＡ構造のＬＳＩパッケージでは、外部接続端子のピンピッチは通常０．８〜１．０ｍｍ、最も小さいもので０．５ｍｍピッチである。０．５ｍｍピッチで４ピンの電源端子２１Ｂが四角状に配置されたものでは、電源端子２１Ｂの群の面積は０．５ｍｍ×０．５ｍｍ＝０．２５ｍｍ２となる。この場合、孔部３０の径は０．５ｍｍ程度、面積は０．２５ｍｍ２程度となる。これは最も小さく見積もったときの値である。実際には、これよりピン数は多くなるので、孔部３０の径は０．５ｍｍ以上となる。
例えば、ＢＧＡ構造のＬＳＩパッケージでは、外部接続端子のピンピッチは通常０．８〜１．０ｍｍ、最も小さいもので０．５ｍｍピッチである。０．５ｍｍピッチで４ピンの電源端子２１Ｂが四角状に配置されたものでは、電源端子２１Ｂの群の面積は０．５ｍｍ×０．５ｍｍ＝０．２５ｍｍ２となる。この場合、孔部３０の径は０．５ｍｍ程度、面積は０．２５ｍｍ２程度となる。これは最も小さく見積もったときの値である。実際には、これよりピン数は多くなるので、孔部３０の径は０．５ｍｍ以上となる。
上記のような大きな径の孔部３０内に給電端子３１を挿入し、複数の電源端子２１Ｂの群と給電端子３１とを半田等により接続するだけでは、これらの接合強度が不充分となる恐れがある。そのため、本実施形態では、樹脂材等の絶縁材３２で給電端子３１を孔部３０に固定し、給電端子３１及び給電部材３３の取付け強度を確保している。
孔部３０の径は、複数の電源端子２１Ｂの群の径（電源端子エリア径）より大きくしても構わない。ただし、複数の電源端子２１Ｂへの電力供給と、配線基板１０内の配線密度とを考慮すれば、孔部３０の径は複数の電源端子２１Ｂの群の径（電源端子エリア径）とほぼ同じとすることが好ましい。
本実施形態の実装構造１においては、
配線基板１０に厚み方向に貫通して開孔されたスルーホールより大きい孔部３０が設けられ、孔部３０内に外部から半導体パッケージ２０の複数の電源端子２１Ｂに給電するための給電端子３１が挿入されているので、電力損失の大きい半導体パッケージ２０の複数の電源端子２１Ｂに対して、給電端子３１から配線層を介さずに直接大きな電力を供給することができる。
配線基板１０に厚み方向に貫通して開孔されたスルーホールより大きい孔部３０が設けられ、孔部３０内に外部から半導体パッケージ２０の複数の電源端子２１Ｂに給電するための給電端子３１が挿入されているので、電力損失の大きい半導体パッケージ２０の複数の電源端子２１Ｂに対して、給電端子３１から配線層を介さずに直接大きな電力を供給することができる。
本実施形態では、給電端子３１を絶縁材３２により孔部３０に固定しているので、孔部３０の径を大きくしても、給電端子３１を安定的に保持できる。したがって、孔部３０の径をスルーホールより大きく確保することができ、半導体パッケージ２０に大きな電力を供給できる。上記したように、少なく見積もっても０．５ｍｍ径以上（０．５ｍｍ×０．５ｍｍ角以上）の孔部３０を開孔することができ、半導体パッケージ２０に大きな電力を供給できる。
本実施形態では、半導体パッケージ２０の底面中央部に、大電流が流れ電力損失が大きい複数の電源端子２１Ｂをかためて配置し、その周りにグランド端子／信号端子２１Ａを配置している。かかる構成は配線の引回しに都合がよく、配線基板１０内の配線構造を簡素化し、配線層の少層化を図ることができる。
本実施形態では、配線基板１０内にグランド配線層１１／信号配線層１２を狭ピッチで配線することができるので、半導体素子チップの微細化・多機能化に対応できる。一方、給電端子３１から半導体パッケージ２０に対して外部から直接電力を供給できるので、配線基板１０内に電源配線層を設ける必要がなく、配線基板１０内の配線層数を少なくできるので、電力損失を低減でき、基板設計（配線層数、配線長、配線ピッチ等）も容易となる。
本実施形態では、配線基板１０内の電源配線層は必須ではないが、配線基板１０内に電源配線層を設け、給電端子３１と電源配線層とを併用しても構わない。この場合でも、電源配線層数は従来よりも少なくでき、電力損失の低減及び基板設計の容易化の効果は得られる。
本実施形態では、配線基板１０内に電源配線層を設ける必要がなく、配線基板１０内の配線層数を少なくできることで、配線基板１０内の電力損失を少なくできるので、電力損失による発熱が抑えられ、配線基板１０や半導体パッケージ２０を発熱から守ることができる。
本実施形態では、給電端子３１に接続する給電部材３３の設計自由度が高く、給電部材３３の形状や材質を自由に設計できる。そのため、給電部材３３から給電端子３１に低損失で大きな電力を供給できる。
本実施形態では、給電端子３１及び給電部材３３として低抵抗材料を使用できるので、配線基板１０内に電源配線層を設ける必要がないこと、及び配線基板１０内の配線層数を低減できることと合わせて、全体的な電力損失を大幅に少なくできる。
本実施形態では、給電端子３１及び給電部材３３として低抵抗材料を使用できるので、配線基板１０内に電源配線層を設ける必要がないこと、及び配線基板１０内の配線層数を低減できることと合わせて、全体的な電力損失を大幅に少なくできる。
以上説明したように、本実施形態によれば、半導体素子チップ２０の改造を要することなく、半導体素子チップ２０に大きな電力を供給することが可能な実装構造１を提供することができる。
「第２実施形態」
図面を参照して、本発明に係る第２実施形態の半導体素子チップの実装構造について説明する。図２は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。第１実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
図面を参照して、本発明に係る第２実施形態の半導体素子チップの実装構造について説明する。図２は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。第１実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
本実施形態の実装構造２は、配線基板１０にＬＳＩチップ等の半導体素子チップ４１が収容された半導体パッケージ４０が実装されたものである。本実施形態において、半導体パッケージ４０はＳＯＰ（Small Outline Package）あるいはＱＦＰ（Quad Flat Package）等のエクスポーズドパッケージである。
本実施形態においても、配線基板１０は、半導体パッケージ４０の直下に配線基板１０を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部３０を有している。この孔部３０内に外部から半導体パッケージ４０の外部接続端子４１に給電するための給電端子３１が挿入され、給電端子３１が絶縁材３２により孔部３０内に固定されている。図示する例では、孔部３０は１個であるが、複数設けても構わない。
本実施形態においても、給電端子３１に、外部から給電端子３１に給電するための給電部材３３が取り付けられている。本実施形態においても、金属製のネジ（固定部材）３４により給電端子３１と給電部材３３とが互いに機械的に固定されている。
本実施形態においても、給電端子３１に、外部から給電端子３１に給電するための給電部材３３が取り付けられている。本実施形態においても、金属製のネジ（固定部材）３４により給電端子３１と給電部材３３とが互いに機械的に固定されている。
エクスポーズドパッケージには、パッケージ底面にグランド接続強化や放熱等のために専用端子が設けられていることがある。本実施形態では、この専用端子が電源端子として使用されている。
半導体パッケージ４０には複数の外部接続端子４２が設けられており、半導体パッケージ４０の側方から延びた複数の外部接続端子４２Ａがグランド配線層１１に接続される複数のグランド端子と信号配線層１２に接続される複数の信号端子とされ、半導体パッケージ４０の底面に取り付けられた上記専用端子からなる外部接続端子４２Ｂが給電端子３１に接続される複数の電源端子とされている。本実施形態において、複数の電源端子４２Ｂは、半導体パッケージ４０の底面中央部にかためて配置されている。
本実施形態においても、配線基板１０に開孔された孔部３０は半導体パッケージ４０の複数の電源端子４２Ｂの群の直下に開孔されており、複数の電源端子４２Ｂの群と給電端子３１とが半田等により接続されている。
半導体パッケージ４０には複数の外部接続端子４２が設けられており、半導体パッケージ４０の側方から延びた複数の外部接続端子４２Ａがグランド配線層１１に接続される複数のグランド端子と信号配線層１２に接続される複数の信号端子とされ、半導体パッケージ４０の底面に取り付けられた上記専用端子からなる外部接続端子４２Ｂが給電端子３１に接続される複数の電源端子とされている。本実施形態において、複数の電源端子４２Ｂは、半導体パッケージ４０の底面中央部にかためて配置されている。
本実施形態においても、配線基板１０に開孔された孔部３０は半導体パッケージ４０の複数の電源端子４２Ｂの群の直下に開孔されており、複数の電源端子４２Ｂの群と給電端子３１とが半田等により接続されている。
本実施形態においても、孔部３０はスルーホールより大きいものであり、複数の電源端子４２Ｂの郡の径とほぼ同じ径で開孔されている。ＳＯＰやＱＦＰのエクスポーズドパッケージの場合は、パッケージ底面に専用端子を有している。そのため、パッケージサイズ（樹脂部分の大きさ）よりは小さくなるがピンピッチに依存しないため、開孔の大きさはピンピッチからパッケージサイズ（樹脂部分と同等程度）までが可能となる。ＳＯＰやＱＦＰのピンピッチは０．５ｍｍ程度が最小であるので、第１実施形態と同様、孔部３０の径は０．５ｍｍ以上となる。
本実施形態においても、樹脂材等の絶縁材３２で給電端子３１を孔部３０に固定し、給電端子３１及び給電部材３３の取付け強度を確保している。
本実施形態においても、第１実施形態と同様の効果が得られる。
本実施形態においても、樹脂材等の絶縁材３２で給電端子３１を孔部３０に固定し、給電端子３１及び給電部材３３の取付け強度を確保している。
本実施形態においても、第１実施形態と同様の効果が得られる。
「第３実施形態」
図面を参照して、本発明に係る第３実施形態の半導体素子チップの実装構造について説明する。図３は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。第２実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
図面を参照して、本発明に係る第３実施形態の半導体素子チップの実装構造について説明する。図３は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。第２実施形態と同じ構成要素については同じ参照符号を付して説明を省略する。
本実施形態の実装構造３は、配線基板１０にＬＳＩチップ等の半導体素子チップ５１が収容された半導体パッケージ５０が実装されたものである。本実施形態においては、半導体パッケージ５０はＳＯＰあるいはＱＦＰ等である。本実施形態の半導体パッケージ５０の底面には、第２実施形態にある専用端子がない。
半導体パッケージ５０には複数の外部接続端子５２が設けられており、半導体パッケージ５０の側方から延びた一部の複数の外部接続端子５２Ａがグランド配線層１１に接続される複数のグランド端子と信号配線層１２に接続される複数の信号端子とされ、半導体パッケージ５０の側方から延びた他の複数の外部接続端子５２Ｂが給電端子３１に接続される複数の電源端子とされている。
本実施形態において、配線基板１０は、複数の外部接続端子５２Ｂの直下に配線基板１０を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部３０を有している。この孔部３０内に外部から半導体素子チップ５０の複数の外部接続端子５２Ｂに給電するための給電端子３１が挿入され、給電端子３１が絶縁材３２により孔部３０内に固定されている。図示する例では、孔部３０は１個であるが、複数設けても構わない。
本実施形態においても、孔部３０はスルーホールより大きいものであり、複数の外部接続端子５２Ｂの郡の径とほぼ同じ径で開孔されている。ＳＯＰやＱＦＰの場合、ピンピッチは０．５ｍｍ程度が最小であるので、第１実施形態と同様、孔部３０の径は０．５ｍｍ以上となる。
本実施形態においても、孔部３０はスルーホールより大きいものであり、複数の外部接続端子５２Ｂの郡の径とほぼ同じ径で開孔されている。ＳＯＰやＱＦＰの場合、ピンピッチは０．５ｍｍ程度が最小であるので、第１実施形態と同様、孔部３０の径は０．５ｍｍ以上となる。
本実施形態においても、給電端子３１に、外部から給電端子３１に給電するための給電部材３３が取り付けられている。本実施形態において、金属製のネジ（固定部材）３４により給電端子３１と給電部材３３とが互いに機械的に固定されている。
給電端子３１と外部接続端子５２Ｂとは半田等の導電材５３を介して接合されている。
本実施形態においても、第１実施形態と同様の効果が得られる。
給電端子３１と外部接続端子５２Ｂとは半田等の導電材５３を介して接合されている。
本実施形態においても、第１実施形態と同様の効果が得られる。
「第４実施形態」
図面を参照して、本発明に係る第４実施形態の半導体素子チップの実装構造について説明する。図４は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。
図面を参照して、本発明に係る第４実施形態の半導体素子チップの実装構造について説明する。図４は、本実施形態の実装構造の断面図である。視認しやすくするため、各構成要素の縮尺は実際のものとは適宜異ならせてある。
本実施形態の実装構造４は、配線基板６０にＬＳＩチップ等の半導体素子チップが収容された半導体パッケージ７０が実装されたものである。半導体パッケージ７０はＢＧＡ（Ball grid array）パッケージである。
配線基板６０内には、複数の配線層が絶縁層（符号略）を介して積層されている。配線基板６０には、複数の配線層として、少なくとも１つのグランド配線層６１と少なくとも１つの信号配線層６２とが形成されている。
配線基板６０の一方の基板面（図示上面）に、半導体パッケージ７０が実装されている。半導体パッケージ７０はその底面に複数の外部接続端子７１を有し、これら外部接続端子７１が配線基板６０に半田等の導電材を介して接合されている。配線基板６０と半導体パッケージ７０との間隙には、接合強化や異物流入防止等のために、アンダーフィル樹脂２２が充填されている。アンダーフィル樹脂２２は必須なものではない。
配線基板６０の一方の基板面（図示上面）に、半導体パッケージ７０が実装されている。半導体パッケージ７０はその底面に複数の外部接続端子７１を有し、これら外部接続端子７１が配線基板６０に半田等の導電材を介して接合されている。配線基板６０と半導体パッケージ７０との間隙には、接合強化や異物流入防止等のために、アンダーフィル樹脂２２が充填されている。アンダーフィル樹脂２２は必須なものではない。
本実施形態において、半導体パッケージ７０の複数の外部接続端子７１は、グランド配線層６１に接続される複数のグランド端子と、信号配線層６２に接続される複数の信号端子と、複数の電源端子とに分けられている。本実施形態において、電源端子は放熱端子を兼ねている。
図中、複数のグランド端子／信号端子の群に符号７１Ａを付し、複数の放熱端子（電源端子）の群に符号７１Ｂを付してある。本実施形態において、複数の放熱端子（電源端子）７１Ｂは半導体パッケージ７０の底面中央部にかためて配置されており、その周りに複数のグランド端子／信号端子７１Ａが配置されている。
図中、複数のグランド端子／信号端子の群に符号７１Ａを付し、複数の放熱端子（電源端子）の群に符号７１Ｂを付してある。本実施形態において、複数の放熱端子（電源端子）７１Ｂは半導体パッケージ７０の底面中央部にかためて配置されており、その周りに複数のグランド端子／信号端子７１Ａが配置されている。
本実施形態において、配線基板６０は、半導体パッケージ７０の直下に配線基板６０を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部８０を有している。この孔部８０内に半導体パッケージ７０の放熱端子（電源端子）７１Ｂから外部に放熱するための外部放熱端子８１が挿入され、外部放熱端子８１が絶縁材８２により孔部８０内に固定されている。孔部８０は１個であるが、複数設けても構わない。本実施形態において、外部放熱端子８１は放熱端子（電源端子）７１Ｂに給電する給電端子を兼ねている。
絶縁材８２としては樹脂材が好ましい。絶縁材８２としては任意の樹脂を使用できるが、アンダーフィル樹脂２２と同じ樹脂を用いれば、使用する材料が少なくて済み、簡便である。
絶縁材８２としては樹脂材が好ましい。絶縁材８２としては任意の樹脂を使用できるが、アンダーフィル樹脂２２と同じ樹脂を用いれば、使用する材料が少なくて済み、簡便である。
本実施形態において、外部放熱端子（給電端子）８１に、導電材（導電性配線、導電性金属板、及び導電性シート等）からなる第１の放熱部材８３が取り付けられている。本実施形態において、金属製のネジ（固定部材）８４により外部放熱端子８１と第１の放熱部材８３とが互いに機械的に固定されている。本実施形態において、第１の放熱部材８３は外部放熱端子（給電端子）８１に給電する給電部材を兼ねている。
外部放熱端子（給電端子）８１、第１の放熱部材（給電部材）８３、及びネジ８４の材質としては特に制限されず、大電流を流した場合の損失の少なく、熱伝導率が高く放熱効果の高い低抵抗材料が好ましい。これらの材質としては、低抵抗で熱伝導率が高く加工が容易で安価なＣｕあるいはＣｕ合金等の低抵抗材料が好ましい。
外部放熱端子（給電端子）８１、第１の放熱部材（給電部材）８３、及びネジ８４の材質としては特に制限されず、大電流を流した場合の損失の少なく、熱伝導率が高く放熱効果の高い低抵抗材料が好ましい。これらの材質としては、低抵抗で熱伝導率が高く加工が容易で安価なＣｕあるいはＣｕ合金等の低抵抗材料が好ましい。
配線基板６０に開孔された孔部８０は半導体パッケージ７０の複数の放熱端子（電源端子）７１Ｂの群の直下に開孔されており、複数の放熱端子（電源端子）７１Ｂの群と外部放熱端子（給電端子）８１とが半田等により接続されている。孔部８０はスルーホールより大きいものであり、複数の放熱端子（電源端子）７１Ｂの群の径（放熱端子エリア径（電源端子エリア径））とほぼ同じ径で開孔されている。
例えば、ＢＧＡ構造のＬＳＩパッケージでは、端子のピンピッチは通常０．８〜１．０ｍｍ、最も小さいもので０．５ｍｍピッチである。０．５ｍｍピッチで４ピンの放熱端子（電源端子）７１Ｂが四角状に配置されたものでは、放熱端子（電源端子）７１Ｂの群の面積は０．５ｍｍ×０．５ｍｍ＝０．２５ｍｍ２となる。この場合、孔部８０の径は０．５ｍｍ程度、面積は０．２５ｍｍ２程度となる。これは最も小さく見積もったときの値である。実際には、これよりピン数は多くなるので、孔部８０の径は０．５ｍｍ以上となる。
例えば、ＢＧＡ構造のＬＳＩパッケージでは、端子のピンピッチは通常０．８〜１．０ｍｍ、最も小さいもので０．５ｍｍピッチである。０．５ｍｍピッチで４ピンの放熱端子（電源端子）７１Ｂが四角状に配置されたものでは、放熱端子（電源端子）７１Ｂの群の面積は０．５ｍｍ×０．５ｍｍ＝０．２５ｍｍ２となる。この場合、孔部８０の径は０．５ｍｍ程度、面積は０．２５ｍｍ２程度となる。これは最も小さく見積もったときの値である。実際には、これよりピン数は多くなるので、孔部８０の径は０．５ｍｍ以上となる。
上記のような大きな径の孔部８０内に外部放熱端子（給電端子）８１を挿入し、複数の放熱端子（電源端子）７１Ｂの群と外部放熱端子（給電端子）８１とを半田等により接続するだけでは、これらの接合強度が不充分となる恐れがある。そのため、本実施形態では、樹脂材等の絶縁材８２で外部放熱端子（給電端子）８１を孔部８０に固定し、外部放熱端子（給電端子）８１及び第１の放熱部材（給電部材）８３の取付け強度を確保している。
孔部８０の径は、複数の放熱端子（電源端子）７１Ｂの群の径（放熱端子エリア径（電源端子エリア径））より大きくしても構わない。ただし、複数の放熱端子（電源端子）７１Ｂへの給電と、複数の放熱端子（電源端子）７１Ｂからの放熱と、配線基板６０内の配線密度とを考慮すれば、孔部８０の径は複数の放熱端子（電源端子）７１Ｂの群の径（放熱端子エリア径（電源端子エリア径））とほぼ同じとすることが好ましい。
本実施形態では、第１の放熱部材８３の底面に放熱板等の第２の放熱部材９０が取り付けられている。第２の放熱部材９０はネジ８４によって第１の放熱部材８３に固定されている。第２の放熱部材９０の固定態様については適宜設計できる。
放熱端子を有する半導体パッケージを実装する場合、従来であれば放熱端子に配線基板を接続するので、放熱端子から配線基板に熱が伝わる。本実施形態では、配線基板６０を介さずに外部放熱端子８１から外部に直接放熱できるので、配線基板６０に熱が伝わらず配線基板６０の温度上昇が抑えられ、かつ、高い放熱効果が得られる。
本実施形態では、外部放熱端子８１に第１の放熱部材８３と第２の放熱部材９０とを接続しているので、外部放熱端子８１からの放熱が促進され、好ましい。本実施形態では、第１の放熱部材８３によって配線基板６０から離れた箇所に熱を逃がすことができ、放熱板等からなる第２の放熱部材９０によって、空気中に効果的に熱を逃がすことができ、これら複数の放熱部材によって高い放熱効果が得られる。外部放熱端子８１に取り付ける放熱部材の種類及び数については適宜設計できる。
本実施形態では、放熱端子７１Ｂが電源端子であり、外部放熱端子８１が給電端子であり、第１の放熱部材８３が給電部材である場合について説明した。かかる構成は第１実施形態と同様であるので、第１実施形態と同様の効果も得られる。
本実施形態では、配線基板６０内の電源配線層は必須ではないが、配線基板６０内に電源配線層を設け、給電端子である外部放熱端子８１と電源配線層とを併用しても構わない。この場合でも、電源配線層数は従来よりも少なくでき、電力損失の低減及び基板設計の容易化の効果は得られる。
本発明は、放熱端子７１Ｂがグランド端子であり、外部放熱端子８１が放熱機能を有するグランド接続端子であり、第１の放熱部材８３が放熱機能を有するグランド接続部材である場合にも適用できる。この場合は、配線基板内に電源配線層は必要である。
本実施形態では、配線基板６０内の電源配線層は必須ではないが、配線基板６０内に電源配線層を設け、給電端子である外部放熱端子８１と電源配線層とを併用しても構わない。この場合でも、電源配線層数は従来よりも少なくでき、電力損失の低減及び基板設計の容易化の効果は得られる。
本発明は、放熱端子７１Ｂがグランド端子であり、外部放熱端子８１が放熱機能を有するグランド接続端子であり、第１の放熱部材８３が放熱機能を有するグランド接続部材である場合にも適用できる。この場合は、配線基板内に電源配線層は必要である。
（設計変更）
本発明は上記態様に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更が可能である。
本発明は上記態様に限らず、本発明の趣旨を逸脱しない範囲内において適宜設計変更が可能である。
１〜４ 実装構造
１０ 配線基板
１１ グランド配線層
１２ 信号配線層
２０ 半導体パッケージ
２１ 外部接続端子
２１Ａ グランド端子／信号端子
２１Ｂ 電源端子
３０ 孔部
３１ 給電端子
３２ 絶縁材
３３ 給電部材
４０ 半導体パッケージ
４１ 半導体素子チップ
４２ 外部接続端子
４２Ａ グランド端子／信号端子
４２Ｂ 電源端子
５０ 半導体パッケージ
５１ 半導体素子チップ
５２ 外部接続端子
５２Ａ グランド端子／信号端子
５２Ｂ 電源端子
６０ 配線基板
６１ グランド配線層
６２ 信号配線層
７０ 半導体パッケージ
７１Ａ 外部接続端子（グランド端子／信号端子／電源端子）
７１Ｂ 放熱端子
８０ 孔部
８１ 外部放熱端子
８２ 絶縁材
８３ 第１の放熱部材
９０ 第２の放熱部材
１０ 配線基板
１１ グランド配線層
１２ 信号配線層
２０ 半導体パッケージ
２１ 外部接続端子
２１Ａ グランド端子／信号端子
２１Ｂ 電源端子
３０ 孔部
３１ 給電端子
３２ 絶縁材
３３ 給電部材
４０ 半導体パッケージ
４１ 半導体素子チップ
４２ 外部接続端子
４２Ａ グランド端子／信号端子
４２Ｂ 電源端子
５０ 半導体パッケージ
５１ 半導体素子チップ
５２ 外部接続端子
５２Ａ グランド端子／信号端子
５２Ｂ 電源端子
６０ 配線基板
６１ グランド配線層
６２ 信号配線層
７０ 半導体パッケージ
７１Ａ 外部接続端子（グランド端子／信号端子／電源端子）
７１Ｂ 放熱端子
８０ 孔部
８１ 外部放熱端子
８２ 絶縁材
８３ 第１の放熱部材
９０ 第２の放熱部材
Claims (10)
- 少なくとも１つのグランド配線層と少なくとも１つの信号配線層とを含む複数の配線層を備えた配線基板の一方の基板面に少なくとも１つの半導体素子チップが実装された実装構造であって、
前記配線基板は、当該配線基板を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部を有し、当該孔部内に外部から前記半導体素子チップの外部接続端子に給電するための給電端子が挿入され、当該給電端子が絶縁材により前記孔部内に固定された実装構造。 - 前記配線基板は内部に電源配線層を有していない請求項１に記載の実装構造。
- 前記孔部は前記半導体素子チップの前記外部接続端子の直下に開孔された請求項１又は２に記載の実装構造。
- 前記絶縁材が樹脂材である請求項１〜３のいずれかに記載の実装構造。
- 前記給電端子に、外部から当該給電端子に給電するための給電部材が取り付けられた請求項１〜４のいずれかに記載の実装構造。
- 前記給電端子及び前記給電部材が低抵抗材料からなる請求項５に記載の実装構造。
- 少なくとも１つのグランド配線層と少なくとも１つの信号配線層とを含む複数の配線層を備えた配線基板の一方の基板面に少なくとも１つの半導体素子チップが実装された実装構造であって、
前記半導体素子チップは放熱端子を有するものであり、
前記配線基板は、当該配線基板を厚み方向に貫通して開孔されたスルーホールより大きい少なくとも１つの孔部を有し、当該孔部内に前記半導体素子チップの放熱端子から外部への放熱を行う外部放熱端子が挿入され、当該外部放熱端子が絶縁材により前記孔部内に固定された実装構造。 - 前記放熱端子が電源端子又はグランド端子である請求項７に記載の実装構造。
- 前記孔部は前記半導体素子チップの前記放熱端子の直下に開孔された請求項７又は８に記載の実装構造。
- 前記外部放熱端子に放熱部材が取り付けられた請求項７〜９のいずれかに記載の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010050170A JP5418308B2 (ja) | 2010-03-08 | 2010-03-08 | 実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010050170A JP5418308B2 (ja) | 2010-03-08 | 2010-03-08 | 実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011187605A true JP2011187605A (ja) | 2011-09-22 |
| JP5418308B2 JP5418308B2 (ja) | 2014-02-19 |
Family
ID=44793569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010050170A Expired - Fee Related JP5418308B2 (ja) | 2010-03-08 | 2010-03-08 | 実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5418308B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013176193A (ja) * | 2012-02-24 | 2013-09-05 | Mitsubishi Electric Corp | 機電一体型駆動装置 |
| JP2018101661A (ja) * | 2016-12-19 | 2018-06-28 | 新電元工業株式会社 | 実装基板及び発熱部品実装モジュール |
| CN109801786A (zh) * | 2018-12-05 | 2019-05-24 | 深圳市法拉第电驱动有限公司 | 一种母线电容、电容盒、控制器组件及电动汽车 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218218A (ja) * | 1992-02-05 | 1993-08-27 | Matsushita Electric Ind Co Ltd | 電子部品パッケージおよびその実装方法 |
| JP2001110951A (ja) * | 1999-10-08 | 2001-04-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2003338577A (ja) * | 2002-05-21 | 2003-11-28 | Murata Mfg Co Ltd | 回路基板装置 |
| JP2005064028A (ja) * | 2003-08-12 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2006179606A (ja) * | 2004-12-21 | 2006-07-06 | Nitto Denko Corp | 配線回路基板 |
| JP2009176996A (ja) * | 2008-01-25 | 2009-08-06 | Toshiba Corp | 高周波回路基板 |
| JP2009283211A (ja) * | 2008-05-20 | 2009-12-03 | Oki Semiconductor Co Ltd | ソケットおよびそれを用いた検査装置並びに半導体装置の製造方法 |
-
2010
- 2010-03-08 JP JP2010050170A patent/JP5418308B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218218A (ja) * | 1992-02-05 | 1993-08-27 | Matsushita Electric Ind Co Ltd | 電子部品パッケージおよびその実装方法 |
| JP2001110951A (ja) * | 1999-10-08 | 2001-04-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2003338577A (ja) * | 2002-05-21 | 2003-11-28 | Murata Mfg Co Ltd | 回路基板装置 |
| JP2005064028A (ja) * | 2003-08-12 | 2005-03-10 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2006179606A (ja) * | 2004-12-21 | 2006-07-06 | Nitto Denko Corp | 配線回路基板 |
| JP2009176996A (ja) * | 2008-01-25 | 2009-08-06 | Toshiba Corp | 高周波回路基板 |
| JP2009283211A (ja) * | 2008-05-20 | 2009-12-03 | Oki Semiconductor Co Ltd | ソケットおよびそれを用いた検査装置並びに半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013176193A (ja) * | 2012-02-24 | 2013-09-05 | Mitsubishi Electric Corp | 機電一体型駆動装置 |
| JP2018101661A (ja) * | 2016-12-19 | 2018-06-28 | 新電元工業株式会社 | 実装基板及び発熱部品実装モジュール |
| CN109801786A (zh) * | 2018-12-05 | 2019-05-24 | 深圳市法拉第电驱动有限公司 | 一种母线电容、电容盒、控制器组件及电动汽车 |
| CN109801786B (zh) * | 2018-12-05 | 2024-04-16 | 深圳市法拉第电驱动有限公司 | 一种母线电容、电容盒、控制器组件及电动汽车 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5418308B2 (ja) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5295932B2 (ja) | 半導体パッケージ及びその評価方法、並びにその製造方法 | |
| TWI388042B (zh) | 基於奈米管基板之積體電路 | |
| JP5581933B2 (ja) | パッケージ基板及びこれを用いたモジュール並びに電気・電子機器 | |
| JP2008277817A (ja) | 放熱モジュール及びその製造方法 | |
| JP5469270B1 (ja) | 電子機器 | |
| US9698132B1 (en) | Chip package stack up for heat dissipation | |
| JP2015195368A (ja) | 半導体パッケージ | |
| JP2011108924A (ja) | 熱伝導基板及びその電子部品実装方法 | |
| US7884385B2 (en) | Light emitting diode device | |
| JP6108957B2 (ja) | 電子装置 | |
| JP2008091522A (ja) | 放熱部品、プリント基板、放熱システムおよびプリント基板の支持構造 | |
| JP2007059803A (ja) | プリント基板、電子基板及び電子機器 | |
| JP5418308B2 (ja) | 実装構造 | |
| JP5963732B2 (ja) | チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体 | |
| US11393737B2 (en) | Electronic equipment | |
| JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
| JP5920634B2 (ja) | プリント基板 | |
| US20160021748A1 (en) | Wiring board structure and method of manufacturing wiring board structure | |
| JP2010251582A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2012212831A (ja) | 複合配線基板 | |
| JP6602132B2 (ja) | プリント回路板 | |
| JP2007035843A (ja) | 電子回路装置 | |
| JP2005259860A (ja) | 電子回路装置 | |
| CN109156081A (zh) | 电子模块及电子模块的制造方法 | |
| JP2011192762A (ja) | パワーモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5418308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |