JP5520097B2 - 微小構造体の製造方法 - Google Patents

微小構造体の製造方法 Download PDF

Info

Publication number
JP5520097B2
JP5520097B2 JP2010066521A JP2010066521A JP5520097B2 JP 5520097 B2 JP5520097 B2 JP 5520097B2 JP 2010066521 A JP2010066521 A JP 2010066521A JP 2010066521 A JP2010066521 A JP 2010066521A JP 5520097 B2 JP5520097 B2 JP 5520097B2
Authority
JP
Japan
Prior art keywords
substrate
height
microstructure
manufacturing
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010066521A
Other languages
English (en)
Other versions
JP2011194542A (ja
Inventor
隆満 藤井
明博 向山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010066521A priority Critical patent/JP5520097B2/ja
Priority to US13/069,154 priority patent/US8974626B2/en
Publication of JP2011194542A publication Critical patent/JP2011194542A/ja
Application granted granted Critical
Publication of JP5520097B2 publication Critical patent/JP5520097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00Assembling of devices or systems from individually processed components
    • B81C3/002Aligning microparts
    • B81C3/004Active alignment, i.e. moving the elements in response to the detected position of the elements using internal or external actuators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/14Semiconductor wafers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/13Mechanical connectors, i.e. not functioning as an electrical connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0323Grooves
    • B81B2203/0338Channels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/07Interconnects
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Description

本発明は微小構造体の製造方法に係り、特に、電気的接続を行うためのバンプ、流体を通すための流路構造物、各種デバイスなど、マイクロメートル(μm)オーダ乃至ナノメートル(nm)オーダの高さを有する微小構造体の製造に好適なMEMS(Micro Electro Mechanical Systems)技術並びに基板構造体構造に関する。
特許文献1では、ウエハ上の半導体素子の電極パッドに設けられるバンプ(微小構造体に相当)を形成するにあたり、そのバンプの高さ方向の位置精度を高めるために、バンプの内部に高さ位置決め台座が芯材として設けられている。芯材として用いられる高さ位置決め台座は、バンプ材(Pb−Sn60wt%)の融点では不溶の材料で構成されており、半導体素子と回路基板との接続時にバンプ材料が溶融した際に高さ位置決め題材が高さ方向のスペーサーとして働き、所定の寸法に保持される。
特許文献2では、半導体チップ上に形成された複数のバンプの高さばらつきによる接触不良を低減するために、平坦な加圧面を有する加圧ツールによってバンプの上面を一旦加圧し、各バンプの高さを均一にしてから、基板上に半導体チップを実装する方法を提案している。
特許文献3では、硬度のばらつきが少なく且つ適当な軟らかさの硬度を有するバンプを形成できる金属ペーストの構成と、その金属ペーストを用いたバンプ形成方法が提案されている。同文献3によれば、ガラスフリットを含有しない金属ペーストを用い、焼結密度を変えてフレキシブルなバンプ(必要な硬度を有する範囲でできるだけ軟らかいバンプ)を作製している。
特許文献4では、基板上に形成された微細なバンプの高さを揃えるために、バイトを用いた切削加工を行うことが提案されている。
特開平6−77229号公報 特開平6−209028号公報 特開2005−216508号公報 国際公開第2004/061935号公報
特許文献1では、材料の物性として、内材(高さ位置決め台座)の融点と、外材(バンプ材料)の融点の関係のみ記載している。しかしながら、他の因子についての関係は規定されておらず、内材と外材の硬さの違いによっては、十分にフラットにすることができない。
特許文献2の方法は、バンプ高さを一定にするために加圧ツールが必要となり、製造工程が煩雑である。また、加圧のされ方によっても高さのムラ(ばらつき)が十分に解消できない場合がある。
特許文献3の方法の場合、焼結密度が小さいバンプを作製すると、一つ一つの柱(バンプ)の強度が弱いなどの問題がある。また、同文献3では、バンプの高さを揃える方法について言及しておらず、基板同士を押圧して接着した場合、平行に接着できない場合があり得る。
特許文献4の方法は、化学機械研磨(CMP:Chemical Mechanical Polishing)に代えて、バイトを用いた切削加工を採用し、各バンプの表面と絶縁膜(レジストマスク)の表面が連続して平坦となるように平坦化処理した後に、絶縁膜を除去する。しかし、この方法は工程が煩雑であり、研磨屑などが生じ、コンタミ(コンタミネーション)の原因となる。
特許文献1〜4で説明されているバンプに限らず、様々な微小構造体について、その高さが比較的高いときに、その上に他の基板等を接着すると、高さのムラ(不均一性)が問題となる。また、微小構造体の幅が細く、高さが高いときに、押圧して接着すると、微小構造体の柱部が途中で曲がったり、折れたりし、精度良く接着できない。
本発明はこのような事情に鑑みてなされたもので、基板内で高さの均一な複数の微小構造体を作製し、安定した接着性を実現することができる微小構造体の製造方法並びに基板構造体を提供することを目的とする。
前記目的を達成するために、本発明に係る微小構造体の製造方法は、第1の基板上に、第1の高さを有する第1の構造体を形成する工程と、前記第1の構造体の上にレジスト層を形成する工程と、前記レジスト層をパターニングする工程と、前記パターニングされた前記レジスト層の凹部に、第2の構造体の材料を充填し、仮焼成を行う工程と、前記仮焼成を行った前記材料の表面をエッチング、或いは研磨する工程と、前記エッチング、或いは研磨の後に前記レジスト層を除去し、前記第1の基板上に、前記第1の構造体よりも高い第2の高さを有するポーラス構造体である前記第2の構造体を形成する工程と、前記第1の基板とは別の第2の基板を前記第1の基板に重ね、前記第1の基板と前記第2の基板とを押圧接触させて、加熱を行うことにより、これら基板間に挟まれた前記第2の構造体を高さ方向に収縮させ、前記第2の構造体を、当該基板間に介在する前記第1の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着する工程と、を備えることを特徴とする。
前記目的を達成するために以下の発明態様を提供する。
(発明1):発明1に係る微小構造体の製造方法は、第1の基板上に、第1の高さを有する第1の構造体と、前記第1の構造体よりも高い第2の高さを有する第2の構造体とが設けられ、前記第1の基板とは別の第2の基板を前記第1の基板に重ね、これら基板間に挟まれた前記第2の構造体を高さ方向に収縮させ、前記第2の構造体を、当該基板間に介在する前記第1の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着することを特徴とする。
本発明によれば、第1の基板と第2の基板とを貼り合わせる前の状態で、第1の構造体の高さ(h1)に比べて第2の構造体の高さ(h2)が高い(h2>h1)。第1の基板と第2の基板を貼り合わせる際に第2の構造体が高さ方向に収縮し、基板間に介在する第1の構造体によって、その高さが決定される。すなわち、第2の構造体の収縮による高さ方向の変形量は、第1の構造体の高さにより制限される。このため、収縮変形後の状態として基板間に形成される構造体の高さを一定の高さ(第1の構造体により規定される高さ)に確保することができる。
第1の構造体は、基板間に形成される微小構造体の高さを規定する高さ調整用の構造体として機能する。第2の構造体は、その調整された高さを持つ構造体(微小構造体)を構成する。第1の構造体及び第2の構造体は、同一基板上に複数設けることができる。接着前の状態で複数の第2の構造体について高さのバラツキがあっても、第1の構造体の高さ精度で良好に接着することができる。
また、本発明によれば、基板の反りに影響されずに、一定の高さ(基板間距離)を確保して基板同士を接着することができる。
(発明2):発明2に係る微小構造体の製造方法は、発明1において、前記第2の構造体はポーラス構造体であり、前記接着時に前記第1の基板と前記第2の基板とを押圧接触させることを特徴とする。
ポーラス(多孔質の)構造体は、押し圧が加わることによって変形(収縮)する。この発明によれば、押し圧を付与して基板同士を接着するときに、当該基板間に高さ調整用の第1の構造体が介在しているため、均一な加圧が可能であり、ポーラス構造体が途中で曲がったり、折れたりするなどの異常変形を防止することができる。
(発明3):発明3に係る微小構造体の製造方法は、発明1又は2において、前記接着前の状態における前記第2の構造体の密度は、接着後の状態の密度よりも低いことを特徴とする。
第1の構造体の高さ(h1)よりも高い第2の構造体は、収縮によって密度が高まる(空隙率が低下すると表現することもできる)。
(発明4):発明4に係る微小構造体の製造方法は、発明1乃至3のいずれか1項において、前記第2の構造体は、前記接着時に前記基板間に付与される押し圧によって高さ方向に収縮し、前記第1の構造体は、同じ押し圧による変形量が前記第2の構造体よりも小さい材料で構成されていることを特徴とする。
特に、基板接着時に押し圧を付与する場合には、高さ調整の基準となる第1の構造体の変形量が第2の構造体の変形量に比して十分に小さいことが好ましい。
構造体の変形率に関しては、概ね材料のヤング率にて比較することが可能である。
応力が印加された時の材料の歪εは、ヤング率をE、応力をσとすると、ε=σ/Eで表すことができる。すなわち、材料の物性値であるヤング率が大きいほど歪が小さい。本発明においては、第1の構造体のヤング率は1GPa以上であることが好ましく、より好ましくは、2GPa以上が好ましい。1GPa未満であると、押し圧時に大きく変形してしまい、高さ調整層としての役割を果たさないことがある。一方で第2の構造体に関しては、圧縮前であれば第1の構造体の1/2程度以下のヤング率であればよい。第2の構造体のヤング率が第1の構造体のヤング率の1/2より大きければ、圧縮時に第1の構造体と第2の構造体が同時に変形してしまう可能性があるためである。なお、圧縮や乾燥あるいは焼成後のヤング率は第1の構造体と第2の構造体のヤング率の大小はどのような関係にあってもかまわない。
(発明5):発明5に係る微小構造体の製造方法は、発明1乃至4のいずれか1項において、前記第2の構造体は、金属粒子を含む材料で構成されることを特徴とする。
例えば、金属粒子を有機溶剤などの分散媒に分散させた金属ペーストを用い、これを乾燥させるなどの方法により、第2の構造体を得ることができる。
(発明6):発明6に係る微小構造体の製造方法は、発明1乃至5のいずれか1項において、前記第1の構造体は、光硬化性樹脂で構成されることを特徴とする。
かかる態様によれば、フォトリソグラフィの技術を利用して、高精度に第1の構造体を形成することができる。
材料としては、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂などを成分とするものを用いることができる。さらには、これらの材料にフィラーを含有させることにより、より高ヤング率にすることも可能である。特に、具体的な材料としてSU−8(化薬マイクロケム株式会社)、TMMR S−2000(東京応化工業株式会社)、AZ4903(AZエレクトロニックマテリアルズ株式会社)などを用いることができる。
なお、第1の構造体の作製方法及び材料に関して、発明6の態様以外に、メッキ法や気相成長法によって作製した第1の構造体もあり得る。例えば、メッキ法によりNi,Au,Ag,Pd,Snなどの金属、さらにはこれらの合金などで第1の構造体を作製することができる。また、スパッタ法などの気相成長法にて金属を形成し、その後リソグラフィーによりパターン化したものを用いることも可能である。
(発明7):発明7に係る微小構造体の製造方法は、発明1乃至6のいずれか1項において、前記接着後の状態における第2の構造体の充填率が40%以上であることを特徴とする。
接着後の充填率は高い方が好ましい。上限は特にないが、下限としては40%程度必要である。より好ましくは、60%以上、さらに好ましくは80%以上である。接着後の充填率が40%未満であると、十分な接着強度が得られなかったり、横方向の力によってズレが生じてしまったりする可能性があるからである。さらには本構造体を導電体とし、電気を流して上下間の配線機能を持たせる場合においては、より密度の高い、すなわち充填率が大きい方が、電気抵抗が低くなるため好ましい。
(発明8):発明8に係る微小構造体の製造方法は、発明1乃至7のいずれか1項において、前記第1の基板に前記第2の基板を接着する前の状態で、前記第1の構造体と前記第2の構造体は、互いに接触することなく前記第1の基板上に形成されていることを特徴とする。
接着前の状態で第1の基板上における第1の構造体と第2の構造体は、互いに間隔をあけて(所定の隙間を隔てて)基板上に配置される態様が好ましい。接着時に第2の構造体を押し潰して変形させた際に、その隙間の範囲で横方向(高さ方向と直交する面内方向)への変形を許容でき、第1の構造体に対して不要な応力が加わることを防止できる。
(発明9):発明9に係る微小構造体の製造方法は、発明1乃至8のいずれか1項において、前記第2の基板上に、第3の高さを有する第3の構造体と、前記第3の構造体よりも高い第4の高さを有する第4の構造体とが設けられ、前記第1の構造体と前記第3の構造体とを対向させるとともに前記第2の構造体と前記第4の構造体とを対向させて前記第1基板に前記第2基板を重ね、これら基板間に挟まれて前記第2の構造体及び前記第4の構造体を高さ方向に収縮させ、前記第2の構造体及び第4の構造体を、当該基板間に介在する前記第1の構造体及び前記第3の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着することを特徴とする。
第2の基板として、表面が平坦な基板を用いてもよいし、表面に凹凸の有る構造体を備えた基板を用いてもよい。発明9の態様は、第2の基板として、第1の基板と同一、又は類似する構造を備えた基板構造体を用いる。第1の構造体の高さ(h1)と第3の構造体の高さ(h3)は同じでもよいし、異なっていてもよい。第2の構造体の高さ(h2)と第4の構造体の高さ(h4)は同じでもよいし、異なっていてもよい。
このような同一又は類似する構造体を有する2枚の基板を互いに向かい合わせて貼り合わせることにより、比較的高さの高い微小構造体を良好に作製することが可能である。
(発明10):発明10に係る基板構造体は、基板上に、第1の高さを有する第1の構造体と、前記第1の構造体よりも高い第2の高さを有する第2の構造体とが設けられ、前記第2の構造体はポーラス構造体で構成され、高さ方向から加わる押し圧によって空隙率が低下して高さ方向に収縮するものであり、前記第1の構造体は、同じ押し圧による変形量が前記第2の構造体よりも少ない材料で構成されていることを特徴とする。
発明10の基板構造体は、発明1〜9の製造方法に用いることができる。
(発明11):発明11に係る微小構造体の製造方法は、第1の基板上に、第1の高さを有する第1の構造体が設けられ、前記第1の基板とは別の第2の基板上に、前記第1の高さよりも高い第2の高さを有する第2の構造体が設けられ、前記第1の基板の前記第1の構造体が設けられた面と前記第2の基板の前記第2の構造体が設けられた面とを向かい合わせて前記第1の基板に前記第2の基板を重ね、これら基板間に挟まれた前記第2の構造体を高さ方向に収縮させ、前記第2の構造体を、当該基板間に介在する前記第1の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着することを特徴とする。
かかる態様によっても、発明1と同様の作用効果が得られる。なお、発明11に対して、発明2〜9に記載の特徴を付加する態様も可能である。
本発明によれば、基板内で一定の高さの構造体を作製することができる。また、本発明によれば、基板の反りに影響されずに、均一の高さで基板同士を接着することができ、接着安定性を向上させることができる。
本発明の第1実施形態に係る基板構造体の要部構成を示す図 本発明の実施形態に係る微小構造体の製造方法を示す模式図 本発明の実施例に係る微小構造体の製造プロセスを示す工程図 図3の製造プロセスで作製された構造体の模式図 比較例の説明図 本発明の第2実施形態の要部構成を示す図 本発明の第3実施形態の要部構成を示す図 本発明の第4実施形態を示す模式図 本発明の第5実施形態を示す模式図
以下、添付図面に従って本発明の実施形態について詳細に説明する。
<第1実施形態>
図1は本発明の第1実施形態に係る基板構造体の例を示す図である。図1(a)は平面図、(b)は断面図(1b−1b線に沿う断面図)である。なお、図1において、各部材のサイズ(幅や高さなど)のディメンジョンは、説明の便宜上、適宜修正しており、実際の大きさや寸法比率を反映したものではない。
図1に示した基板構造体10は、シリコン(Si)のウエハ12上に、高さ調整用の構造体14(以下、「高さ調整構造体」という。)と、柱状のポーラス構造体(以下、「ポーラス柱」という。)16とが形成されている。
ウエハ12上には複数の高さ調整構造体14と、複数のポーラス柱16が設けられるが、図1では、1対の高さ調整構造体14とポーラス柱16のみを示した。高さ調整構造体14は、ウエハ12表面上における高さh1が一定の構造体である。一方、ウエハ12上におけるポーラス柱16の高さh2は、高さ調整構造体14の高さh1よりも高いものとなっている(h2>h1)。また、ポーラス柱16は、高さ調整構造体14のエッジから距離(隙間)Δd(Δd>0)を隔てて立設されている。
なお、本例の高さ調整構造体14は、ポーラス柱16の周囲を囲むリング(円環)型の形状を有しているが、高さ調整構造体14の形状は特に限定されない。所定の高さh1を有する平坦な高さ調整面(高さ調整構造体14の上端面)を有していれば、本発明で意図する高さ調整の機能を果たすことができるため、高さ調整構造体の平面視の形状は様々な形態があり得る。
図1において、ウエハ12は「第1の基板」或いは「基板」に相当し、高さ調整構造体14は「第1の構造体」に相当する。ポーラス柱16は「第2の構造体」に相当する。
高さ調整構造体14は、後述の基板貼り合わせ時に(図2参照)、貼り合せ力を加えたときに大きく変形しないことが好ましい。貼り合わせ時の押し圧にもよるが、一般的な貼り合わせに付与される荷重を考慮すると、高さ調整構造体14のヤング率は1GPa以上が好ましい。高さ調整構造体14のヤング率が1GPa未満であると、高さ調整構造体が変形してしまい、均一にウエハ面内に圧力をかけることができなくなることが想定される。
半導体製造の分野で広く利用されている光硬化性樹脂(例えば、化薬マイクロケム株式会社商品名「SU−8」など)は、硬化後のヤング率が約2GPa程度である。したがって、このような光硬化性樹脂によって高さ調整構造体14を構成することができる。
高さ調整構造体14の材質は、上記したSU−8のような有機材料でもよいし、Siをエッチングして作製したような無機材料でもかまわない。ただし、高さ調整構造体14が高さ調整の機能を果たして、基板同士を均一に接着するためには、基板上における複数の高さ調整構造体14の高さのバラツキが、貼り合せる材料の面内で±10%以下であることが好ましく、より好ましくは±5%以下である。MEMS分野で利用されている一般的なフォトレジストを用いた場合の6インチウエハ内の膜厚(高さ)均一性は、概ね±5%以下に収まる精度である。
ポーラス柱16の材質は、金(Au)、銀(Ag)、パラジウム(Pd)などの貴金属、或いはCu、Sn、Pb、In、Cr、Znその他の金属の単体、或いは、これらの複数の組み合わせ、合金などを用いることができる。さらには、ナノワイヤー状の材料を用いることも可能である。
図2は、本発明の実施形態に係る微小構造体の製造方法を示す模式図である。ここでは、図1で説明した構成から成る同一構造の基板構造体10A、10Bを2つ貼り合わせる例を示した。図2において各部材を示す符号の末尾に「A」、「B」を付して、基板の違いを表した。図2の例では、ウエハ12Aが「第1の基板」、高さ調整構造体14Aが「第1の構造体」、ポーラス柱16Aが「第2の構造体」に相当する。ウエハ12Bが「第2の基板」に相当し、高さ調整構造体14Bが「第3の構造体」、ポーラス柱16Bが「第4の構造体」に相当する。なお、基板構造体10Bの全体を「第2の基板」として解釈することもできる。
図2(a)に示したように、第1の基板構造体10Aと、第2の基板構造体10Bとを用意し、これらの高さ調整構造体14A,14B、ポーラス柱16A,16Bの位置を合わせて両者を重ね、圧力を加えて貼り合わせる。このとき、ポーラス柱16A,16Bは、高さ調整構造体14A,14Bの高さまで潰れながら接着される(図2(b)参照)。
すなわち、ポーラス柱16A,16Bは、押し圧によって高さ方向に潰れ(収縮し)、基板間には高さ調整構造体14A,14Bによって規定される高さHの構造体18が形成される。この符号18で示した構造体は、ポーラス柱16A、16Bが変形して得られたものである。
金属を含んだ構造体18は、例えば、配線用の電極として利用することができる。或いはまた、ポーラス柱16A,16Bとして、中空構造の管状のポーラス柱を用いることにより、流体(液体や気体)を通す管状の構造体(流路構造物)を形成することが可能である。
構造体18の高さHとしては、マイクロメートル(μm)オーダ乃至ナノメートル(nm)オーダを対象としており、本明細書では、この程度のサイズの構造体を「微小構造体」と呼んでいる。
図2で示した製造方法の具体的な実施例を以下に説明する。なお、図2に示した部材との対応関係を括弧付きの符号で示す。
<実施例1>
(工程1):6インチウエハ(12A)上に、光硬化性樹脂(商品名:SU−8;マイクロケム社製)により、高さ調整構造体(14A)を高さh1=5μm、幅w1=100μmで形成した。このサイズの高さ調整構造体(14A)をウエハ面内に2000個形成した。
(工程2):次に、金(Au)の微粒子からなる金属ペーストを用いて、高さ調整構造体(14A)の間に、高さh2=約7μm、直径D2=300μmで円柱形状のポーラス柱(16A)を形成した。このときのポーラス柱16Aの溶媒を乾燥させたときの密度は、バルクAuの70%程度であった。
上記構成からなる基板構造体(10A)と同じ構成の基板構造体(10B)をもう一つ作った。すなわち、同一構造を持つ2つの基板構造体(10A、10B)を作成した。
(工程3):手順2で得られた2つのウエハ(基板構造体10A、10B)をアライナーにて位置合わせしながら、互いの高さ調整構造体(14A,14B)及びポーラス柱(16A,16B)を対向させて両者を貼り合わせ、圧力を印加しながら200℃にて焼成した(図2(b))。
(工程4):これより、高さ調整構造体(14A,14B)同士が接合するまでポーラス柱(16A,16B)は適度に密度が向上して、Siウエハ(12A,12B)同士が貼り合わさった。
(工程5):こうして接合されたウエハ(12A,12B)は、6インチ面内で均一かつ良好に張り合わされていた。すなわち、ポーラス柱(16A,16B)同士が接着され、その高さが高さ調整構造体(14A,14B)で制限されている状態となっている。
なお、ポーラス柱(16A,16B)による接着機能に加え、高さ調整構造体(14A,14B)の上端面(接合面)にAu−Snなどの共晶接合材料を形成して、高さ調整構造体(14A,14B)自身も接着機能を持たせてよい。
上記実施例は同じ構造をもったSiウエハを二枚貼り合せたが、異なる構造のウエハを貼り合せても良い。また、貼り合せる材料は半導体チップでもかまわない(特許文献2参照)。
<実施例2>
次に、より詳細な製造プロセスの例を説明する。
図3は第2の実施例を示す工程図である。
[工程1]:光硬化性樹脂塗布工程(図3(a))
図3(a)に示すように、まず、Si基板32上に、第1の構造体34としてのSU-8(商品名)を塗布する。ここでは、第1の構造体としてSU-8を用いているが、メッキのようなもので形成してもよいし、気相成長で作製した膜でもよく、更には、ゾルゲル法など化学溶液堆積法(CSD)で成膜したものでもよい。
[工程2]:光硬化性樹脂層のパターン化及び硬化工程(図3(b))
次に、図3(b)に示すように、塗布した光硬化性樹脂層を所望の形状にパターニングした後、200度にて硬化させる。なお、材料によってパターン化の方法、条件や硬化や焼成の条件は適宜選ぶことができる。
第1の構造体34はウエハ面内で均一の高さであることが重要である。厚み(高さ方向)のバラツキは、面内にて±10%以下であること、好ましくは±5%以下であること、さらに好ましくは±3%以下であることが望まれる。本実施形態では、第2の構造体(ポーラス柱46)がバッファーとなり高さ調整と確実な接着を可能とするが、第1の構造体34で最終的な高さ調整を行うため、第1の構造体34の高さ精度は高い方が好ましい。また、第1の構造体34の上にAuやAu-Snなどの接着層を設けてもかまわない。
[工程3]:パターン上にレジストを塗布する工程(図3(c))
次に、図3(c)に示すように、第1の構造体34のパターン上にレジスト35を塗布する。すなわち、第1の構造体34の上に、次のパターン化を行うための材料となるレジスト層を形成する。
[工程4]:パターニング工程(図3(d))
次に、図3(d)に示すように、上記塗布されたレジスト層をパターニングする。これは、次の工程のポーラス構造体を作るためのパターンである。なお、パターン化が行えるものであれば、レジスト塗布に限らず、メッキ法やゾルゲル法、気相成長法などのいずれの方法を採用してもよい。これらの材料であれば、形成後に再度フォトレジスト等によってパターン化、エッチング或いはリフトオフが必要となる。
[工程5]:ポーラス構造体塗布及び仮焼成工程(図3(e))
次に、上記パターニングされたレジスト層のパターン部(凹部36)にポーラス構造体を作るための材料44を塗布する(図3(e)参照)。この塗布工程は凹部36に材料44を良好に入れるために、減圧雰囲気で行ってもよい。上記材料44を塗布した後、80℃で仮焼成を行う。
ポーラス構造体の材料44は金属粒子(例えば、Ag、Au、Cu、Pt、Pd、Zn、Al、Inなどのいかなるものでもよい)を含んでおり、更に、金属酸化物や窒化物、更にはそれらの混合体でもかまわない。粒子のサイズは、ナノサイズであってもよいし、ミクロンサイズでもかまわない。更に、粒子の形状においても、略球形であってもよいし、ワイヤー状であってもよい。
[工程6]:研磨工程(図3(f))
上記の工程5にて、ポーラス構造を形成後、図3(f)に示すように、その表面をある程度エッチング、或いは研磨して、ウエハ面内の高さを均一にした。なお、この研磨工程を省略することも可能であるが、研磨工程がある方がパターン後のリフトオフが容易にできるという利点がある。また、研磨によってウエハ面内の構造体の高さの均一性は±10%以下、より好ましくは±5%以下にすることが好ましい。10%以上の凹凸バラツキがあると貼り合わせ時に均一性が出ない可能性がある。
[工程7]:リフトオフ工程(図3(g))
次に、リフトオフによってポーラス構造体をパターン化した。このパターン化によって、ポーラス柱46(「第2の構造体」に相当)が得られる。なお、パターン化はリフトオフ以外の方法で可能であれば方法を選ばない。
[工程8]:アライメント及び貼り合わせ工程(図3(h))
上記工程1〜7を経て得られたSiウエハ(基板構造体30A)と、別途用意したSiウエハ(ここでは、上記工程1〜7で得た同一構造の基板構造体30Bとした)とをアライメント装置にて配置を合わせて、仮貼り付けを行った(図3(h)参照)。別途用意するウエハは、同様のパターンが施されていてもかまわないし、他の構造でもかまわない。
[工程9]:加熱及び加圧工程(図3(i))
上記仮貼り付け後、加熱圧縮にてポーラス柱46を押し潰しながら、貼り合わせを行った(図3(i)参照)。圧縮はSU-8(第1の構造体34)自身が大きく変形しない程度に行った。このときの加熱温度は100℃以上が好ましく、30℃度以下が好ましい。100℃以下であれば接着強度が弱くなる。一方、300℃以上であれば、第1の構造体34が変形したり、それぞれの材料の熱膨張係数差による応力にてクラックや反りが発生し得る。
工程9の加熱・加圧工程を経て、最終的に、第1の構造体34A,34Bによって高さが調整された構造体48が形成される。図4に示したように、ウエハ間の全てのポーラス柱が同様に変形して、一定の高さの構造体48が多数形成される。こうして、高さが均一で、反りなくウエハを貼り合わせることができる。
ポーラス構造体は貼り合わせによって収縮するが、その膜厚方向の寸法収縮率(「貼り合わせ前後の長さの変化量(収縮量)」の「貼り合わせ前の長さ」に対する比を百分率で表す。次式参照)は、30%以上であることが好ましい。
[寸法収縮率]
={|(貼り合わせ後の長さ)−(貼り合わせ前の長さ)|/(貼り合わせ前の長さ)}×100[%]
膜厚方向の寸法収縮率が30%未満であると貼り合わせ時の接着が十分でなくなる可能性や、上下基板間の凹凸のムラを十分に吸収できない可能性があるからである。
本実施形態によれば、接着前のポーラス柱46に高さのばらつきがあっても、良好に接着できる。また、ポーラス体を用いた微小構造体の接着において、押圧して接着するときに微小構造体が大きく変形する(途中で曲がったり、折れたりする)のを防ぐことができる。
<比較例>
図5は比較例を示す図である。実施例1と同様に、6インチウエハ72上に、ポーラス柱76を複数本形成した(図5(a)参照)。ただし、この比較例では、高さ調整構造体14に相当する構造体を備えていない。ポーラス柱76が形成されたウエハ72に、別の6インチウエハ82を重ね、荷重をかけながら、200℃で貼り合わせた。この場合、図5(b)に示すように、ポーラス柱76の変形量にばらつきが生じ、ウエハ面内で貼り合わせにムラがあった(ウエハ82が傾斜したような状況であった)。
<第2実施形態>
図1では、平面視でリング状の高さ調整構造体14の内側にポーラス柱16を立設した構成を説明したが、本発明の実施に際して、高さ調整構造体とポーラス柱の各形状、及び配置形態は、これに限定されず、様々な態様があり得る。以下、いくつかの変形例を説明する。
図6に第2実施形態を示す。図6において、図1で説明した例と同一、又は類似する部材には同一の符号を付し、その説明は省略する。図6(a)は平面図、図6(b)は6b−6b線に沿う断面図である。図6に示す基板構造体60は、ウエハ12上に形成された複数の高さ調整構造体14,14の間に複数のポーラス柱16が配置されている。
このような形態であっても、貼り合わせ時にポーラス柱16、16が押し潰されたときに、その高さは、高さ調整構造体14,14によって決定される。
<第3実施形態>
図7に第3実施形態を示す。図7において、図1で説明した例と同一、又は類似する部材には同一の符号を付し、その説明は省略する。図7は平面図である。図7に示す基板構造体70は、ウエハ12の中心部と、上下左右の外周部の5箇所に高さ調整構造体14、14、14,14、14が配置され、それ以外のウエハ面内に多数のポーラス柱16が設けられている。 ポーラス柱16の個数と高さ調整構造体14の個数の対応関係は必ずしも一対一の関係でなくてもよく、2枚の基板を貼り合わせたときの平行性(高さの均一性)が確保できる範囲で、高さ調整構造体14の個数や形状、配置形態を設計することができる。
<第4実施形態>
図8に第4実施形態を示す。図8において、図2で説明した例と同一、又は類似する部材には同一の符号を付し、その説明は省略する。図8では、図2の基板構造体10Bに代えて、単純なSiウエハ(基板12B)を貼り合わせる例を示している。
図8の構成によっても、貼り合わせ時におけるポーラス柱16の変形量を高さ調整構造体14によって制限することができるため、均一な高さの構造体18Aを得ることができる。
<第5実施形態>
図9に第5実施形態を示す。図9において、図2、図8で説明した例と同一、又は類似する部材には同一の符号を付し、その説明は省略する。図9では、一方のウエハ12A上にポーラス柱16Aが形成され、他方のウエハ12B上に高さ調整構造体14Bが形成されている。このように、ポーラス柱16Aと、高さ調整構造体14Bを別々のウエハ12A,12Bに形成した構成であっても(図9(a)参照)、これらを貼り合わせることにより、図8で説明した例と同様の作用効果が得られる(図9(b)参照)。
<本発明の応用例>
本発明による微小構造体の製造方法は、配線用の電極として利用される微小構造体(バンプや部材内を貫通する貫通電極など)の形成に好適である。また、本発明による微小構造体の製造方法は、インク等の流路となる管路として利用される構造体の形成に好適である。
10,10A,10B…基板構造体、12,12A,12B…ウエハ、14,14A,14B…高さ調整構造体、16,16A,16B…ポーラス柱、18…構造体、34…第1の構造体、46…ポーラス柱、70…基板構造体

Claims (9)

  1. 第1の基板上に、第1の高さを有する第1の構造体を形成する工程と、
    前記第1の構造体の上にレジスト層を形成する工程と、
    前記レジスト層をパターニングする工程と、
    前記パターニングされた前記レジスト層の凹部に、第2の構造体の材料を充填し、仮焼成を行う工程と、
    前記仮焼成を行った前記材料の表面をエッチング、或いは研磨する工程と、
    前記エッチング、或いは研磨の後に前記レジスト層を除去し、前記第1の基板上に、前記第1の構造体よりも高い第2の高さを有するポーラス構造体である前記第2の構造体を形成する工程と
    前記第1の基板とは別の第2の基板を前記第1の基板に重ね、前記第1の基板と前記第2の基板とを押圧接触させて、加熱を行うことにより、これら基板間に挟まれた前記第2の構造体を高さ方向に収縮させ、前記第2の構造体を、当該基板間に介在する前記第1の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着する工程と、を備えることを特徴とする微小構造体の製造方法。
  2. 請求項1において、
    前記第1の構造体の上端面に共晶接合材料を形成し、前記第1の構造体に接着機能を持たせることを特徴とする微小構造体の製造方法。
  3. 請求項1又は2において、
    前記接着前の状態における前記第2の構造体の密度は、接着後の状態の密度よりも低いことを特徴とする微小構造体の製造方法。
  4. 請求項1乃至3のいずれか1項において、
    前記第2の構造体は、前記接着時に前記基板間に付与される押し圧によって高さ方向に収縮し、前記第1の構造体は、同じ押し圧による変形量が前記第2の構造体よりも小さい材料で構成されていることを特徴とする微小構造体の製造方法。
  5. 請求項1乃至4のいずれか1項において、
    前記第2の構造体は、金属粒子を含む材料で構成されることを特徴とする微小構造体の製造方法。
  6. 請求項1乃至5のいずれか1項において、
    前記第1の構造体は、光硬化性樹脂で構成されることを特徴とする微小構造体の製造方法。
  7. 請求項1乃至6のいずれか1項において、
    前記接着後の状態における第2の構造体の充填率が40%以上であることを特徴とする微小構造体の製造方法。
  8. 請求項1乃至7のいずれか1項において、
    前記第1の基板に前記第2の基板を接着する前の状態で、前記第1の構造体と前記第2の構造体は、互いに接触することなく前記第1の基板上に形成されていることを特徴とする微小構造体の製造方法。
  9. 請求項1乃至8のいずれか1項において、
    前記第2の基板上に、第3の高さを有する第3の構造体と、前記第3の構造体よりも高い第4の高さを有する第4の構造体とが設けられ、
    前記第1の構造体と前記第3の構造体とを対向させるとともに前記第2の構造体と前記第4の構造体とを対向させて前記第1基板に前記第2基板を重ね、これら基板間に挟まれて前記第2の構造体及び前記第4の構造体を高さ方向に収縮させ、前記第2の構造体及び第4の構造体を、当該基板間に介在する前記第1の構造体及び前記第3の構造体により規定される高さの構造体に変形させた状態で、前記第1の基板と前記第2の基板とを接着することを特徴とする微小構造体の製造方法。
JP2010066521A 2010-03-23 2010-03-23 微小構造体の製造方法 Expired - Fee Related JP5520097B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010066521A JP5520097B2 (ja) 2010-03-23 2010-03-23 微小構造体の製造方法
US13/069,154 US8974626B2 (en) 2010-03-23 2011-03-22 Method of manufacturing micro structure, and substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066521A JP5520097B2 (ja) 2010-03-23 2010-03-23 微小構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2011194542A JP2011194542A (ja) 2011-10-06
JP5520097B2 true JP5520097B2 (ja) 2014-06-11

Family

ID=44656826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010066521A Expired - Fee Related JP5520097B2 (ja) 2010-03-23 2010-03-23 微小構造体の製造方法

Country Status (2)

Country Link
US (1) US8974626B2 (ja)
JP (1) JP5520097B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339166B1 (ko) * 2012-06-18 2013-12-09 주식회사 아이에스시 관통공이 형성된 도전성 입자를 가지는 검사용 소켓 및 그 제조방법
US8878355B2 (en) * 2012-10-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structure and process
CN110099744A (zh) * 2017-02-22 2019-08-06 阿尔卑斯阿尔派株式会社 流路芯片及流路芯片的制造方法
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385142B1 (en) 1989-02-28 1995-09-27 Fujitsu Limited Electrical connecting apparatus
JP2697098B2 (ja) * 1989-03-17 1998-01-14 富士通株式会社 部品の実装方法
JPH0677229A (ja) 1992-08-25 1994-03-18 Tanaka Kikinzoku Kogyo Kk 高さ位置決めバンプ
JP3259393B2 (ja) 1993-01-08 2002-02-25 ソニー株式会社 半導体チップの実装方法
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
US6800223B2 (en) * 2001-08-24 2004-10-05 E. I. Du Pont De Nemours And Company Thermosetting electroconductive paste for electroconductive bump use
JP3827569B2 (ja) * 2001-12-06 2006-09-27 旭化成エレクトロニクス株式会社 微細パターン接続用回路部品およびその形成方法
WO2004061935A1 (ja) 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
US20050161814A1 (en) 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP4255847B2 (ja) 2004-01-27 2009-04-15 田中貴金属工業株式会社 金属ペーストを用いた半導体ウェハーへのバンプの形成方法
JP2008177404A (ja) * 2007-01-19 2008-07-31 Fujikura Ltd 半導体装置、半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
US8974626B2 (en) 2015-03-10
JP2011194542A (ja) 2011-10-06
US20110236659A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP4559993B2 (ja) 半導体装置の製造方法
US7868457B2 (en) Thermo-compression bonded electrical interconnect structure and method
US8043893B2 (en) Thermo-compression bonded electrical interconnect structure and method
US8193040B2 (en) Manufacturing of a device including a semiconductor chip
US9362242B2 (en) Bonding structure including metal nano particle
JP5706794B2 (ja) マイクロスプリング接点を有するインターポーザ、ならびにインターポーザを製作する方法および使用する方法
TWI548319B (zh) 提供可撓性結構的方法及可撓性裝置
JP5520097B2 (ja) 微小構造体の製造方法
JP2000077479A (ja) チップ及び基板の応力除去用中間層
US8610269B2 (en) Semiconductor device, method for manufacturing semiconductor device, and circuit device using semiconductor device
US9374889B2 (en) Interposer and electronic component package
US20090029152A1 (en) Wafer Bonding Using Nanoparticle Material
US20140290059A1 (en) Anisotropic conductive film and method of making conductive connection
WO2008095405A1 (fr) Élément microélectronique et procédé de fabrication correspondant
US20060211171A1 (en) Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby
JP6656836B2 (ja) 実装構造体及びその製造方法
JP4398683B2 (ja) 多層配線基板の製造方法
JP4869322B2 (ja) 半導体装置および半導体装置の製造方法
GB2523983A (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
JPH0362927A (ja) 半導体装置およびその製造方法
JP2010118469A (ja) 半導体装置及びその製造方法
JP5227071B2 (ja) 半導体素子の実装方法
WO2010104001A1 (ja) 電子装置の製造方法及び電子装置の製造装置
JP2008261951A (ja) 可変形状鏡
KR101037744B1 (ko) 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140404

R150 Certificate of patent or registration of utility model

Ref document number: 5520097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees