JP2010118469A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010118469A
JP2010118469A JP2008290200A JP2008290200A JP2010118469A JP 2010118469 A JP2010118469 A JP 2010118469A JP 2008290200 A JP2008290200 A JP 2008290200A JP 2008290200 A JP2008290200 A JP 2008290200A JP 2010118469 A JP2010118469 A JP 2010118469A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting substrate
spacer
region
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008290200A
Other languages
English (en)
Other versions
JP5187148B2 (ja
Inventor
Kozo Shimizu
浩三 清水
Seiki Sakuyama
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008290200A priority Critical patent/JP5187148B2/ja
Publication of JP2010118469A publication Critical patent/JP2010118469A/ja
Application granted granted Critical
Publication of JP5187148B2 publication Critical patent/JP5187148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】カーボンナノチューブに接着剤が付着して硬化すると弾性を利用した接触が損われるため、半導体チップとスペーサの間の隙間を通過しにくくし、付着を防ぐ接着剤を提供する。
【解決手段】半導体チップ50が、実装基板10に間隙を隔てて対向し、実装基板の電極と接続部材55が電気的に接続する。実装基板と半導体チップとの間にスペーサ21が配置され、間隙を確保し、平面視において実装基板及び半導体チップの電極が分布する領域を取り囲む。スペーサ、実装基板、及び半導体チップで囲まれた空洞の外側に接着剤35が配置される。接着剤は、半導体チップの表面の第1の領域と実装基板の表面の第2の領域とに密着して半導体チップを実装基板に固定する。スペーサに対する接着剤の親和性が、半導体チップの第1の領域に対する親和性及び実装基板の第2の領域に対する親和性のいずれよりも低い。
【選択図】図2

Description

本発明は、実装基板に半導体チップを実装し、接着剤で固定した半導体装置及びその製造方法に関する。
従来、半導体チップを実装基板に実装する場合、半田等の金属からなる金属バンプにより、実装基板上の電極と半導体チップ上の電極とを、機械的及び電気的に接続していた。
半導体チップの集積度が向上し、電極の微細化が進むと、金属バンプを流れる電流密度が増大する。このため、エレクトロマイグレーションにより、金属バンプを構成している金属原子が移動し易くなる。金属原子の移動は、バンプの断線を引き起こす。
さらに、半田溶融接合の際に、半導体チップと実装基板が高温になる。実装後、半導体チップ及び実装基板が室温まで低下すると、両者の熱膨張係数の相違によって応力が発生する。通常、実装基板の熱膨張係数は、半導体チップの熱膨張係数の10倍以上である。このとき、半導体チップ及び実装基板が室温まで低下すると、実装基板がより大きく収縮する。これにより、半導体チップに、面内方向の圧縮応力が印加される。応力が発生すると、機械的に最も弱い部分に破壊が生ずる。例えば、金属バンプ、半導体チップの低誘電率絶縁材料等が破壊されてしまう。なお、実装後の動作時における温度変化によっても、同様の応力が発生する。
カーボンナノチューブを用いて、実装基板の接点と半導体チップの接点とを電気的に接続する技術が知られている(特許文献1)。カーボンナノチューブを用いると、金属を用いた場合に比べて、エレクトロマイグレーションによる断線が生じにくい。カーボンナノチューブの弾性により、応力の集中を抑制し、機械的破壊を防止することができる。
特開2007−311700号公報
半導体チップを実装基板に実装した後、両者間の隙間にアンダーフィルと呼ばれる封止剤を、キャピラリフロー(毛細管流動)を利用して流し込み、半導体チップを実装基板に固定する方法が一般的である。カーボンナノチューブ等の弾性を有する接続部材が封止剤に濡れた状態で封止剤が硬化すると、接続部材に期待されている弾性が損なわれる。
上記課題を解決するための半導体装置は、
実装面に複数の電極が形成されている実装基板と、
前記実装基板に間隙を隔てて対向し、該実装基板上の電極に対応する位置に電極が形成されている半導体チップと、
前記実装基板の電極と、前記半導体チップの対応する電極とを電気的に接続する接続部材と、
前記実装基板と前記半導体チップとの間に配置され、該実装基板と該半導体チップとの間に間隙を確保し、平面視において、前記実装基板及び前記半導体チップの電極が分布する領域を取り囲むスペーサと、
前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側に配置され、前記半導体チップの表面の第1の領域と前記実装基板の表面の第2の領域とに密着して該半導体チップを該実装基板に固定し、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤と
を有する。
上記課題を解決するための半導体装置の製造方法は、
実装面に複数の電極が形成されている実装基板の該実装面に、該電極が分布する領域を取り囲む平面形状を持つスペーサを配置する工程と、
前記スペーサを介して、前記実装基板の上に半導体チップを配置し、該半導体チップの表面に形成されている複数の電極を、それぞれ前記実装基板の実装面に形成されている複数の電極に電気的に接続する工程と、
前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側において、前記半導体チップの表面の第1の領域から前記実装基板の表面の第2の領域まで連続するように、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤を塗布する工程と、
塗布された前記接着剤を硬化させる工程と
を有する。
接着剤とスペーサとの親和性が低いため、実装基板、半導体チップ、及びスペーサで囲まれた空洞内に侵入し難くなる。
実施例を説明する前に、半導体チップを接着剤で実装基板に固定する方法の一例について説明する。
図4Aに示すように、実装基板10と半導体チップ50とが、相互に対向して配置されている。両者の間に、半導体チップ50の外周線に沿う枠状のスペーサ20が配置されている。スペーサ20は、実装基板10に接着剤で固定されている。半導体チップ50は、接着剤30によりスペーサ20に固定されている。接着剤30は、半導体チップ50の外周近傍の表面をスペーサ20の上面に接触させた状態で、半導体チップ50の外周に沿って塗布される。半導体チップ50の電極と実装基板10の電極とは、カーボンナノチューブ55により相互に電気的に接続される。
図4Bに示すように、カーボンナノチューブ55の長さのばらつき等により、半導体チップ50の外周の一部分において、半導体チップ50とスペーサ20との間に隙間56が発生する場合がある。隙間56が発生していると、接着剤30を塗布した時点で、毛細管現象により、接着剤30が実装基板10と半導体チップ50との間の空間に侵入してしまう。この空間に侵入した接着剤30aは、カーボンナノチューブ55に接触した状態で硬化し、カーボンナノチューブ55の弾性を損なう。
図1A〜図1Eを参照して、実施例1による半導体装置の製造方法について説明する。
図1Aに示すように、実装基板10と半導体チップ50とを、実装基板10の実装面と半導体チップ50の素子形成面とを相互に対向させて配置する。実装基板10の実装面に、複数の電極22が形成されている。実装基板10は、例えば複数の配線層が形成されたプリント配線板である。実装基板10の実装面のうち電極22が形成されていない領域は、例えばソルダーレジスト23で覆われている。実装基板10の実装面に、スペーサ21が配置されている。スペーサ21は、半導体チップ50の外周線に沿う平面形状及び寸法を有する。スペーサ21には、無極性の樹脂、例えばパラフィンが用いられる。パラフィンとして、接着剤を硬化させる後の工程における加熱温度よりも高い融点を持つものを用いる必要がある。例えば、融点198℃のテトラクロロナフタレンや、融点194℃のヘキサクロロナフタレン等を用いることができる。また、パラフィン以外に、ポリテトラフルオロエチレン(PTFE)等を用いることも可能である。
半導体チップ50の素子形成面に、複数の電極51が形成されている。複数の電極51は、それぞれ実装基板10の実装面に形成されている電極22に対応する位置に配置されている。半導体チップ50の素子形成面のうち、電極51が形成されていない領域は、絶縁性の保護膜52で覆われている。保護膜52には、酸化シリコン、窒化シリコン等が用いられる。
電極51の各々から、複数のカーボンナノチューブ55が延びている。カーボンナノチューブ55の形成方法は、例えば特開2007−311700号公報に説明されている。以下、カーボンナノチューブ55の形成方法について説明する。
シリコンからなる成長用基板に、厚さ5nmのアルミニウム(Al)膜と、厚さ2nmの鉄(Fe)膜とを順番に形成する。この成長用基板に、化学気相成長(CVD)により、カーボンナノチューブを成長させる。プロセスガスとしてアセチレンガスを用い、キャリアガスとしてアルゴンガスまたは水素ガスを用いる。成長圧力は100Paとし、成長温度は600℃とする。カーボンナノチューブの長さは成長時間により制御可能である。本実施例1では、カーボンナノチューブの長さを100μmとする。
半導体チップ50の電極51の表面に、導電性微粒子を含む接着剤、例えば銀(Ag)ペーストを塗布しておく。成長用基板に成長したカーボンナノチューブの先端を、半導体チップ50の電極51の表面に押し当てる。この状態で、導電性微粒子を含む接着剤を硬化させることにより、カーボンナノチューブを電極51に固定する。その後、成長用基板を半導体チップ50から引き離す。電極51に固定されたカーボンナノチューブが半導体チップ50側に残り、その他のカーボンナノチューブは、成長用基板と共に、半導体チップ50から引き離される。
図1Bに、実装基板10及びスペーサ21の平面図を示す。図1Bの一点鎖線1A−1Aにおける断面図が図1Aに相当する。スペーサ21は、幅0.5mmの枠状の平面形状を有し、電極22が分布する領域を取り囲むように位置決めされる。半導体チップ50の平面形状が正方形である場合には、スペーサ21は、正方形の外周線に沿う形状を有する。また、スペーサ21は、接着剤により実装基板10に接着され、固定されている。
図1Cに示すように、半導体チップ50の電極51を、実装基板10の対応する電極22に位置合わせし、カーボンナノチューブ55の先端を電極22に接触させる。半導体チップ50に荷重を加えて、その素子形成面の外周部近傍の領域をスペーサ21に接触させる。このとき、カーボンナノチューブ55が弾性変形の範囲内で湾曲するように、スペーサ21の高さが選択されている。半導体チップ50、実装基板10、及びスペーサ21で囲まれた空洞60が画定される。空洞60内に、カーボンナノチューブ55が収容される。
図1Dに示すように、半導体チップ50がスペーサ21に接触した状態で、接着剤35を塗布する。接着剤35は、半導体チップ50の外周線に接する背面(素子形成面とは反対側の表面)の第1の領域50Aと、実装基板10の実装面のうちスペーサ21の外側の第2の領域10Aとに密着し、第1の領域50Aから第2の領域10Aまで連続する。接着剤35には、スペーサ21に対する親和性が、半導体チップ50の第1の領域50Aに対する親和性、及び実装基板10の第2の領域10Aに対する親和性のいずれよりも低いものが用いられる。例えば、接着剤35として、エポキシ系樹脂、フェノキシ系樹脂、シアネートエステル系樹脂を用いることができる。
接着剤35を、150℃で30分間加熱することにより、硬化させる。これにより、半導体チップ50が実装基板10に固定される。接着剤35は、空洞60の外側に配置され、空洞60内には侵入しない。
図1Eに示すように、接着剤35が硬化した後に、荷重を解放する。この半導体装置の信頼性評価のために、−25℃の125℃との間で、500サイクルの温度サイクル試験を行った。その結果、半導体チップ50の電極51と、実装基板10の電極22との間の抵抗上昇率は10%以下であった。また、温度121℃、湿度85%の環境下に1000時間放置したところ、抵抗上昇率は10%以下であった。
図2に、半導体チップ50とスペーサ21との間に、部分的に隙間56が形成されている場合の半導体装置の断面図を示す。カーボンナノチューブ55の長さのばらつき等により、半導体チップ50とスペーサ21との間に隙間が発生する場合がある。スペーサ21に対する接着剤35の親和性が低いため、接着剤35は、隙間56を通って空洞60内に侵入することはない。
接着剤35が空洞60内に侵入しないため、半導体チップ50を実装基板10に固定した後も、カーボンナノチューブ55の弾性を維持することができる。
実施例1においては、スペーサ21が接着剤で実装基板10に接着されている。半導体チップ50を実装基板10に対向させて荷重を加えるときに、スペーサ21の位置が固定されているため、半導体チップ50の位置決めを容易にすることができる。ただし、半導体チップ50は、接着剤35により、実装基板10に接着されるため、必ずしもスペーサ21を実装基板10に接着しておく必要はない。スペーサ21は、半導体チップ50を実装基板10に固着させる機能を持つのではなく、半導体チップ50と実装基板10との間に、空洞60を確保する機能を持つ。
上記実施例1では、スペーサ21に無極性の樹脂を用い、接着剤35に、スペーサとの親和性が低いものを用いた。無極性のスペーサ21との親和性が低い接着剤35として、極性を有する樹脂を用いることができる。スペーサ21に無極性の樹脂を用い、接着剤35に極性のある樹脂を用いたのは、半導体チップ50の第1の領域50A及び実装基板10の第2の領域10Aと、接着剤35との親和性を高めるためである。
逆に、半導体チップ50の第1の領域50A及び実装基板10の第2の領域10Aに対して、無極性の接着剤の親和性が高い場合には、接着剤35に無極性の樹脂を用い、スペーサ21に極性を有する樹脂を用いればよい。
上記実施例1では、カーボンナノチューブ55により半導体チップ50の電極51と、実装基板10の電極22とを電気的に接続したが、他の接続部材を用いて接続してもよい。なお、応力による断線を防止するために、接続部材として、弾性を有するものを用いることが好ましい。
図3に、実施例2による実装基板10及びスペーサ21の平面図を示す。実施例1では、図1Bに示したように、スペーサ21が平面視において閉じた枠状であったが、実施例2においては、スペーサ21が、正方形の相互に対向する一対の辺の中央に相当する位置で、2つの部分に分離されている。スペーサ21を構成する2つの部分を実装基板10の実装面に配置するときに、2つの部分の両端同士を接触させてもよいし、両端の端面同士が間隙21Aを介して対向するようにしてもよい。この間隙21Aを、接着剤35が侵入しない程度まで狭くすれば、実施例1の図1Dに示した工程において、接着剤35を塗布したときに、接着剤35が空洞60内に侵入することを防止できる。
パラフィン等の板を抜き打ちすることによりスペーサ21を形成する場合、実施例1のように、スペーサ21が閉じた枠状であれば、スペーサ21の内側の正方形または長方形の部分が無駄になる。実施例2のように、スペーサ21を2つの部分に分割すると、無駄な部分が発生しなくなり、パラフィン等の板を有効利用することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
(1A)及び(1B)は、それぞれ実施例による半導体装置の製造方法の製造途中段階における装置の断面図及び平面図である。 (1C)及び(1D)は、実施例1による半導体装置の製造方法の製造途中段階における装置の断面図であり、(1E)は、実施例1による半導体装置の断面図である。 実施例1の変形例による半導体装置の断面図である。 実施例2による半導体装置の実装基板及びスペーサの平面図である。 (4A)及び(4B)は、比較例による半導体装置の断面図である。
符号の説明
10 実装基板
10A 第2の領域
20、21 スペーサ
21A 間隙
22 電極
23 ソルダーレジスト
30、35 接着剤
50 半導体チップ
50A 第1の領域
51 電極
52 保護膜
55 カーボンナノチューブ(接続部材)
56 隙間
60 空洞

Claims (5)

  1. 実装面に複数の電極が形成されている実装基板と、
    前記実装基板に間隙を隔てて対向し、該実装基板上の電極に対応する位置に電極が形成されている半導体チップと、
    前記実装基板の電極と、前記半導体チップの対応する電極とを電気的に接続する接続部材と、
    前記実装基板と前記半導体チップとの間に配置され、該実装基板と該半導体チップとの間に間隙を確保し、平面視において、前記実装基板及び前記半導体チップの電極が分布する領域を取り囲むスペーサと、
    前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側に配置され、前記半導体チップの表面の第1の領域と前記実装基板の表面の第2の領域とに密着して該半導体チップを該実装基板に固定し、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤と
    を有する半導体装置。
  2. 前記スペーサは、無極性の樹脂で形成されており、前記接着剤は、極性を有する樹脂を含む請求項1に記載の半導体装置。
  3. 前記接続部材が、カーボンナノチューブであり、該カーボンナノチューブは湾曲しており、前記実装基板と前記半導体チップとの間の間隙を広げる向きの復元力を持つ請求項1または2に記載の半導体装置。
  4. 実装面に複数の電極が形成されている実装基板の該実装面に、該電極が分布する領域を取り囲む平面形状を持つスペーサを配置する工程と、
    前記スペーサを介して、前記実装基板の上に半導体チップを配置し、該半導体チップの表面に形成されている複数の電極を、それぞれ前記実装基板の実装面に形成されている複数の電極に電気的に接続する工程と、
    前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側において、前記半導体チップの表面の第1の領域から前記実装基板の表面の第2の領域まで連続するように、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤を塗布する工程と、
    塗布された前記接着剤を硬化させる工程と
    を有する半導体装置の製造方法。
  5. 前記半導体チップの電極を、前記実装基板の電極に電気的に接続する工程において、カーボンナノチューブを介して、前記半導体チップの電極を、前記実装基板の電極に電気的に接続する請求項4に記載の半導体装置の製造方法。
JP2008290200A 2008-11-12 2008-11-12 半導体装置及びその製造方法 Active JP5187148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008290200A JP5187148B2 (ja) 2008-11-12 2008-11-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008290200A JP5187148B2 (ja) 2008-11-12 2008-11-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010118469A true JP2010118469A (ja) 2010-05-27
JP5187148B2 JP5187148B2 (ja) 2013-04-24

Family

ID=42305963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008290200A Active JP5187148B2 (ja) 2008-11-12 2008-11-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5187148B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916735A (zh) * 2010-07-19 2010-12-15 江阴长电先进封装有限公司 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法
EP2871675A1 (en) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method
JP2019046878A (ja) * 2017-08-30 2019-03-22 富士通株式会社 電子装置、及び、電子装置の製造方法
JPWO2019146252A1 (ja) * 2018-01-23 2020-12-17 株式会社村田製作所 基板接合構造、および基板の接合方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303204A (ja) * 1997-04-28 1998-11-13 Nec Corp 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP2003303946A (ja) * 2002-04-12 2003-10-24 Sony Corp 固体撮像装置およびその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007311700A (ja) * 2006-05-22 2007-11-29 Fujitsu Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303204A (ja) * 1997-04-28 1998-11-13 Nec Corp 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP2003303946A (ja) * 2002-04-12 2003-10-24 Sony Corp 固体撮像装置およびその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007311700A (ja) * 2006-05-22 2007-11-29 Fujitsu Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916735A (zh) * 2010-07-19 2010-12-15 江阴长电先进封装有限公司 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法
EP2871675A1 (en) * 2013-11-06 2015-05-13 Mitsubishi Electric R & D Centre Europe B.V. Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method
WO2015068855A3 (en) * 2013-11-06 2015-07-16 Mitsubishi Electric Corporation Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method
JP2019046878A (ja) * 2017-08-30 2019-03-22 富士通株式会社 電子装置、及び、電子装置の製造方法
JPWO2019146252A1 (ja) * 2018-01-23 2020-12-17 株式会社村田製作所 基板接合構造、および基板の接合方法
JP7028262B2 (ja) 2018-01-23 2022-03-02 株式会社村田製作所 基板接合構造、および基板の接合方法

Also Published As

Publication number Publication date
JP5187148B2 (ja) 2013-04-24

Similar Documents

Publication Publication Date Title
JP4744360B2 (ja) 半導体装置
JP6132768B2 (ja) 放熱材料及びその製造方法
US20050255304A1 (en) Aligned nanostructure thermal interface material
JP4992461B2 (ja) 電子回路装置及び電子回路装置モジュール
US9362242B2 (en) Bonding structure including metal nano particle
JP5662565B2 (ja) 圧接型半導体装置及びその製造方法
JP5378585B2 (ja) 半導体装置
JPWO2009101664A1 (ja) 半導体装置の製造方法
JP6366723B2 (ja) 半導体装置およびその製造方法
JP2008210954A (ja) カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置
JP5187148B2 (ja) 半導体装置及びその製造方法
JP4407509B2 (ja) 絶縁伝熱構造体及びパワーモジュール用基板
JP5292772B2 (ja) 電子部品及びその製造方法
JP2010219397A (ja) 電子部品及びその製造方法
JP5186662B2 (ja) 電子部品及び電子部品の製造方法
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP5884625B2 (ja) 半導体デバイス
US8030759B2 (en) Heat conductive plate structure
JP6618745B2 (ja) 電子部品
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
JP5633356B2 (ja) 半導体装置および半導体装置の製造方法
JPH02135763A (ja) 半導体装置
JP2006140322A (ja) 光半導体装置用気密端子とその製造方法
JP2006024656A (ja) 半導体装置およびその製造方法
JP2009253073A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5187148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150