JP2010118469A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010118469A JP2010118469A JP2008290200A JP2008290200A JP2010118469A JP 2010118469 A JP2010118469 A JP 2010118469A JP 2008290200 A JP2008290200 A JP 2008290200A JP 2008290200 A JP2008290200 A JP 2008290200A JP 2010118469 A JP2010118469 A JP 2010118469A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting substrate
- spacer
- region
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体チップ50が、実装基板10に間隙を隔てて対向し、実装基板の電極と接続部材55が電気的に接続する。実装基板と半導体チップとの間にスペーサ21が配置され、間隙を確保し、平面視において実装基板及び半導体チップの電極が分布する領域を取り囲む。スペーサ、実装基板、及び半導体チップで囲まれた空洞の外側に接着剤35が配置される。接着剤は、半導体チップの表面の第1の領域と実装基板の表面の第2の領域とに密着して半導体チップを実装基板に固定する。スペーサに対する接着剤の親和性が、半導体チップの第1の領域に対する親和性及び実装基板の第2の領域に対する親和性のいずれよりも低い。
【選択図】図2
Description
実装面に複数の電極が形成されている実装基板と、
前記実装基板に間隙を隔てて対向し、該実装基板上の電極に対応する位置に電極が形成されている半導体チップと、
前記実装基板の電極と、前記半導体チップの対応する電極とを電気的に接続する接続部材と、
前記実装基板と前記半導体チップとの間に配置され、該実装基板と該半導体チップとの間に間隙を確保し、平面視において、前記実装基板及び前記半導体チップの電極が分布する領域を取り囲むスペーサと、
前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側に配置され、前記半導体チップの表面の第1の領域と前記実装基板の表面の第2の領域とに密着して該半導体チップを該実装基板に固定し、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤と
を有する。
実装面に複数の電極が形成されている実装基板の該実装面に、該電極が分布する領域を取り囲む平面形状を持つスペーサを配置する工程と、
前記スペーサを介して、前記実装基板の上に半導体チップを配置し、該半導体チップの表面に形成されている複数の電極を、それぞれ前記実装基板の実装面に形成されている複数の電極に電気的に接続する工程と、
前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側において、前記半導体チップの表面の第1の領域から前記実装基板の表面の第2の領域まで連続するように、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤を塗布する工程と、
塗布された前記接着剤を硬化させる工程と
を有する。
10A 第2の領域
20、21 スペーサ
21A 間隙
22 電極
23 ソルダーレジスト
30、35 接着剤
50 半導体チップ
50A 第1の領域
51 電極
52 保護膜
55 カーボンナノチューブ(接続部材)
56 隙間
60 空洞
Claims (5)
- 実装面に複数の電極が形成されている実装基板と、
前記実装基板に間隙を隔てて対向し、該実装基板上の電極に対応する位置に電極が形成されている半導体チップと、
前記実装基板の電極と、前記半導体チップの対応する電極とを電気的に接続する接続部材と、
前記実装基板と前記半導体チップとの間に配置され、該実装基板と該半導体チップとの間に間隙を確保し、平面視において、前記実装基板及び前記半導体チップの電極が分布する領域を取り囲むスペーサと、
前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側に配置され、前記半導体チップの表面の第1の領域と前記実装基板の表面の第2の領域とに密着して該半導体チップを該実装基板に固定し、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤と
を有する半導体装置。 - 前記スペーサは、無極性の樹脂で形成されており、前記接着剤は、極性を有する樹脂を含む請求項1に記載の半導体装置。
- 前記接続部材が、カーボンナノチューブであり、該カーボンナノチューブは湾曲しており、前記実装基板と前記半導体チップとの間の間隙を広げる向きの復元力を持つ請求項1または2に記載の半導体装置。
- 実装面に複数の電極が形成されている実装基板の該実装面に、該電極が分布する領域を取り囲む平面形状を持つスペーサを配置する工程と、
前記スペーサを介して、前記実装基板の上に半導体チップを配置し、該半導体チップの表面に形成されている複数の電極を、それぞれ前記実装基板の実装面に形成されている複数の電極に電気的に接続する工程と、
前記スペーサ、前記実装基板、及び前記半導体チップで囲まれた空洞の外側において、前記半導体チップの表面の第1の領域から前記実装基板の表面の第2の領域まで連続するように、前記スペーサに対する親和性が、前記半導体チップの前記第1の領域に対する親和性及び前記実装基板の前記第2の領域に対する親和性のいずれよりも低い接着剤を塗布する工程と、
塗布された前記接着剤を硬化させる工程と
を有する半導体装置の製造方法。 - 前記半導体チップの電極を、前記実装基板の電極に電気的に接続する工程において、カーボンナノチューブを介して、前記半導体チップの電極を、前記実装基板の電極に電気的に接続する請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008290200A JP5187148B2 (ja) | 2008-11-12 | 2008-11-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008290200A JP5187148B2 (ja) | 2008-11-12 | 2008-11-12 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118469A true JP2010118469A (ja) | 2010-05-27 |
JP5187148B2 JP5187148B2 (ja) | 2013-04-24 |
Family
ID=42305963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008290200A Active JP5187148B2 (ja) | 2008-11-12 | 2008-11-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5187148B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916735A (zh) * | 2010-07-19 | 2010-12-15 | 江阴长电先进封装有限公司 | 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法 |
EP2871675A1 (en) * | 2013-11-06 | 2015-05-13 | Mitsubishi Electric R & D Centre Europe B.V. | Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method |
JP2019046878A (ja) * | 2017-08-30 | 2019-03-22 | 富士通株式会社 | 電子装置、及び、電子装置の製造方法 |
JPWO2019146252A1 (ja) * | 2018-01-23 | 2020-12-17 | 株式会社村田製作所 | 基板接合構造、および基板の接合方法 |
WO2024120784A1 (de) * | 2022-12-07 | 2024-06-13 | Nanowired Gmbh | Verbinden von bauteilen |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303204A (ja) * | 1997-04-28 | 1998-11-13 | Nec Corp | 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造 |
JP2003303946A (ja) * | 2002-04-12 | 2003-10-24 | Sony Corp | 固体撮像装置およびその製造方法 |
JP2004179578A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2007311700A (ja) * | 2006-05-22 | 2007-11-29 | Fujitsu Ltd | 半導体装置 |
-
2008
- 2008-11-12 JP JP2008290200A patent/JP5187148B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303204A (ja) * | 1997-04-28 | 1998-11-13 | Nec Corp | 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造 |
JP2003303946A (ja) * | 2002-04-12 | 2003-10-24 | Sony Corp | 固体撮像装置およびその製造方法 |
JP2004179578A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2007311700A (ja) * | 2006-05-22 | 2007-11-29 | Fujitsu Ltd | 半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916735A (zh) * | 2010-07-19 | 2010-12-15 | 江阴长电先进封装有限公司 | 碳纳米管团簇作芯片凸点的倒装芯片封装结构的制作方法 |
EP2871675A1 (en) * | 2013-11-06 | 2015-05-13 | Mitsubishi Electric R & D Centre Europe B.V. | Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method |
WO2015068855A3 (en) * | 2013-11-06 | 2015-07-16 | Mitsubishi Electric Corporation | Pressure connection for a semiconductor die using flexible nanowires and corresponding manufacturing method |
JP2019046878A (ja) * | 2017-08-30 | 2019-03-22 | 富士通株式会社 | 電子装置、及び、電子装置の製造方法 |
JPWO2019146252A1 (ja) * | 2018-01-23 | 2020-12-17 | 株式会社村田製作所 | 基板接合構造、および基板の接合方法 |
JP7028262B2 (ja) | 2018-01-23 | 2022-03-02 | 株式会社村田製作所 | 基板接合構造、および基板の接合方法 |
WO2024120784A1 (de) * | 2022-12-07 | 2024-06-13 | Nanowired Gmbh | Verbinden von bauteilen |
Also Published As
Publication number | Publication date |
---|---|
JP5187148B2 (ja) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744360B2 (ja) | 半導体装置 | |
US20050255304A1 (en) | Aligned nanostructure thermal interface material | |
JP4992461B2 (ja) | 電子回路装置及び電子回路装置モジュール | |
WO2013046291A1 (ja) | 放熱材料及びその製造方法並びに電子機器及びその製造方法 | |
US9362242B2 (en) | Bonding structure including metal nano particle | |
WO2013105161A1 (ja) | 圧接型半導体装置及びその製造方法 | |
JP5187148B2 (ja) | 半導体装置及びその製造方法 | |
JP5378585B2 (ja) | 半導体装置 | |
JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2009101664A1 (ja) | 半導体装置の製造方法 | |
JP2008210954A (ja) | カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置 | |
JP6643481B2 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP4407509B2 (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP5292772B2 (ja) | 電子部品及びその製造方法 | |
JP2010219397A (ja) | 電子部品及びその製造方法 | |
JP5186662B2 (ja) | 電子部品及び電子部品の製造方法 | |
JP4964505B2 (ja) | 半導体装置およびその製造方法、並びに電子部品 | |
JP5884625B2 (ja) | 半導体デバイス | |
US8030759B2 (en) | Heat conductive plate structure | |
JP6618745B2 (ja) | 電子部品 | |
JP2009252956A (ja) | 実装フレーム、半導体装置及びその製造方法 | |
JP2009253073A (ja) | 半導体装置及びその製造方法 | |
JP5633356B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH02135763A (ja) | 半導体装置 | |
JP2006140322A (ja) | 光半導体装置用気密端子とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5187148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |