JP5633356B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体パッケージを回路基板にフリップチップ接合した半導体装置および半導体装置の製造方法に関するものである。

微細加工技術の進歩によってＬＳＩの高集積化・高機能化が格段に進み、その結果、一つの半導体パッケージにそれらＬＳＩを搭載することによって、半導体パッケージに必要とする電極端子数が飛躍的に増大した。それに対応する実装技術として、フリップチップ実装があり、現在多くの電子機器用半導体パッケージに用いられている。

図７に、従来のフリップチップ実装を行った半導体装置例の断面模式図を示す。この半導体装置１０１では、電子機器などに組み込まれる回路基板１０２と半導体パッケージ１０３との電気的接続を、半導体パッケージ電極１０４に接続したマトリックス状ないしアレー状に設置されたはんだバンプ（はんだ突起電極）１０５と相対する回路基板電極１０６とを接続させること、すなわちフリップチップ接続させることによって行う。多くの場合、半導体パッケージ１０３に搭載されたＬＳＩなど半導体素子１０７には、ヒートシンク１０８などが取り付けられる。

図７に示したようなフリップチップ実装された半導体装置１０１においては、半導体素子１０７から発生する熱の一部を、はんだバンプ１０５を介して回路基板１０２に逃がすことができる点で特長を有している。ワイヤボンディング実装では接続部でのこの効果は多くをできない。

特表２００７−５３１２４３号公報 特開２００５−５０８８２号公報

現在、ＬＳＩなど半導体素子の性能向上とともに、半導体素子からの発熱量も増大傾向にある。図７の、ヒートシンク１０８に代表される、半導体素子１０７上に搭載される冷却構造の冷却効率は、半導体素子１０７の発熱量増大に完全に対応できるような状況には無く、回路基板１０２方向に熱は流出する。その結果、はんだバンプ１０５で接合された接合部に伝播される熱量がより増大する。この接合部での熱の伝播量増大は、半導体素子１０７の負荷の変化による、はんだ接合部の疲労破壊や、また高温状態の継続によるはんだ接合部でのクリープ破壊が加速してしまい、図７中に示すような、破壊部１０９が生じ、半導体装置の信頼性を損ねる結果となる。

一般的なはんだ材料を接合部に用いた場合、接合部の信頼性は、その温度が１０℃上昇するごとに、約半分に低下するとされ、接合部に伝播する熱を積極的に逃す必要がある。特に回路基板の配線は熱伝導率約４００Ｗ／ｍ・Ｋの銅を用いており放熱効果が高く温度が低いため、回路基板の方向に熱を逃すことが重要となる。しかし、はんだの場合、熱伝導率は、およそ６０Ｗ／ｍ・Ｋであり、ヒートシンク材料である銅あるいはアルミニウムあるいはグラファイトなどのそれと比較すると劣るため回路基板への放熱が効果的では無い。

これらの観点から、回路基板と半導体パッケージを接続するフリップチップ接続する接続用バンプ材料として、ナノチューブを用いた構造材料のものの提案や、カーボン、金属などを含む有機樹脂材を用いたものの提案がある。しかし、前者は、バンプを構成するために十分な厚さのナノチューブ膜を得る点で実用上の困難さを伴い、後者は、得られる熱伝導率の点で必ずしも十分とは言えない。

そこで本発明の課題は、回路基板に半導体パッケージをフリップチップ実装するバンプ部において、この個所に伝播する熱を、回路基板の配線に効果的に逃すことが可能な実現性が高い構成を有する半導体装置を提供することにある。

本発明の半導体装置は、
半導体パッケージと、
回路基板と、
前記半導体パッケージと前記回路基板とをフリップチップ接続するための突起電極を備え、
前記突起電極は、前記半導体パッケージ及び前記回路基板の両接続点間を導通するグラファイト層を含むことを特徴とする。

また、本発明の半導体装置の製造方法は、
グラファイト層上に金属層が形成されたグラファイト導電構造層を形成する工程と、
前記グラファイト導電構造層を、導電性接合材料を介して接合してグラファイト積層構造を形成する工程と、
前記グラファイト積層構造から、半導体パッケージを回路基板にフリップチップ接合したとき、前記半導体パッケージ及び前記回路基板の両接続点間を前記グラファイト層が導通するようにグラファイト接続体を形成する工程と、
前記グラファイト接続体により半導体パッケージの突起電極を形成する工程と、
前記突起電極により前記半導体パッケージを回路基板にフリップチップ接合する工程と
を、有することを特徴とする。

本発明の半導体装置の構成にすることで、回路基板に半導体パッケージをフリップチップ実装するバンプ部において、この個所に伝播する熱を、回路基板の配線に効果的に逃すことが可能な、半導体装置が実現可能となる。

本発明の半導体装置におけるグラファイト導電構造層を説明する図 本発明の半導体装置におけるグラファイト積層構造物を説明する図 本発明の半導体装置におけるグラファイト接続体を説明する図 本発明の半導体装置におけるグラファイトバンプの形成を説明する図 本発明のフリップチップ実装の半導体装置を説明する図 本発明のフリップチップ実装の半導体装置の他の例を説明する図 従来のフリップチップ実装の半導体装置を説明する図

以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
（実施例）
図１〜図３に、本発明の半導体装置に用いる、「グラファイトバンプ」の形成工程を説明するための断面模式図および斜視模式図を示す。

先ず、図１に示すように、グラファイトシートなどからなるグラファイト層１の両面に金属層２を形成する。グラファイト層１の厚さは、例えば、１００〜７０μｍ程度で、熱伝導率は面方向に７００〜１６００Ｗ／ｍ・Ｋ程度のグラファイトシート（例えば、パナソニックエレクトロニックデバイス社製、ＰＧＳグラファイトシート、ＥＹＧＳ１２１８１０など）を用いることができる。グラファイトシートの代わりにグラファイトファイバーを用いても良い。

金属層２は、後述するように、はんだを用いてグラファイト層を何層にも積層して密着固定するためのものであって、例えば三層からなる。それらは、グラファイト層１上に、はんだと密着させるための密着層３、はんだと合金を造るためのバリア層４、そしてはんだとのぬれ性を向上させるための接合層５が順に形成される。密着層３は、例えばＴｉあるいはＣｒで、厚さ約１００ｎｍ、バリア層４は、例えばＮｉ（ニッケル）あるいはＰｔ（白金）あるいはＰｄ（パラジュウム）で、厚さ約２００ｎｍ、接合層５は、例えばＡｕ（金）で、厚さ約１００ｎｍであり、蒸着装置あるいはスパッタ装置などを用いて形成可能である。こうしてグラファイト層１の面に金属層２が形成されたものを、「グラファイト導電構造層６」と称する。

次に、図２（１）に示すように、グラファイト導電構造層６にはんだ７を薄く塗布し、これを数枚重ね合わせる。このとき、はんだの厚さは、約数十μｍ程度とする。これを厚くしすぎると、重ね合わせた個所の熱伝播が悪化する恐れがある。

こうしたものをリフロー処理し、はんだ７中に接合層５を拡散させ（はんだ拡散層８形成）、バリア層４と接合材料とで合金を作ること（バリア合金層９形成）で、隣り合ったグラファイト導電構造層６同士が、図２（２）に示すように接合し、本図の場合、はんだ拡散層８、バリア合金層９、そして密着層３からなる、はんだ接合層１０の３層で、グラファイト層１を４層を接合した構成のものを得ることができる。こうして出来たものを、グラファイト積層構造物１１と称する。

次に、図３に示すように、グラファイト積層構造物１３を、積層したグラファイト層１が回路基板や半導体パッケージの電極と接続する方向軸に平行となるように切り出し、その電極接続面１２のサイズを、接続される電極のサイズに適合するように切断して、グラファイト接続体１３を形成する。図３（１）は電極接続面１２両端が円形の場合、図３（２）は、矩形の場合を示す。

実施形成したグラファイト接続体１３の断面（円直径ないし矩形の一辺長）サイズ（Ｗ）は、４層グラファイト層のもので、約５００〜７００μｍ程度であり、典型的には約６００μｍである。長さ（ｈ）は、接続要件によって任意であるが、以降に述べる、接続用マスクを用いたグラファイトバンプ一括形成方法を用いるために、ｗ＜ｈの条件を満たすように形成し、例えば、断面サイズ（ｗ）の約６００μｍの場合は、長さ（ｈ）を約８００μｍとした。

図４は、グラファイト接続体１３を用いて、半導体パッケージの半導体パッケージ電極上に、グラファイトバンプ（グラファイト突起電極）を一括形成する工程を説明する断面模式図である。図４（１）において、例えば、グラファイト接続体１３として、断面直径（ｗ）６００μｍ、長さ（ｈ）８００μｍのものを用い、半導体パッケージ１４の裏面に半導体パッケージ電極１５が、１ｍｍピッチ（ｐ）、電極直径（ｄ）６００μｍでマトリックス状に形成されている半導体パッケージにグラファイトバンプを形成する。

先ず、半導体パッケージ電極１５上に接着材料であるはんだペースト又はフラックスを塗布する（図示せず）。これらの塗布工程は、既知のペースト印刷用マスクのセッティングとはんだペースト又はフラックスの印刷によって実施可能である。次に、図示するように、半導体パッケージ電極１５と同じ配置で、例えば、直径（ｓ）７００μｍの接続用マスク開口部１６を持つ、厚さ（ｔ）４００μｍのメタルマスク製などの接続用マスク１７を、その開口部と電極位置を合わせて、半導体パッケージ１４上に配置する。はんだペースト又はフラックスが塗布された半導体パッケージ電極１５は、接続用マスク開口部１６中に露出する。即ち、ここにおいて、グラファイト接続体１３の断面直径ｗ（６００μｍ）＜接続用マスク開口部の直径ｓ（７００μｍ）＜グラファイト接続体１３の長さｈ（８００μｍ）、が成立している。

そして、この接続用マスク１７上に、多数のグラファイト接続体１３を散布し、適宜揺動などすることによって、上記大小関係が成立することによって、全ての接続用マスク開口部１６中にグラファイト接続体１３を立てた形、つまりグラファイト接続体１３の一方の電極接続面１２がはんだペースト又はフラックス塗布の半導体パッケージ電極１５上に接した形で挿入することができる。そして、このままリフローを行い、接続用マスク１７を除くことで、図４（２）に示すように、半導体パッケージ１４上に、グラファイトバンプ１８を形成することができる。

そして、図５に示すように、回路基板１９の回路基板電極２０に対し、はんだペースト又はフラックス塗布を実施し、ボンディング装置を適用し、回路基板１９上へのグラファイトバンプ１８形成の半導体パッケージ１４のフリップチップ接合を行い、半導体装置２１を得ることができる。

図６に、グラファイト材料としてグラファイトファイバーを用いた半導体装置２１の例の断面斜視模式図を示す。例えば、直径１００μｍ程度のグラファイトファイバー２２の周囲に、前述と同様に金属層を形成したものを複数本束ねてはんだで接着して束線状のグラファイト積層構造物を形成し、それを切断してグラファイト接続体とし、これを用いた半導体パッケージ１４にグラファイトバンプ１８を形成する。これを用いて、回路基板１９にフリップチップ接合を行うことで、半導体装置２１を得ることができる。

本発明の半導体装置２１の回路基板１９と半導体パッケージ１４とのフリップチップ接続部には、上記の様に、半導体パッケージ及び回路基板の両接続点間を導通するグラファイト層が多層に形成されたグラファイトバンプを使用しており、このため半導体パッケージ１４の半導体素子からの発生熱は、このグラファイト層を通ってダイレクトに回路基板に達する。グラファイト層（＝グラファイトシート）の熱伝導率は、銅の２〜４倍であり、従来のはんだボール材料のはんだに比しては更に熱伝導率は１０〜２０倍以上も向上する。また、グラファイトシート自体、その熱伝導率の向上に加え、取り扱い性能も格段にレベルアップしているため、はんだによる多層化も可能となっており、グラファイトバンプの形成もより容易となっている。

本発明の半導体装置により、従来からの課題であった、フリップチップ接合部での疲労破壊やクリープ破壊の回避がより確実となる。

１ グラファイト層
２ 金属層
３ 密着層
４ バリア層
５ 接合層
６ グラファイト導電構造層
７ はんだ
８ はんだ拡散層
９ バリア合金層
１０ はんだ接合層
１１ グラファイト積層構造物
１２ 電極接続面
１３ グラファイト接続体
１４、１０３ 半導体パッケージ
１５、１０４ 半導体パッケージ電極
１６ 接続用マスク開口部
１７ 接続用マスク
１８ グラファイトバンプ
１９、１０２ 回路基板
２０、１０６ 回路基板電極
２１、１０１ 半導体装置
２２ グラファイトファイバー
１０５ はんだバンプ
１０７ 半導体素子
１０８ ヒートシンク
１０９ 破壊部

Claims (5)

1. 半導体パッケージと、
   回路基板と、
   前記半導体パッケージと前記回路基板とをフリップチップ接続するための突起電極を備え、
   前記突起電極は、前記半導体パッケージ及び前記回路基板の両接続点間を導通する、層状のグラファイト層上に複数の金属層が形成されたグラファイト導電構造層を含むことを特徴とする半導体装置。
2. 半導体パッケージと、
   回路基板と、
   前記半導体パッケージと前記回路基板とをフリップチップ接続するための突起電極を備え、
   前記突起電極は、グラファイト層上に金属層が形成されたグラファイト導電構造層が、導電性接合材料を介して接合された積層構造を有することを特徴とする半導体装置。
3. 前記突起電極は、接続方向軸に対して垂直な断面形状が円形又は多角形の柱状であることを特徴とする請求項１または２記載の半導体装置。
4. 前記金属層は、前記グラファイト層上に、密着層、バリア層、接合層の順に積層されたものであることを特徴とする請求項２記載の半導体装置。
5. グラファイト層上に金属層が形成されたグラファイト導電構造層を形成する工程と、
   前記グラファイト導電構造層を、導電性接合材料を介して接合してグラファイト積層構造を形成する工程と、
   前記グラファイト積層構造から、半導体パッケージを回路基板にフリップチップ接合したとき、前記半導体パッケージ及び前記回路基板の両接続点間を前記グラファイト層が導通するようにグラファイト接続体を形成する工程と、
   前記グラファイト接続体により半導体パッケージの突起電極を形成する工程と、
   前記突起電極により前記半導体パッケージを回路基板にフリップチップ接合する工程とを、有することを特徴とする半導体装置の製造方法。