JP2009253073A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009253073A JP2009253073A JP2008100195A JP2008100195A JP2009253073A JP 2009253073 A JP2009253073 A JP 2009253073A JP 2008100195 A JP2008100195 A JP 2008100195A JP 2008100195 A JP2008100195 A JP 2008100195A JP 2009253073 A JP2009253073 A JP 2009253073A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- semiconductor device
- semiconductor
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】
回路基板30と、一方の面上に突起状端子22を有し、回路基板30に、突起状端子22を介して電気的に接続された半導体素子10と、半導体素子10の他方の面上に接合層24を介して形成され、回路基板30に固定された封止用蓋体36とを有し、突起状端子22及び前記接合層24の少なくとも一方が、弾性体により構成されている。
【選択図】図1
Description
本発明の第1実施形態による半導体装置及びその製造方法について図1乃至図3を用いて説明する。
本発明の第2実施形態による半導体装置及びその製造方法について図4及び図5を用いて説明する。なお、図1乃至図3に示す第1実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本発明の第3実施形態による半導体装置及びその製造方法について図6乃至図8を用いて説明する。なお、図1乃至図5に示す第1及び第2実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本発明は上記実施形態に限らず種々の変形が可能である。
封止支持体(蓋体)としてのサイズ42×42×1mmの銅板に対して、半導体素子を搭載する15×15mmのエリアに、カーボン粒子を60wt%添加したシリコーン樹脂を印刷塗布し、応力緩和層を形成した。
蓋体としてアルミニウム板を用いる他は実施例1と同様にして半導体装置を組み立て、接続信頼性の評価を行った。
半導体素子表面のパッド電極部上に形成する突起上端子としてはんだバンプを用いる他は実施例1と同様にして半導体装置を組み立て、接続信頼性の評価を行った。
半導体素子表面のパッド電極部上に形成する突起上端子として金バンプを用いる他は実施例1と同様にして半導体装置を組み立て、接続信頼性の評価を行った。
応力緩和層としてウレタンゴム系樹脂を用いる他は実施例1と同様にして半導体装置を組み立て、接続信頼性の評価を行った。
応力緩和層の代わりにエポキシ系樹脂よりなる接着剤層を用いる他は第3実施形態の半導体装置の製造方法と同様にして半導体装置を組み立て、接続信頼性の評価を行った。
一方の面上に突起状端子を有し、前記回路基板に、突起状端子を介して電気的に接続された半導体素子と、
前記半導体素子の他方の面上に接合層を介して形成され、前記回路基板に固定された封止用蓋体とを有し、
前記突起状端子及び前記接合層の少なくとも一方が、弾性体により構成されている
ことを特徴とする半導体装置。
前記突起状電極は、炭素元素からなる複数の線状構造体の束により構成されている
ことを特徴とする半導体装置。
前記接合層は、ゲル状の弾力性組成物よりなる
ことを特徴とする半導体装置。
前記接合層は、弾性率が10〜800MPaの範囲の弾力性組成物よりなる
ことを特徴とする半導体装置。
前記弾力性組成物は、シリコーン系樹脂である
ことを特徴とする半導体装置。
前記弾力性組成物中に分散され、前記弾力性組成物よりも熱導電性の高いフィラーを更に有する
ことを特徴とする半導体装置。
前記接合層は、10〜70wt%の割合で前記フィラーを含有する
ことを特徴とする半導体装置。
前記半導体素子の他方の面上に、接合層を介して封止用蓋体を接着する工程と、
前記半導体素子の突起状端子が、回路基板上の所定の電極に接続されるように、前記半導体素子の前記一方の面と前記回路基板とを対向させ、前記封止用蓋体を前記回路基板に固定する工程とを有し、
前記突起状端子及び前記接合層の少なくとも一方を、弾性体により形成する
ことを特徴とする半導体装置の製造方法。
前記半導体素子の突起状端子が、回路基板上の所定の電極に接続されるように、前記半導体素子の前記一方の面と前記回路基板とを対向させ、前記半導体素子を前記回路基板に搭載する工程と、
前記半導体素子の他方の面上に、ゲル状の弾力性組成物よりなる接合層を形成する工程と、
前記半導体素子が搭載された前記回路基板に、前記接合層を介して前記半導体素子と接合されるように、封止用蓋体を固定する工程と
を有することを特徴とする半導体装置の製造方法。
12…基板
14,32…パッド電極
16…パッシベーション膜
18…Al膜
20…Fe膜
22…突起状端子
24…応力緩和層
26…蓋体
28…接着剤層
30…回路基板
34…枠体
36…ヒートスプレッダ
38…アンダーフィル接着剤層
Claims (5)
- 回路基板と、
一方の面上に突起状端子を有し、前記回路基板に、突起状端子を介して電気的に接続された半導体素子と、
前記半導体素子の他方の面上に接合層を介して形成され、前記回路基板に固定された封止用蓋体とを有し、
前記突起状端子及び前記接合層の少なくとも一方が、弾性体により構成されている
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記突起状電極は、炭素元素からなる複数の線状構造体の束により構成されている
ことを特徴とする半導体装置。 - 請求項1又は2記載の半導体装置において、
前記接合層は、ゲル状の弾力性組成物よりなる
ことを特徴とする半導体装置。 - 半導体素子の一方の面上に、突起状端子を形成する工程と、
前記半導体素子の他方の面上に、接合層を介して封止用蓋体を接着する工程と、
前記半導体素子の突起状端子が、回路基板上の所定の電極に接続されるように、前記半導体素子の前記一方の面と前記回路基板とを対向させ、前記封止用蓋体を前記回路基板に固定する工程とを有し、
前記突起状端子及び前記接合層の少なくとも一方を、弾性体により形成する
ことを特徴とする半導体装置の製造方法。 - 半導体素子の一方の面上に、突起状端子を形成する工程と、
前記半導体素子の突起状端子が、回路基板上の所定の電極に接続されるように、前記半導体素子の前記一方の面と前記回路基板とを対向させ、前記半導体素子を前記回路基板に搭載する工程と、
前記半導体素子の他方の面上に、ゲル状の弾力性組成物よりなる接合層を形成する工程と、
前記半導体素子が搭載された前記回路基板に、前記接合層を介して前記半導体素子と接合されるように、封止用蓋体を固定する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100195A JP2009253073A (ja) | 2008-04-08 | 2008-04-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100195A JP2009253073A (ja) | 2008-04-08 | 2008-04-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009253073A true JP2009253073A (ja) | 2009-10-29 |
Family
ID=41313480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008100195A Pending JP2009253073A (ja) | 2008-04-08 | 2008-04-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009253073A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014109014A1 (ja) * | 2013-01-09 | 2014-07-17 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222652A (ja) * | 1995-02-16 | 1996-08-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2007311700A (ja) * | 2006-05-22 | 2007-11-29 | Fujitsu Ltd | 半導体装置 |
-
2008
- 2008-04-08 JP JP2008100195A patent/JP2009253073A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222652A (ja) * | 1995-02-16 | 1996-08-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2007311700A (ja) * | 2006-05-22 | 2007-11-29 | Fujitsu Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014109014A1 (ja) * | 2013-01-09 | 2014-07-17 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JPWO2014109014A1 (ja) * | 2013-01-09 | 2017-01-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744360B2 (ja) | 半導体装置 | |
TW322611B (ja) | ||
JP3914654B2 (ja) | 半導体装置 | |
KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
JP4992461B2 (ja) | 電子回路装置及び電子回路装置モジュール | |
JP2008311584A (ja) | 半導体パッケージの実装構造 | |
JP2000269371A (ja) | 半導体装置および半導体実装構造体 | |
JP2008210954A (ja) | カーボンナノチューブバンプ構造体とその製造方法、およびこれを用いた半導体装置 | |
JP5298768B2 (ja) | 電子部品及びその製造方法 | |
JP5332775B2 (ja) | 電子部品及びその製造方法 | |
JP2008192984A (ja) | 半導体装置及びその製造方法 | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
JP4870048B2 (ja) | 電子部品装置及びその製造方法 | |
JP5187148B2 (ja) | 半導体装置及びその製造方法 | |
JP2010206142A (ja) | 電子部品及びその製造方法 | |
JP2006245076A (ja) | 半導体装置 | |
JP2009253073A (ja) | 半導体装置及びその製造方法 | |
JP4542842B2 (ja) | 電極間接続構造 | |
TWI284949B (en) | Bumped structure and its forming method | |
US20110068467A1 (en) | Semiconductor device and method of manufacturing same | |
US7119423B2 (en) | Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP4243077B2 (ja) | 半導体装置およびその製造方法 | |
JP3879675B2 (ja) | 半導体装置 | |
JP2001053106A (ja) | フリップチップ接続構造と電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121002 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20121128 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130313 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20130321 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20130426 Free format text: JAPANESE INTERMEDIATE CODE: A912 |