JP4870048B2 - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP4870048B2
JP4870048B2 JP2007213463A JP2007213463A JP4870048B2 JP 4870048 B2 JP4870048 B2 JP 4870048B2 JP 2007213463 A JP2007213463 A JP 2007213463A JP 2007213463 A JP2007213463 A JP 2007213463A JP 4870048 B2 JP4870048 B2 JP 4870048B2
Authority
JP
Japan
Prior art keywords
electronic component
conductive
mounting substrate
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007213463A
Other languages
English (en)
Other versions
JP2009049162A (ja
Inventor
浩三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007213463A priority Critical patent/JP4870048B2/ja
Publication of JP2009049162A publication Critical patent/JP2009049162A/ja
Application granted granted Critical
Publication of JP4870048B2 publication Critical patent/JP4870048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75313—Removable bonding head

Description

本発明は電子部品装置及びその製造方法に関するものであり、電子部品、特に、半導体チップを実装基板に実装するとともに、容易に取り外すことが可能であり実装部接合高さの調整を可能にするための構成に特徴のある電子部品装置及びその製造方法に関するものである。
従来、半導体チップを実装基板に実装する場合、半田等の金属からなる金属バンプにより、実装基板上の導電パッドと半導体チップ上の導電パッドとを、機械的及び電気的に接続していた。
近年の半導体チップの集積度の向上に伴って、導電パッドの微細化が進むと、金属バンプを流れる電流密度が増大し、このため、エレクトロマイグレーションにより、金属バンプを構成している金属原子が移動し易くなる。
この金属原子の移動は、バンプの断線を引き起こすという問題がある。
例えば、半田バンプを用いる場合、バンプ材料であるＳｎが移動し易く、Ｓｎが移動することによってＳｎ密度の低下した部分が生じると、密度の低下した部分で断線が生じ易くなる。
さらに、半田溶融接合の際に、半導体チップと実装基板が高温になるが、実装後、半導体チップ及び実装基板が室温まで降温する過程で、両者の熱膨張係数の相違によって応力が発生する。
通常、実装基板の熱膨張係数は、半導体チップの熱膨張係数の１０倍以上であるため、高温で半田接合した半導体チップ及び実装基板が室温まで降温すると、熱膨張係数の大きな実装基板がより大きく収縮するため、半導体チップに、面内方向の圧縮応力が印加されるが、応力が発生すると機械的に最も弱い部分に破壊が生ずる。
例えば、金属バンプや、半導体チップの層間絶縁膜等を構成する低誘電率絶縁材料等が破壊されてしまう。
なお、実装後の動作時における温度変化によっても同様の応力が発生する。
このような問題を解消するために、カーボンナノチューブを用いて、実装基板の導電パッドと半導体チップの導電パッドとを接続する技術が開示されている（例えば、特許文献１参照）ので、ここで、従来のカーボンナノチューブを用いた接続方法を説明する。
まず、プラズマ化学気相成長（ＰＥＣＶＤ）法により半導体チップの導電パッドからカーボンナノチューブを成長させたのち、カーボンナノチューブの根元を、半導体チップの導電パッドに埋め込むとともに、先端を実装基板の導電パッドに埋め込む。
即ち、カーボンナノチューブの両端が、半導体チップ及び実装基板の導電パッドに半田付けされた状態になり、これにより、カーボンナノチューブを介して、半導体チップが実装基板に機械的及び電気的に接続される。
カーボンナノチューブ１本に流すことができる電流密度は、従来の金属に比べて２〜３桁高いことが知られているため、エレクトロマイグレーションによる断線の発生が生じにくくなる。
また、カーボンナノチューブは柔軟性を持つため、実装された半導体チップは実装基板に対して面内方向に僅かに移動することができるため、熱膨張係数の相違に起因する機械的応力による破壊を防止することができることになる。
特表２００４−５２８７２７号公報
複数の半導体チップを１枚の実装基板に実装する場合、実装後の検査によって一部の半導体チップの動作不良が検出されると、動作不良が検出された半導体チップのみを交換（リペア）する必要がある。
例えば、半導体チップ各々の良品率が９９％であっても、１３個の半導体チップを１枚の実装基板に実装した半導体装置の良品率は８８％（≒０．９９13×１００％）まで低下してしまう。
ところが、金属バンプによる接続方法では一旦実装した半導体チップを取り外すことが困難であり、また、上記の特許文献１に記載されたカーボンナノチューブによる接続方法でもカーボンナノチューブの両端が、半導体チップ及び実装基板の導電パッドに半田付けされた状態になっているので、一旦実装した半導体チップを取り外すことが困難である。
そこで、本出願人は、半導体チップ側に成長させたカーボンナノチューブの他端を半田で接合することなく、押し付け機構で実装基板に押さえ付けることにより、半導体チップと実装基板との間の電気的接続を行うことによる半導体チップを着脱自在にすることを提案している（必要ならば、特願２００６−１４１５０４参照）ので、図９を参照して説明する。
図９参照
まず、複数の半導体チップ、例えば、２個の半導体チップ３１1 ，３１2 と実装面に導電パッド４１を形成するとともに、両側に一対の押し付け機構４２を備えたプリント配線基板等の実装基板４０、及び、両端に一対の窪み４５を形成したヒートスプレッダ４４を用意する。
この場合の半導体チップ３１1 ，３１2 の表面に設けた導電パッド３２1 ，３２2 の表面からカーボンナノチューブ３３1 ，３３2 を導電性接着剤を用いて転写することによって、半導体チップ３１1 ，３１2 の主面に対して垂直方向に延在するように設けている。
また、実装基板４０の実装面に設けた一対の押し付け機構４２が例えば、基部が実装基板４０に揺動可能に取り付けられた鉤型のピン部材４３から構成される。
次いで、カーボンナノチューブ３３1 ，３３2 と実装基板４０に設けた導電パッド４１が互いに対向するように当接させたのち、半導体チップ３１1 ，３１2 の背面に、ヒートスプレッダ４４を接触させる。
次いで、ピン部材４３をヒートスプレッダ４４に設けた窪み４５に当接・係合することによって、ヒートスプレッダ４４を介して半導体チップ３１1 ，３１2 を実装基板４０に押し付けて固定する。
この場合、カーボンナノチューブ３３1 ，３３2 は弾力性を有するため、半導体チップ３１1 ，３１2 を実装基板４１に押し付けると、カーボンナノチューブ３３1 ，３３2 が弾性変形するとともに、その復元力によって、カーボンナノチューブ３３1 ，３３2 の先端が実装基板４０の導電パッド４１に押し付けられる。
また、半導体チップ３１1 ，３１2 とヒートスプレッダ４４との間の摩擦力、及び、カーボンナノチューブ３３1 ，３３2 の先端と実装基板４０側の導電パッド４１との摩擦力により、半導体チップ１０の、実装面内に関する位置が拘束されることになる。
このように、実装基板４０の導電パッド４１と、半導体チップ３１1 ，３１2 の導電パッド３２1 ，３２2 とがカーボンナノチューブ３３1 ，３３2 を介して電気的に接続されており、カーボンナノチューブは、強いｓｐ２結合で構成されているため、エレクトロマイグレーションが生じにくくなる。
さらに、カーボンナノチューブ３３1 ，３３2 が弾性変形することによって、実装基板４０の導電パッド４１と、半導体チップ３１1 ，３１2 の導電パッド３２1 ，３２2 とが電気的に良好に接続される。
なお、複数のカーボンナノチューブ３３1 ，３３2 、ファンデルワールス力によって相互に弱く結合してカーボンナノチューブ束（ｂｕｎｄｌｅ）を構成する。
一方、実装基板４０と半導体チップ３１1 ，３１2 との熱膨張係数の差に起因して、一方が他方に対して相対的に膨張または縮小すると、カーボンナノチューブ３３1 ，３３2 が容易に弾性変形するため、実装基板４０と半導体チップ３１1 ，３１2 との相対的な変形による応力が、カーボンナノチューブ３３1 ，３３2 の弾性変形によって吸収されるため、実装基板４０と半導体チップ３１1 ，３１2 に加わる応力が軽減され、導電パッド４１と導電パッド３２1 ，３２2 との接続部分や半導体チップ３１1 ，３１2 自体の破壊を防止することができる。
また、カーボンナノチューブ３３1 ，３３2 は弾性変形するため高さの相違を十分吸収することが可能であるため、実装基板４０の導電パッド４１や、半導体チップ３１1 ，３１2 の導電パッド３２1 ，３２2 の高さを揃えておく必要はない。
さらに、複数の半導体チップ３１1 ，３１2 を１枚の実装基板４０に実装した後の検査で、一部の半導体チップ３１1 ，３１2 の不良が検出された場合、押し付け機構４２をヒートスプレッダ４４から外すことにより、不良と判定された半導体チップ３１1 ，３１2 のみを実装基板４０から容易に取り外すことができ、不良の半導体チップ３１1 ，３１2 に代えて、新たな半導体チップ３１1 ，３１2 を実装することが容易になる。
即ち、カーボンナノチューブ３３1 ，３３2 は実装基板４０の導電パッド４１に、カーボンナノチューブ３３1 ，３３2 の復元力によって接触しているのみであるため、半導体チップ３１1 ，３１2 を取り外しても、実装基板４０は何ら損傷を受けず、不良の半導体チップ３１1 ，３１2 を取り外した後に、実装基板４０の修復処理等を行う必要がない。
しかし、複数の半導体チップ３１1 ，３１2 を均一に押圧するためには、基部及び鉤型のピン部材４３からなる押し付け機構４２を精度良く形成する必要があるため、実装基板の製造コストが高くなる虞があるとともに、不良の半導体チップ３１1 ，３１2 を交換する際には、一対のピン部材４３による係合をバランス良く解除する必要があるため、係合解除作業が煩雑になるという問題もある。
したがって、本発明は、簡単な構成と簡単な操作により電子部品チップを実装基板に一定の高さに制御して実装するとともに、実装した電子部品チップを容易に取り外すことを可能にすることを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記の課題を解決するために、本発明は、電子部品装置において、実装面に複数の導電パッド２を設けた実装基板１と、実装基板１に設けた導電パッド２に対応する導電パッド２を有する電子部品チップ３と、実装基板１に設けた導電パッド２或いは電子部品チップ３に設けた導電パッド２の内の一方の導電パッド２から延びる複数の導電性ナノチューブ５と、導電性ナノチューブ５の先端が、導電性ナノチューブ５が形成されていない他方の導電パッド２に接触した状態で電子部品チップ３を実装基板１に非拘束で押圧する押圧部材６と、電子部品チップ３を実装基板１側に固定する接着剤８とを有することを特徴とする。
このように、導電性ナノチューブ５の先端が導電性ナノチューブ５が形成されていない他方の導電パッド２に接触した状態で電子部品チップ３を実装基板１に非拘束で押圧しているので、押圧のための構成が簡素化される。
この場合、電子部品チップ３は、スペーサ７を介して実装基板１に接着剤８により固定することが望ましく、電子部品チップ３を実装基板に一定の高さに制御して実装することが容易になる。
また、この場合、導電性ナノチューブ５が湾曲しており、その復元力によって、導電性ナノチューブ５の先端が、導電性ナノチューブ５の形成されていない他方の導電パッド２に押し付けられていることが望ましく、それによって、電気的導通を良好に確保することができる。
また、電子部品チップ３を囲むとともに、押圧部材６が電子部品チップ３を実装基板１に押圧するようにガイドするガイド部材９を設けることが望ましく、それによって、押圧部材６と電子部品チップ３との位置合わせが不要になるので、押圧部材６による押圧を簡単に且つ確実に行うことができる。
また、電子部品チップ３を、実装基板１上に複数個実装しても良く、その場合には、各電子部品チップ３を一つのガイド部材９で囲んでも良いし、各電子部品チップ３を個々に別個のガイド部材９で囲むようにしても良い。
また、本発明は、電子部品装置の製造方法において、実装面に複数の導電パッド２を設けた実装基板１に対して、実装基板１に設けた導電パッド２に対応する導電パッド２を有する電子部品チップ３を対向させて実装基板１に設けた導電パッド２或いは電子部品チップ３に設けた導電パッド２の内の一方の導電パッド２から延びる複数の導電性ナノチューブ５の先端が、導電性ナノチューブ５が形成されていない他方の導電パッド２に接触させた状態で電子部品チップ３の特性試験を行い、電子部品チップ３の特性に欠陥がある場合には、電子部品チップ３を交換し、電子部品チップ３の特性に欠陥がない場合には電子部品チップ３を実装基板１側に接着剤８により固定することを特徴とする。
このように、接着剤８による固定の前に電子部品チップ３の特性試験を行っているので、接着剤８による固定の前には電子部品チップ３は着脱自在であるので、実装後の検査によって一部の電子部品チップ３の動作不良が検出された場合に、動作不良が検出された半導体チップ３のみを交換（リペア）することが容易になる。
また、半導体チップ３の交換の際には、半導体チップ３はまだ接着剤８により固定されていないので、半導体チップ３を取り外した後に、実装基板１の修復処理等を行う必要がない。
この場合の電子部品チップ３の特性試験は、電子部品チップ３を押圧部材６を用いて実装基板１側に押圧し、導電性ナノチューブ５を湾曲させた状態で行うことが望ましく、それによって、使用状態における特性試験が可能になる。
本発明によれば、導電性ナノチューブの先端が、対応する導電パッドに接触することにより電気的接続が確保されるが、接着剤による固定の前では単に接触しているのみであるため、実装基板から電子部品チップを容易に取り外すことができる。
本発明は、実装面に複数の導電パッドを設けた実装基板に対して、実装基板に設けた導電パッドに対応する導電パッドを有する半導体チップ等の電子部品チップをスペーサを介して電子部品チップを実装基板に一定の高さに制御して対向載置し、電子部品チップを囲むガイド部材により重り板部材等の押圧部材をガイドしてこの押圧部材により電子部品チップを実装基板に押圧して実装基板に設けた導電パッド或いは電子部品チップに設けた導電パッドの内の一方の導電パッドから延びる複数の導電性ナノチューブの先端が、導電性ナノチューブが形成されていない他方の導電パッドに接触させた状態で電子部品チップの特性試験を行い、電子部品チップの特性に欠陥がある場合には、電子部品チップを交換し、電子部品チップの特性に欠陥がない場合には電子部品チップを実装基板側にスペーサを介して接着剤により固定するものである。
ここで、図２乃至図４を参照して、本発明の実施例１の半導体装置の製造方法を説明する。
図２参照
まず、例えば、ＡｌＮをベースにするとともに、表面に導電パッド１１を形成した実装基板１０を用意する。
この導電パッド１１は、例えば、Ｃｕからなる薄膜パターン１２の表面を、Ｎｉ膜１３で覆い、さらにその表面をＡｕ膜１４で覆った積層構造からなり、また、その平面形状は、例えば、正方形または長方形である。
一方、半導体チップ２０は、例えば、表面に多数のトランジスタや多層配線等が形成された基板２１の最上層にＡｌパッド２２を設けるとともに、その表面を覆うように保護膜２３を設け、この保護膜２３にＡｌパッド２２の表面の一部の領域を露出させる開口を形成する。
次いで、開口部に例えば、Ｔｉ膜２５及びＮｉ膜２６を順次積層して、Ａｌパッド２２に接続する導電パッド２４を形成したのち、導電パッド２４の表面に別途成長させた導電性カーボンナノチューブ２７を導電性接着剤を用いて転写する。
なお、この場合の導電性カーボンナノチューブ２７の長さは例えば、１２０μｍである。
図３参照
次いで、実装基板１０上に、例えば、ステンレス製のガイド部材１５を位置合わせし、接着剤を用いて固定したのち、例えば、厚さが１００μｍの樹脂製のスペーサ１６をガイド部材１５の内側に接着剤を用いて配置・固定する。
なお、この場合のガイド部材１５は半導体チップ２０を内包できる程度のサイズの枠状部材であり、また、スペーサ１６も枠状である。
次いで、半導体チップ２０を半導体チップ２０の導電パッド２４に転写成長した導電性カーボンナノチューブ２７の先端を、実装基板１０に設けた導電パッド１１に接触させる。
図４参照
次いで、例えば、ＳＵＳ３０３からなるオモリ１７をガイド部材１５にガイドされて半導体チップ２０の背面を押圧するように載置して接触導通を確保する。
このとき、導電性カーボンナノチューブ２７が弾性変形して、その先端が導電パッド１１に押し付けられる。
次いで、オモリ１７により半導体チップ２０を実装基板１０に押し付けた状態で、半導体チップ２０の動作テストを行い、動作不良の場合には、オモリ１７を引き上げて半導体チップ２０を交換して、再び、オモリ１７により半導体チップ２０を実装基板１０に押し付けた状態で、半導体チップ２０の動作テストを行う。
この場合、半導体チップ２０は、オモリ１７により実装基板１０に押圧されて接触導通を確保しているだけであるので着脱自在であり、チップ交換は容易である。
そして、動作テストで正常動作が確認された場合には、ガイド部材１５とオモリ１７との間に設けた間隙（図示を省略）から半導体チップ２０とスペーサ１６との境界に硬化前の接着剤１８を充填したのち、接着剤１８を硬化させる。
この場合の接着剤１８の充填は、例えば、毛細管現象を利用して容易に行うことができる。
また、接着剤１８としては、硬化した後も実装基板１０及び半導体チップ２０のいずれよりも柔軟性に富んでいる（弾性率の大きい）樹脂等を用いる。
最終的には、接着剤１８によって、半導体チップ１０がスペーサ１６に押し付けられた状態が維持されるとともに、オモリ１７による押圧状態が維持される。
また、導電性カーボンナノチューブ２７の湾曲状態は、スペーサ１６の厚さで制御されることになる。
本発明の実施例１によれば、導電性カーボンナノチューブの先端が、対応する導電パッドに接触することにより電気的接続が確保されるが、接着剤による固定の前では単に接触しているのみであるため、実装基板から半導体チップを容易に取り外すことができる。
また、押圧の際にガイド部材とオモリを使用するだけであるので、押圧機構が簡単になり、半導体チップの着脱機構を安価に構成することができる。
次に、図５乃至図７を参照して、本発明の実施例２の半導体装置の製造方法を説明するが、この実施例２は、導電性カーボンナノチューブを実装基板に設けた導電パッドに転写しただけで、他の構成は上記の実施例１と同様である。
図５参照
まず、例えば、ＡｌＮをベースにするとともに、表面に、例えば、Ｃｕからなる薄膜パターン１２の表面を、Ｎｉ膜１３で覆い、さらにその表面をＡｕ膜１４で覆った積層構造からなる導電パッド１１を形成した実装基板１０を用意し、導電パッド１１の表面に別途成長させた導電性カーボンナノチューブ１９を導電性接着剤を用いて転写する。
なお、この場合の導電性カーボンナノチューブ１９の長さは例えば、１２０μｍである。
一方、半導体チップ２０は、例えば、表面に多数のトランジスタや多層配線等が形成された基板２１の最上層にＡｌパッド２２を設けるとともに、その表面を覆うように保護膜２３を設け、この保護膜２３にＡｌパッド２２の表面の一部の領域を露出させる開口を形成し、この開口部に例えば、Ｔｉ膜２５及びＮｉ膜２６を順次積層して、Ａｌパッド２２に接続する導電パッド２４を形成する。
図６参照
次いで、実装基板１０上に、例えば、ステンレス製のガイド部材１５を位置合わせし、接着剤を用いて固定したのち、例えば、厚さが１００μｍの樹脂製のスペーサ１６をガイド部材１５の内側に接着剤を用いて配置・固定する。
なお、この場合のガイド部材１５は半導体チップ２０を内包できる程度のサイズの枠状部材であり、また、スペーサ１６も枠状である。
次いで、半導体チップ２０を半導体チップ２０の導電パッド２４を実装基板１０に設けた導電パッド１１に転写成長した導電性カーボンナノチューブ１９の先端に接触させる。
図７参照
次いで、例えば、ＳＵＳ３０３からなるオモリ１７をガイド部材１５にガイドされて半導体チップ２０の背面を押圧するように載置して接触導通を確保する。
このとき、導電性カーボンナノチューブ１９が弾性変形して、その先端が導電パッド２４に押し付けられる。
次いで、オモリ１７により半導体チップ２０を実装基板１０に押し付けた状態で、半導体チップ２０の動作テストを行い、動作不良の場合には、オモリ１７を引き上げて半導体チップ２０を交換して、再び、オモリ１７により半導体チップ２０を実装基板１０に押し付けた状態で、半導体チップ２０の動作テストを行う。
この場合、半導体チップ２０は、オモリ１７により実装基板１０に押圧されて接触導通を確保しているだけであるので着脱自在であり、チップ交換は容易である。
そして、動作テストで正常動作が確認された場合には、ガイド部材１５とオモリ１７との間に設けた間隙（図示を省略）から半導体チップ２０とスペーサ１６との境界に硬化前の接着剤１８を充填したのち、接着剤１８を硬化させる。
最終的には、接着剤１８によって、半導体チップ２０がスペーサ１６に押し付けられた状態が維持されるとともに、オモリ１７による押圧状態が維持される。
また、導電性カーボンナノチューブ１９の湾曲状態は、スペーサ１６の厚さで制御されることになる。
本発明の実施例２の場合も上記の実施例１と同様に、導電性カーボンナノチューブの先端が、対応する導電パッドに接触することにより電気的接続が確保されるが、接着剤による固定の前では単に接触しているのみであるため、実装基板から半導体チップを容易に取り外すことができる。
また、押圧の際にガイド部材とオモリを使用するだけであるので、押圧機構が簡単になり、半導体チップの着脱機構を安価に構成することができる。
次に、図８を参照して、本発明の実施例３の半導体装置の製造方法を説明するが、この実施例３は、実装基板に設けた導電パッドに設ける導電性カーボンナノチューブを導電パッド上に直接成長させたもので、他の構成は上記の実施例１と同様であるので、実装基板の構成のみ説明する。
図８参照
まず、例えば、ＡｌＮをベースにするとともに、表面に、例えば、Ｃｕからなる薄膜パターン１２の表面を、Ｎｉ膜１３で覆い、さらにその表面をＡｕ膜１４で覆った積層構造からなる導電パッド１１の表面に、スパッタリング法を用いて厚さが、例えば、５ｎｍのＴｉＮ膜２８及び厚さが、例えば、１ｎｍのＣｏ膜２９を順次堆積させて触媒金属とする。
次いで、例えば、１００Ｐａの圧力下においてアセチレンを原料としたＣＶＤ法によって６００℃の成長温度で導電性カーボンナノチューブ３０を例えば、１２０μｍの高さに成長させる。
この成長過程において、熱により溶融したＣｏ膜２９は局所的に凝集して導電性カーボンナノチューブ３０の成長核になって導電性カーボンナノチューブ３０が垂直方向に成長する。
この場合、実装基板１０はカーボンナノチューブの成長温度に十分耐えることができる。
以降は、上記の実施例２と全く同様にして、半導体チップを実装基板１０側に押圧しながら実装することになる。
このように、本発明の実施例３においては、カーボンナノチューブを導電パッド上に直接成長させているので、上記実施例２のようにカーボンナノチューブを転写する工程に比べて転写の際の位置合わせが不要になるとともに、転写が不要になるので工程が簡素化される。
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、導電パッドの材質等は任意であり、公知の各種の積層構造を用いても良いものである。
また、上記の各実施例においては実装基板のベースとしてＡｌＮを用いているが、ＡｌＮ実装基板に限られるものではなく、例えば、ガラスエポキシ実装基板を用いても良いものである。
本発明の活用例としては、半導体チップの実装構造が典型的なものであるが、実装する電子部品チップは半導体チップに限られるものではなく、例えば、表面弾性波素子、強誘電体光偏向素子等の半導体以外の各種の電子部品チップの実装にも適用されるものである。
本発明の原理的構成の説明図である。 本発明の実施例１の半導体装置の途中までの製造方法の説明図である。 本発明の実施例１の半導体装置の図２以降の途中までの製造方法の説明図である。 本発明の実施例１の半導体装置の図３以降の製造方法の説明図である。 本発明の実施例２の半導体装置の途中までの製造方法の説明図である。 本発明の実施例２の半導体装置の図５以降の途中までの製造方法の説明図である。 本発明の実施例２の半導体装置の図６以降の製造方法の説明図である。 本発明の実施例３における実装基板の構成説明図である。 本出願人による半導体チップの実装構造の説明図である。
符号の説明
１ 実装基板
２ 導電パッド
３ 電子部品チップ
４ 導電パッド
５ 導電性ナノチューブ
６ 押圧部材
７ スペーサ
８ 接着剤
９ ガイド部材
１０ 実装基板
１１ 導電パッド
１２ 薄膜パターン
１３ Ｎｉ膜
１４ Ａｕ膜
１５ ガイド部材
１６ スペーサ
１７ オモリ
１８ 接着剤
１９ 導電性カーボンナノチューブ
２０ 半導体チップ
２１ 基板
２２ Ａｌパッド
２３ 保護膜
２４ 導電パッド
２５ Ｔｉ膜
２６ Ｎｉ膜
２７ 導電性カーボンナノチューブ
２８ ＴｉＮ膜
２９ Ｃｏ膜
３０ 導電性カーボンナノチューブ
３１1 ，３１2 半導体チップ
３２1 ，３２2 導電パッド
３３1 ，３３2 カーボンナノチューブ
４０ 実装基板
４１ 導電パッド
４２ 押し付け機構
４３ ピン部材
４４ ヒートスプレッダ
４５ 窪み

Claims (6)

  1. 実装面に複数の導電パッドを設けた実装基板と、前記実装基板に設けた導電パッドに対応する導電パッドを有する電子部品チップと、前記実装基板に設けた導電パッド或いは前記電子部品チップに設けた導電パッドの内の一方の導電パッドから延びる複数の導電性ナノチューブと、前記導電性ナノチューブの先端が、前記導電性ナノチューブが形成されていない他方の導電パッドに接触した状態で前記電子部品チップを前記実装基板に非拘束で押圧する押圧部材と、前記電子部品チップを前記実装基板側に固定する接着剤とを有することを特徴とする電子部品装置。
  2. 前記電子部品チップが、スペーサを介して前記実装基板に前記接着剤により固定されていることを特徴とする請求項１記載の電子部品装置。
  3. 前記導電性ナノチューブが湾曲しており、その復元力によって、前記導電性ナノチューブの先端が、前記導電性ナノチューブの形成されていない他方の導電パッドに押し付けられていることを特徴とする請求項１または２に記載の電子部品装置。
  4. 前記電子部品チップを囲むとともに、前記押圧部材が前記電子部品チップを前記実装基板に押圧するようにガイドするガイド部材を有していることを特徴とする請求項１乃至３のいずれか１項に記載の電子部品装置。
  5. 実装面に複数の導電パッドを設けた実装基板に対して、前記実装基板に設けた導電パッドに対応する導電パッドを有する電子部品チップを対向させて前記実装基板に設けた導電パッド或いは前記電子部品チップに設けた導電パッドの内の一方の導電パッドから延びる複数の導電性ナノチューブの先端が、前記導電性ナノチューブが形成されていない他方の導電パッドに接触させた状態で電子部品チップの特性試験を行い、電子部品チップの特性に欠陥がある場合には、電子部品チップを交換し、電子部品チップの特性に欠陥がない場合には前記電子部品チップを前記実装基板側に接着剤により固定することを特徴とする電子部品装置の製造方法。
  6. 前記電子部品チップの特性試験を、前記電子部品チップを押圧部材を用いて前記実装基板側に押圧し、前記導電性ナノチューブを湾曲させた状態で行うことを特徴とする請求項５記載の電子部品装置の製造方法。
JP2007213463A 2007-08-20 2007-08-20 電子部品装置及びその製造方法 Expired - Fee Related JP4870048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007213463A JP4870048B2 (ja) 2007-08-20 2007-08-20 電子部品装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007213463A JP4870048B2 (ja) 2007-08-20 2007-08-20 電子部品装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009049162A JP2009049162A (ja) 2009-03-05
JP4870048B2 true JP4870048B2 (ja) 2012-02-08

Family

ID=40501121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007213463A Expired - Fee Related JP4870048B2 (ja) 2007-08-20 2007-08-20 電子部品装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4870048B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487346B1 (ko) * 2007-09-12 2015-01-28 스몰텍 에이비 인접 층들을 나노구조들과 연결하고 결합하는 방법
WO2009108101A1 (en) 2008-02-25 2009-09-03 Smoltek Ab Deposition and selective removal of conducting helplayer for nanostructure processing
US8004076B2 (en) * 2008-09-30 2011-08-23 Intel Corporation Microelectronic package with carbon nanotubes interconnect and method of making same
CN103227121A (zh) * 2013-04-16 2013-07-31 上海大学 通过碳纳米管凸点实现玻璃覆晶封装的方法
JP6922561B2 (ja) * 2017-08-30 2021-08-18 富士通株式会社 電子装置、及び、電子装置の製造方法

Also Published As

Publication number Publication date
JP2009049162A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP4744360B2 (ja) 半導体装置
KR101698720B1 (ko) 플렉시블 기판에 대한 휨 제어
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
JP4870048B2 (ja) 電子部品装置及びその製造方法
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP4768343B2 (ja) 半導体素子の実装方法
US20050037602A1 (en) Semiconductor device using bumps, method for fabricating same, and method for forming bumps
JP2005327780A (ja) 配線基板及びそれを用いた半導体パッケージ
JP5378585B2 (ja) 半導体装置
TW201201289A (en) Semiconductor device and semiconductor device manufacturing method
JP5298768B2 (ja) 電子部品及びその製造方法
US6868604B2 (en) Method for forming an electrical structure
JP5292772B2 (ja) 電子部品及びその製造方法
JP5332775B2 (ja) 電子部品及びその製造方法
JP4479512B2 (ja) 回路基板用部材および回路基板用部材の製造方法
JP2017224672A (ja) 半導体パッケージ基板、半導体パッケージ、およびその製造方法
JP2017130521A (ja) スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法
US9204551B2 (en) Mounting structure and mounting method
JP2010118469A (ja) 半導体装置及びその製造方法
JP5878719B2 (ja) 同一箇所から分離可能なカンチレバー型プローブ
JP4635047B2 (ja) 半導体装置及びその製造方法
JP2014063921A (ja) 半導体装置及びその製造方法並びに電子装置及びその製造方法
JPH11135568A (ja) 半導体装置及びその製造方法
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP5249178B2 (ja) 電子部品および表示モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091216

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4870048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees