JP2017224672A - 半導体パッケージ基板、半導体パッケージ、およびその製造方法 - Google Patents

Abstract

【課題】高低温環境下においても半導体パッケージ基板の配線基板の外縁部および側面の欠けや割れの進展および新たな欠けや割れの発生を抑制する半導体パッケージ基板、半導体パッケージ、およびその製造方法を提供する。
【解決手段】半導体パッケージ基板は、少なくとも、コア基材と、コア基材に積層される少なくとも２層以上の絶縁樹脂層と、絶縁樹脂層の層間および絶縁樹脂層上に形成される配線パターンと、を有する配線基板と、配線基板の一方面側及び他方面側において配線基板の少なくとも外周縁を覆い、かつ、当該外周縁から所定量だけはみ出し、外形寸法が配線基板の外形寸法よりも大きく、線膨張係数が配線基板の線膨張係数よりも小さい第１の補強材及び第２の補強材と、第１の補強材と第２の補強材との間であって、配線基板の側面を覆う補強樹脂層と、を備えることを特徴とする。
【選択図】図３

Description

本発明は、半導体パッケージ基板、半導体パッケージ、およびその製造方法に関する。

半導体チップとマザーボード間の電気的接続のために、半導体パッケージ基板が使用されている。また、半導体パッケージ基板には、半導体チップと、半導体パッケージが実装されるプリント配線板との熱膨張係数の相違の橋渡しを行い、システムの実装の接合信頼性を高める役割もある。このような役割から半導体パッケージ基板は、インターポーザ基板などと呼ばれる。

また、半導体パッケージ基板は、基板内の配線幅、ピッチを各層で変化させることで、半導体チップ、マザーボード相互の線幅、ピッチに変換し電気的接続を得ている。

半導体パッケージ基板と半導体チップの接続・実装方式は使用する状況により様々あるが、半導体チップと半導体パッケージ基板をはんだや金等の金属接合で接続するフリップチップ接続・実装が多用されている。フリップチップ接続は半導体チップの端子面を基板側の端子面に配置することにより多くの端子を半導体パッケージ基板と接続できるため、高性能の半導体パッケージに多く用いられている。

しかし、基板の厚さが薄い半導体パッケージ基板および、コア基材を有しないいわゆるコアレス基板に半導体チップをフリップチップ実装する際に、はんだ接合するために高温炉にて加熱する。この時に半導体パッケージ基板に反りが発生し、半導体チップと半導体パッケージ基板間のはんだ同士が離れ、接続のオープン不良が生じたり、逆に隣接するはんだが一体化することにより接続がショートの状態となったりする等の不具合が発生し、適切にはんだ接合ができないという問題がある。さらに、はんだ接合後の冷却時には半導体チップと半導体パッケージ基板の線膨張係数（ＣＴＥ）の差の影響で半導体パッケージが反り、はんだバンプに応力が発生し、はんだにクラックが生じる場合がある。これらの影響により、製造の歩留まりやはんだ接合部の信頼性を十分に確保できない問題がある。

そこで従来から、半導体パッケージ基板の半導体チップを搭載する面および半導体チップ搭載面と反対面にスティフナと呼ばれる高い剛性を有する金属または樹脂材料の枠状の補強材を形成することが実施されている。そのようにすることで、はんだ接合の加熱時および冷却時の基板の反りが抑制され、実装後の反りやはんだバンプに生じる応力を低減し、接続信頼性を確保している。

また、近年では高性能なシステムを短期間で開発するために従来のＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）だけでなく、１つのパッケージ上で大規模なシステムを構築するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）が用いられている。例えば、ＣＰＵ・ＧＰＵと大容量メモリ等の複数の半導体チップを１つのパッケージ基板上に隣同士に配置する場合やチップ同士をスタックし、３次元に配置する形態もある。

また、２、３次元に複数の半導体チップを配置する形態においては、半導体パッケージ基板には数μｍ幅の微細配線や数十μｍピッチのマイクロバンプの形成が求められている。これらの狭いバンプピッチの実装を実現するために、コア部に寸法安定性が高い材料を用いたインターポーザが提案されている。例えば、基板のコア部の材料が半導体チップの材料と同じであるシリコンインターポーザや、高い絶縁性を有し、半導体チップと線膨張係数が近いガラスインターポーザなどが提案されている。

図４は従来の半導体パッケージの構成を示す断面図である。フリップチップ実装方式を用いて半導体チップを半導体パッケージ基板の配線基板に配置した構造の例である。半導体チップ１と半導体パッケージ基板の配線基板２とがはんだバンプ３を介して接合されている。また、半導体チップ搭載面外縁部にスティフナ４を配置している。

図５は従来の半導体パッケージ基板の構造を示す断面図である。半導体パッケージ基板の配線基板２の中心部にはガラスエポキシ樹脂やガラス、シリコン板を用いたコア基材７を形成している。またコア基材７の上下には、ビルドアップ層として、配線パターン８と、絶縁樹脂層９とがこの順に積層されている。さらに各配線パターン層の導通のため、コア基材７およびビルドアップ層にスルーホール電極１０及びビア１１が設けられている。また、最上部または最下部の絶縁樹脂層９上にはソルダーレジスト１２が形成され、ソルダーレジストがない部分には電極パッド１３が形成されている。

ここで、シリコンインターポーザやガラスインターポーザなどはコア基材の弾性率が従来のガラスエポキシ系材料と比較して高いため、基板搬送時の基板とケースの接触および実装工程のジグ装着時などのジグと基板の接触により、容易にコア基材の外縁部および側面に欠けや割れが発生する。また、コア基材上に絶縁樹脂層や配線パターンなどを複数層積層するため、コア基材とビルドアップ層との界面には積層時に応力が掛かっている。ダイシング時などにコア基材の外縁部および側面に微小の欠陥が生じると応力が作用し、それを起点としてクラックが発生する可能性がある。

図６はコア基材に欠けや割れ１４が発生した従来の半導体パッケージ基板の端部の構造を示す断面図である。図６（ａ）はコア中央部の割れ、図６（ｂ）はコア角部の欠け、図６（ｃ）はコア中央部の欠けを示している。

また、高温環境下および低温環境下（以下、「高低温環境下」という）においてコア基材とビルドアップ層との界面の応力の方向や大きさが変化することで、これらのコア基材の欠けや割れが進展したり、新たに欠けや割れが発生したりする可能性がある。また、半導体パッケージとマザーボードなどのプリント配線板との実装時にも半導体パッケージが反り、コア基材に応力が発生し、欠けや割れが進展する可能性がある。欠けや割れがスルーホールや基材上の配線層に達した場合には配線断線に繋がる。そのため、半導体パッケージのコア基材の欠けや割れは半導体パッケージの接続信頼性低下に大きく影響する。よって、コア基材の欠けや割れの進展および新たな欠けや割れの発生を抑制することが必要になる。

これらの問題の解決案として、スティフナの外形寸法を半導体パッケージ基板の配線基板の外形寸法よりも大きくし、基板の厚さ方向に屈曲した被覆部を設けることにより半導体パッケージ基板の配線基板（コアレス基板）外縁部および側面を覆う構造が提案されている（特許文献１）。この方法では、スティフナにより、基板の剛性を維持することができ、基板の外縁部および側面の破損を防止することができる。しかしながら、この方法では、スティフナは半導体チップ配置面および反対面のいずれか一面に形成されているため、高低温環境下にはコア基材とビルドアップ層の線膨張係数の違いから界面に応力が発生した際に、スティフナが形成された面には反り抑制効果があるが、形成されていない面は応力により微小の反りが発生しコア部の欠けや割れが進展するおそれがある。

また、スティフナ貼付前に発生した配線基板側面の欠けや割れはスティフナ接着後も残っているため、スティフナが形成された後でも大きな衝撃や高低温環境下による応力方向や量の変化によって欠けや割れが進展する可能性があり、配線断線に繋がるおそれがある。

特開２０１０−２３８８２８号公報

本発明は、以上の事情の下になされ、高低温環境下においても半導体パッケージ基板の配線基板の外縁部および側面の欠けや割れの進展および新たな欠けや割れの発生を抑制する半導体パッケージ基板、半導体パッケージ、およびその製造方法を提供することを目的とする。

本発明の一態様は、半導体パッケージ基板であって、少なくとも、コア基材と、コア基材に積層される少なくとも２層以上の絶縁樹脂層と、絶縁樹脂層の層間および絶縁樹脂層上に形成される配線パターンと、を有する配線基板と、配線基板の一方面側及び他方面側において配線基板の少なくとも外周縁を覆い、かつ、当該外周縁から所定量だけはみ出し、外形寸法が配線基板の外形寸法よりも大きく、線膨張係数が配線基板の線膨張係数よりも小さい第１の補強材及び第２の補強材と、第１の補強材と第２の補強材との間であって、配線基板の側面を覆う補強樹脂層と、を備えることを特徴とする。

また、本発明の別の一態様は、半導体パッケージの製造方法であって、コア基材に、少なくとも、２層以上の絶縁樹脂層と配線パターンとを形成して配線基板を製造する工程と、配線基板の一方面側において配線基板の少なくとも外周縁を覆い、かつ、当該外周縁から所定量だけはみ出し、外形寸法が配線基板の外径寸法よりも大きく、線膨張係数が配線基板の線膨張係数よりも小さい第１の補強材を形成する工程と、配線基板の他方面側において配線基板の少なくとも外周縁を覆い、かつ、当該外周縁から所定量だけはみ出し、外形寸法が配線基板の外径寸法よりも大きく、線膨張係数が配線基板の線膨張係数よりも小さい第２の補強材を形成する工程と、第１の補強材と第２の補強材との間であって、配線基板の側面を覆う補強樹脂層を形成する工程と、配線基板と半導体素子とを接続する工程と、を備える。

本発明によると、高低温環境下においても半導体パッケージ基板の配線基板の外縁部および側面の欠けや割れの進展および新たな欠けや割れの発生を抑制する半導体パッケージ基板、半導体パッケージ、およびその製造方法を実現できる。

本発明の実施形態における半導体パッケージの上面図である。 本発明の実施形態における半導体パッケージの下面図である。 本発明の実施形態における半導体パッケージの構造を示す断面図である。 従来の半導体パッケージの構造を示す断面図である。 従来の半導体パッケージ基板の構造を示す断面図である。 コア基材に欠けや割れが発生した従来の半導体パッケージ基板の端部の構造を示す断面図である。

以下に本発明による半導体パッケージ基板、半導体パッケージ、およびその製造方法を、実施形態に基づいて説明するが、本発明はこれに限定されるわけではない。

図１は本発明の実施形態における半導体パッケージの上面図である。図１に示すように、半導体パッケージ１００は、配線基板２上に半導体チップ１が実装され、配線基板２の外周縁を覆うように補強材であるスティフナ４が形成されている。スティフナ４の外形寸法は、配線基板２の外形寸法よりも大きい。図２は本発明の実施形態における半導体パッケージの下面図である。図２に示すように、半導体パッケージ１００は、配線基板２の半導体チップ１搭載面の反対面にも、スティフナ４と同様のスティフナ５が形成されている。なお、配線基板２の表裏面のスティフナ４及び５の外形寸法は、同寸法であることが好ましい。また、スティフナを形成する面に半導体チップ搭載部およびはんだバンプがある場合はその範囲には空隙を設け、スティフナが半導体チップ搭載部やはんだバンプに接しないようにする。このようにすることで配線基板２の外周縁および側面がジグなどに接触せず、欠けや割れを防ぐことができる。

図３は本発明の実施形態における半導体パッケージの構造を示す断面図である。図３に示すように、半導体パッケージ１００において、配線基板２はコア基材７、コア基材７の両面に形成された配線パターン８を有している。なお、コア基材７には各配線パターンを接続するために厚み方向にスルーホール電極１０を有している。コア基材７の材料は、例えばガラスエポキシ樹脂、シリコン、ガラスを用いることができる。また、配線パターン８上には絶縁樹脂層９を積層したビルドアップ層を有している。また、配線基板２の外周縁を覆うように、接着層１６を介してスティフナ４及びスティフナ５が設けられ、スティフナ４とスティフナ５との間に、配線基板２の側面を覆うように補強樹脂層１５が形成されている。尚、補強樹脂層１５の厚さは、半導体パッケージの構造上、スティフナ４及び５の配線基板２の外周端からのはみ出し量以下であることが好ましい。

ビルドアップ層はビルドアップ工法により形成され、絶縁樹脂層９と配線パターン８とを有する。絶縁樹脂層９は例えばエポキシ系、ポリイミド系樹脂が用いられ、樹脂にフィラーを添加した材料を用いることができる。また、配線パターン８は例えば銅を用いることができる。なお、各層の配線パターン８はビア１１により相互に電気的に接続されている。

さらに、最上層及び最下層の配線パターン８には、電気信号を外部に接続するための電極パッド１３が形成されている。また、配線基板２の最外層の表面には電極パッド上に開口を有するソルダーレジスト１２が形成されている。なお、ソルダーレジスト１２の材料は例えば、感光性エポキシ樹脂や樹脂にフィラーを添加した材料を用いることができる。

電極パッド１３上には、はんだバンプ３が形成されている。はんだバンプ３は、印刷法やはんだボール振込み法などを用いて形成されている。

ここで、スティフナ４及び５、補強樹脂層１５、並びに半導体チップ１の形成方法について説明する。まず、配線基板２の半導体チップ１搭載面にスティフナ４を貼り合わせる。次に、スティフナ４を貼り合わせた面とは反対の面にスティフナ４と同様のスティフナ５を貼り合わせる。スティフナ４及び５のＣＴＥは配線基板２のＣＴＥよりも小さく、剛性が高くなるようにする。これにより配線基板２に高い剛性を付加することができる。なお、スティフナ４のＣＴＥとスティフナ５のＣＴＥとが等しくてもよい。また、スティフナ４及び５の厚さは特に限定されず、高い剛性が確保できる厚さでよい。スティフナ４及び５の材料は、配線基板２のＣＴＥ及び剛性の関係により選択し、例えば、鉄、銅、銅合金、ステンレス鋼などを用いる。

スティフナ４及び５の配線基板２の外周端からのはみ出し量は、０．０１ｍｍ以上２．５ｍｍ以下が好ましい。はみ出し量が０．０１ｍｍより小さい場合には、後述のように補強樹脂層１５の厚さが０．０１ｍｍ以上であることから、補強樹脂層１５の厚さがスティフナ４及び５に係るはみ出し量を超えてしまうため、半導体パッケージの構造上好ましくない。一方、はみ出し量の上限値については特に制限はないが、はみ出し量が２．５ｍｍより大きい場合には、基板サイズが大きくなる。また、後述のように、補強樹脂層１５の厚さを２．５ｍｍより大きくしたとしても補強強度の更なる上積みは見込めないため、はみ出し量についても２．５ｍｍ以下が好ましい。

スティフナ４及び５と配線基板２を密着させるために、例えば、スティフナ４及び５に接着層１６を塗布し、配線基板２と密着させ、接着する。なお、接着層１６の材料としてはエポキシ系接着剤およびアクリル系接着剤などがある。

なお、スティフナ４及び５の貼り合わせる順番は特に規定せずパッケージの設計に応じて順番を決定してよい。

次に、配線基板２の側面に補強樹脂層１５を形成する。コア基材７及びビルドアップ層を含む配線基板２の側面全体に補強樹脂層１５を形成する。補強樹脂層１５の厚さは外部の衝撃などによりコア基材７の欠けや割れを防止できる厚さ以上にする。

また、補強樹脂層１５形成時にコア基材７に欠けや割れが生じている場合には、補強樹脂層１５の厚さを適宜調整し、欠けや割れが完全に補強樹脂層１５で埋まるようにする。こうすることにより、欠けや割れの進展を防止することができる。

補強樹脂層１５の厚さは、スティフナ４及び５、接着層１６、並びに配線基板２の弾性率やＣＴＥにもよるが、０．０１ｍｍ以上であることが好ましい。補強樹脂層１５の厚さが０．０１ｍｍより小さい場合には、欠けや割れへの樹脂の挿入が不十分になり、高低温環境下で発生する応力を緩和できず、欠けや割れの進展を防止することができない可能性がある。一方、補強樹脂層１５の厚さの上限値については特に制限はないが、補強樹脂層１５の厚さを２．５ｍｍより大きくしたとしても補強強度の更なる上積みは見込めないため、補強樹脂層１５の厚さは、２．５ｍｍ以下であることが好ましい。

また、補強樹脂層１５の弾性率はコア基材７の弾性率より小さい値が好ましい。これにより、コア基材７への衝撃が補強樹脂層１５により緩和される。補強樹脂層１５の材料としては、例えばエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコーン樹脂等が好ましいが、配線基板２の側面と密着し、半導体チップ１を実装する際の加熱温度まで耐熱性を有し、かつ、弾性率が上記の値のような材料であれば良い。

補強樹脂層１５の形成方法としては、特に限定されず、例えば各種塗布方法を用いて配線基板２の側面に形成する。なお、配線基板２の表裏面に形成されたスティフナ４及び５の外形寸法が配線基板２の外形寸法よりも大きいため、補強樹脂層１５の配線基板２の表裏面への回り込みやはみ出しを防ぐことができる。以上により、配線基板２と、スティフナ４及び５と、補強樹脂層１５とを備える半導体パッケージ基板を得る。

次に、半導体パッケージ基板の半導体チップ１搭載領域上にフラックスを塗布した後、半導体チップ１をフリップチップ実装し、半導体チップ１と半導体パッケージ基板２とを電気的に接続する。その後アンダーフィル６を半導体チップ１と半導体パッケージ基板２との間に挿入し、加熱してアンダーフィル６を硬化させる。

ここで、高低温環境下においてコア基材７とビルドアップ層との界面の応力の方向や大きさが変化することで、コア基材７の欠けや割れが進展したり、新たに欠けや割れが発生したりする可能性がある。また、半導体チップ１の実装時にも配線基板２が反り、コア基材７に応力が発生し、欠けや割れが進展する可能性がある。

本発明の実施形態に係る半導体パッケージ基板、半導体パッケージ及びその製造方法においては、半導体チップ搭載面と反対面の両面にそれぞれスティフナを形成することにより、高低温環境下における半導体チップ搭載面および反対面に発生した応力により発生する配線基板の反りを低減させることで、半導体パッケージ基板の配線基板の外縁部および側面の剥がれや欠けや割れの発生を抑制することができる。

また、スティフナ貼付前に発生した配線基板側面の欠けや割れはスティフナ接着後も残っているため、スティフナが形成された後でも大きな衝撃や高低温環境下による応力方向や量の変化によって欠けや割れが進展する可能性があり、配線断線に繋がるおそれがある。

本発明の実施形態に係る半導体パッケージ基板、半導体パッケージ及びその製造方法においては、配線基板側面に補強樹脂層を形成し、コア基材側面に既に発生している欠けや割れに樹脂充填されることで欠けや割れに掛かる応力を抑制することができ、欠けや割れの進展および新たな欠けや割れの発生を抑制することができる。

以下に本発明の一実施例を説明するが、本発明はこれに限定されるわけではない。

配線基板として、ガラスを用いたコア基材上に、フィラーを添加したエポキシ系樹脂を用いた絶縁樹脂層と、銅を用いた配線パターンが形成された配線層とが３層形成された多層ビルドアッププリント配線板を用いた。また、半導体素子接合部にはんだボール搭載法により、０．１５０ｍｍピッチのはんだバンプを形成した。また、配線基板の大きさは５０ｍｍ角、厚さは０．３５ｍｍであった。また、厚さ０．７２５ｍｍ、０．１５０ｍｍピッチのはんだバンプを有する外形２０ｍｍ角の半導体チップを用意した。

次に、上述の配線基板の半導体チップ搭載面に、縦５２．０ｍｍ、横５２．０ｍｍ、厚さ１．０ｍｍの寸法の材質ステンレス鋼の矩形枠状のスティフナを貼り合わせた。接着剤をディスペンサを用いてスティフナに塗布し、配線基板の半導体チップ搭載面に配置した。その後１２０℃で１時間加熱し、接着剤を硬化させた。

次に、配線基板の半導体チップ搭載面と反対面に、縦５２．０ｍｍ、横５２．０ｍｍ、厚さ１．０ｍｍの寸法の材質ステンレス鋼の矩形枠状のスティフナを貼り合わせた。接着剤をディスペンサを用いてスティフナに塗布し、半導体チップ搭載面と反対面に配置した。その後１２０℃で１時間加熱し、接着剤を硬化させた。

次に、配線基板の側面に補強樹脂層としてエポキシ樹脂をディスペンサを用いて厚さ１．０ｍｍで形成した。その後１９０℃、１時間加熱し樹脂を硬化させた。なお、配線基板の側面にはコア基材のガラスにクラックが生じていたが、補強樹脂層形成後は樹脂で埋められていることを金属顕微鏡で確認した。以上により、配線基板と、スティフナと、補強樹脂層とを備えた半導体パッケージ基板を得た。

次に、スティフナが貼り付られた半導体パッケージ基板にディスペンサを用いてフラックスを半導体チップ接続範囲にスプレー塗布した。その後マウンターを用いて半導体チップの端子面を半導体パッケージ基板の実装領域に配置した。

その後、最高温度が２６０℃となるようなリフロー炉を用いて、半導体パッケージ基板と半導体チップとを接合した。

その後、フラックス洗浄機を用いて、フラックスを洗浄した。なお、フラックス洗浄液はアルカリ系溶剤を用いた。

プレベーキングを行った後、プラズマ発生装置を用いてはんだ接合部付近の表面の改質を行った。その後、ディスペンサを用いて接合された半導体チップと半導体パッケージ基板との間にエポキシ樹脂にフィラーを添加したアンダーフィルを挿入し、加熱して硬化させた。なお、挿入方法はアンダーフィル配置位置に一定の時間間隔で複数回挿入し、加熱硬化条件は１６５℃、２時間とした。

その後、半導体パッケージに熱冷衝撃試験機を用いて−５５〜１２５℃の範囲で温度を交互に変動させ、１０００サイクル行った後、半導体パッケージ側面を研磨して補強樹脂層を除去し、コア基材のガラスのクラックの有無、及びクラックの進展の観察を行った。観察の結果、スティフナ貼付前にクラックが見られなかったコア基材には試験後もクラックは見られず、補強樹脂層でクラックが埋められた部分にもクラックの進展は見られなかった。

＜比較例＞
半導体パッケージ基板に補強樹脂層およびスティフナを形成しなかったこと以外は実施例と同様の方法で、比較例に係る半導体パッケージを作製した。なお、比較例に係る配線基板の側面にも、コア基材のガラスにクラックが生じていた。

その後、作製した半導体パッケージに熱冷衝撃試験機を用いて−５５〜１２５℃の範囲で温度を交互に変動させ、１０００サイクル行った後、コア基材のクラックの有無及び、クラックの進展の観察を行った。観察の結果、半導体チップ実装前にクラックが見られた箇所では一部でクラックの進展が確認された。また、半導体チップ実装前にクラックが見られなかった箇所でも新たにクラックの発生を確認した。

実施例及び比較例の結果から、半導体パッケージ基板に本発明に係るスティフナ及び補強樹脂層の構成を用いることで、高低温環境下においても配線基板の外縁部および側面の欠けや割れの進展および新たな欠けや割れの発生を抑制することができることを確認した。

本発明に係る半導体パッケージ基板、半導体パッケージ、およびその製造方法は、半導体装置の製造に利用可能である。

１…半導体チップ
２…配線基板
３…はんだバンプ
４…スティフナ（半導体チップ搭載面）
５…スティフナ（反対面）
６…アンダーフィル
７…コア基材
８…配線パターン
９…絶縁樹脂
１０…スルーホール電極
１１…ビア
１２…ソルダーレジスト
１３…電極パッド
１４…コア基材欠け・割れ
１５…補強樹脂層
１６…接着層

Claims (7)

1. 半導体パッケージ基板であって、
   少なくとも、
   コア基材と、
   前記コア基材に積層される少なくとも２層以上の絶縁樹脂層と、
   前記絶縁樹脂層の層間および前記絶縁樹脂層上に形成される配線パターンと、を有する配線基板と、
   前記配線基板の一方面側及び他方面側において前記配線基板の少なくとも外周縁を覆い、かつ、当該外周縁から所定量だけはみ出し、外形寸法が前記配線基板の外形寸法よりも大きく、線膨張係数が前記配線基板の線膨張係数よりも小さい第１の補強材及び第２の補強材と、
   前記第１の補強材と前記第２の補強材との間であって、前記配線基板の側面を覆う補強樹脂層と、を備えることを特徴とする、半導体パッケージ基板。
2. 前記補強樹脂層の厚さが０．０１ｍｍ以上であることを特徴とする、請求項１に記載の半導体パッケージ基板。
3. 前記補強樹脂層の材質が、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコーン樹脂のいずれかであることを特徴とする、請求項１または２に記載の半導体パッケージ基板。
4. 前記第１の補強材及び前記第２の補強材の前記配線基板の外周縁からのはみ出し量が、０．０１ｍｍ以上であることを特徴とする、請求項１から３のいずれか１項に記載の半導体パッケージ基板。
5. 前記第１の補強材の線膨張係数と前記第２の補強材の線膨張係数とが等しいことを特徴とする、請求項１から４のいずれか１項に記載の半導体パッケージ基板。
6. 請求項１から５のいずれか１項に記載の半導体パッケージ基板と、
   前記半導体パッケージ基板と接続された半導体素子と、を備える、半導体パッケージ。
7. 半導体パッケージの製造方法であって、
   コア基材に、少なくとも、２層以上の絶縁樹脂層と配線パターンとを形成して配線基板を製造する工程と、
   前記配線基板の一方面側において前記配線基板の少なくとも外周縁を覆い、かつ、当該外周縁から所定量だけはみ出し、外形寸法が前記配線基板の外径寸法よりも大きく、線膨張係数が前記配線基板の線膨張係数よりも小さい第１の補強材を形成する工程と、
   前記配線基板の他方面側において前記配線基板の少なくとも外周縁を覆い、かつ、当該外周縁から所定量だけはみ出し、外形寸法が前記配線基板の外径寸法よりも大きく、線膨張係数が前記配線基板の線膨張係数よりも小さい第２の補強材を形成する工程と、
   前記第１の補強材と前記第２の補強材との間であって、前記配線基板の側面を覆う補強樹脂層を形成する工程と、
   前記配線基板と半導体素子とを接続する工程と、を備える半導体パッケージの製造方法。