JP4768343B2 - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法 Download PDF

Info

Publication number
JP4768343B2
JP4768343B2 JP2005216944A JP2005216944A JP4768343B2 JP 4768343 B2 JP4768343 B2 JP 4768343B2 JP 2005216944 A JP2005216944 A JP 2005216944A JP 2005216944 A JP2005216944 A JP 2005216944A JP 4768343 B2 JP4768343 B2 JP 4768343B2
Authority
JP
Japan
Prior art keywords
bump
substrate
semiconductor element
bumps
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005216944A
Other languages
English (en)
Other versions
JP2007035918A (ja
Inventor
孝夫 米山
君治 粥川
信也 牧野
竜一郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005216944A priority Critical patent/JP4768343B2/ja
Priority to US11/484,700 priority patent/US7470996B2/en
Priority to DE102006032960A priority patent/DE102006032960A1/de
Publication of JP2007035918A publication Critical patent/JP2007035918A/ja
Application granted granted Critical
Publication of JP4768343B2 publication Critical patent/JP4768343B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体素子を基板上に搭載し、これら両者を金を主成分とするバンプを介して超音波接合することによりフリップチップ実装を行う半導体素子の実装方法に関し、種々の電子装置やセンサを構成する半導体素子の実装に適用される。
従来より、一面側にアルミニウムを主成分とするパッドを有し該パッドの表面に金を主成分とする第１のバンプを備える基板と、一面側に金を主成分とする第２のバンプを有する半導体素子とを用意し、基板の一面と半導体素子の一面とを対向させ、これら両バンプを接合した実装構造が提案されている（たとえば、特許文献１参照）。そして、従来では、このような実装構造を形成するにあたって、両バンプを接触させた状態でこれらを超音波接合することが行われている。
特開１１−８２７０号公報
ところで、従来の超音波接合による実装は、パッド下の基板部分に対して超音波によるエネルギーが印加されるため、振幅、荷重、発振時間、温度などの超音波接合条件を制御することにより、基板に対してダメージが無いような条件範囲を設定して接合を行っている。
しかしながら、基板が脆い場合には、上記ダメージの無いような条件範囲は狭くなり、それゆえ、当該条件範囲を広くできるような接合方法が要望されている。
特に、基板として、シリコンＩＣ基板のように、アルミニウムを主成分とするパッドの下地に層間絶縁膜などのシリコン酸化膜系絶縁層からなる脆い絶縁層を持つ半導体基板を用いた場合は、上記ダメージの無い条件範囲は極めて狭く、実用化は困難であった。
このような問題に対して、本発明者は、図８に示されるような基板１０を試作し、検討を行った。この基板１０は、シリコン半導体基板からなるＩＣ基板である。基板１０の内部には、シリコン酸化膜などからなる絶縁層１２が設けられ、その上にパッド１３が形成されている。
そして、パッド１３の上には、金を主成分とする第１のバンプ３１が、メッキやワイヤボンディング法などを用いて形成されている。ここで、パッド１３と第１のバンプ３１との間には、Ｎｉ−Ａｕメッキなどからなる補強層２００が介在設定されている。このような補強層２００を介在させることにより、超音波接合時の負荷を緩和して、パッド１３の下地、たとえば絶縁層１２などへのダメージを軽減することができる。
しかしながら、このような補強層２００を介在させるには、たとえば、そのための形成工程が必要であり、工程数の増加やコストアップの恐れなどがある。
本発明は、上記問題に鑑みてなされたものであり、半導体素子を基板上に搭載し、金を主成分とするバンプを介して超音波接合するようにした半導体素子の実装方法において、補強層を用いることなく超音波による基板のダメージを抑制することを目的とする。
本発明者は、半導体素子から基板へ加わる負荷を緩和するには、広い面積で半導体素子側すなわち第２のバンプの負荷を受ければよいと考え、基板側の第１のバンプにおいて第２のバンプの先端面が接触する接触面の面積を、大きくすることに着目し、実験検討を行った。
本発明は、この実験検討の結果、実験的に見出されたものであり、基板（１０）を、第１のバンプ（３１）との間に補強層（２００）を有さないパッド（１３）の下地としてシリコン酸化膜系絶縁層（１２）を有するものとし、基板（１０）側の第１のバンプ（３１）として、半導体素子（２０）側の第２のバンプ（３２）の先端面（３２ａ）が接触する接触面（３１ａ）の面積が第２のパンプ（３２）の先端面（３２ａ）の面積よりも大きいものを用いて、両バンプ（３１、３２）の接触および超音波接合を行うことを第１の特徴とする。
それによれば、後述する図４に示されるように、第１のバンプ（３１）の接触面（３１ａ）の面積を、これに接触する第２のパンプ（３２）の先端面（３２ａ）の面積よりも大きいものとすることにより、補強層を用いることなく超音波による基板のダメージを抑制することができる。
また、本発明は、上記第１の特徴を有する実装方法において、第２のバンプ（３２）と接触する前に、第１のバンプ（３１）における接触面（３１ａ）を、塑性変形により平坦化することを、第２の特徴とする。
それによれば、第１のバンプ（３１）における接触面（３１ａ）が塑性変形により平坦化されているため、第１のバンプ（３１）は、接合時において、さらに変形しにくいものにできる。
また、本発明は、上記第１または第２の特徴を有する実装方法において、あらかじめ第１のバンプ（３１）と第２のバンプ（３２）との間に樹脂部材（４０）を介在させ、この樹脂部材（４０）を介して両バンプ（３１、３２）を接触させた状態とし、続いて、樹脂部材（４０）を軟化させるとともに、半導体素子（２０）を基板（１０）に押しつけて両バンプ（３１、３２）を直接接触させて超音波接合を行うことを、第３の特徴とする。
それによれば、後述する図７に示されるように、超音波接合条件を強くしても、基板（１０）にダメージを与えないようにできる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体素子の実装構造の概略断面構成を示す図である。基板１０は、たとえば一般的なシリコンＩＣ基板であり、半導体プロセスによって図示しないトランジスタ素子などが形成されたものである。
基板１０の一面１１（図１中の上面）側の内部には、層間絶縁膜としてのシリコン酸化膜系絶縁層１２が形成されている。この絶縁層１２は、シリコン酸化膜あるいはシリコン酸化物に他の元素が含有された膜からなるもので、たとえば、ＢＰＳＧなどから構成されている。
そして、絶縁層１２の上には、アルミニウムを主成分とするパッド１３が設けられている。このパッド１３は、アルミニウム単体もしくはアルミニウムを９０％以上含有するものである。たとえば、パッド１３としては、Ａｌまたは、Ａｌが９９％以上で残部がＳｉおよびＣｕからなるＡｌ−Ｓｉ−Ｃｕなどを採用することができる。
さらに、基板１０において、パッド１３の表面には、金を主成分とする第１のバンプ３１が設けられている。この第１のバンプ３１は、純金もしくは金を９９％以上含有するもので、一般的なワイヤボンディング法を用いたバンプ形成方法により形成されたものである。
また、基板１０の一面１１上においてパッド１３を除く領域は、シリコン窒化膜やポリイミドなどからなる保護膜１４が形成され、当該一面１１を被覆している。
半導体素子２０は、たとえば一般的なフリップチップやＩＣチップなどであり、この半導体素子２０の一面（図１中の下面）２１には、金を主成分とする第２のバンプ３２が設けられている。
この第２のバンプ３２も、第１のバンプ３１と同様に、純金もしくは金を９９％以上含有するもので、一般的なワイヤボンディング法を用いたバンプ形成方法により形成されたものである。
そして、これら基板１０および半導体素子２０は、互いの一面１１、２１を対向させた状態となっており、第１のバンプ３１と第２のバンプ３２とが超音波接合により、互いに金属接合されている。こうして、基板１０と半導体素子２０とは、バンプ３１、３２を介して機械的・電気的に接続されている。
次に、図１に示される実装構造を形成するための実装方法について、図２を参照して述べる。図２は、本実装方法を示す概略断面図であり、それぞれバンプ３１、３２を有する基板１０と半導体素子２０とを対向させた状態を示す概略断面図である。
ここで、図２では、超音波接合装置におけるステージ１００上にて、真空吸引などにより基板１０を支持し、ツール１１０にて真空吸引などにより半導体素子２０を支持している。
本実施形態の超音波接合装置は、通常のものと同様、基板１０および半導体素子２０を加熱するためにステージ１００およびツール１１０の温度を制御することが可能であり、また、ツール１１０は、図２中の矢印に示されるように、半導体素子２０に荷重を加えながら超音波を印加できるようになっている。
まず、基板１０の一面側に、フォトリソグラフ技術およびスパッタ法を用いてアルミニウムからなるパッド１３を形成する。このパッド１３の膜厚はたとえば０．７μｍ程度である。
次に、このパッド１３の表面上に、一般的な金ワイヤを用いたワイヤボンディング法により金からなる第１のバンプ３１を形成する。次に、本実施形態では、第１のバンプ３１の先端部を塑性変形させ平坦化させ、この平坦化された面３１ａを、半導体素子２０側の第２のバンプ３２の先端面３２ａが接触する接触面３１ａとする。
図３は、この塑性変形により平坦化された第１のバンプ３１の接触面３１ａの形成方法の一例を示す図である。
パッド１３の表面上に第１のバンプ３１を形成した後、この第１のバンプ３１の先端部に対して、シリコンやガラスなどからなるプレート１２０を介して上記ツール１１０にて、超音波は印加しない状態で荷重を加えることにより、当該先端部を塑性変形させ、平坦化する。なお、この塑性変形による平坦化処理を、以下、レベリング処理という。
一方、半導体素子２０の一面側にて、基板１０の第１のバンプ３１と対向する位置に、一般的な金ワイヤを用いたワイヤボンディング法により金からなる第２のバンプ３２を形成する。これらバンプ３１、３２は、一般的なものと同様に、先端部に向かって次第に細くなった円柱形状をなし、高さは、たとえば数十μｍ程度である。
ここで、本実施形態では、第１のバンプ３１として、第２のバンプ３２の先端面３２ａが接触する接触面３１ａの面積が、第２のパンプ３２の先端面３２ａの面積よりも大きいものとする。
このような接触面３１ａを有する第１のバンプ３１の形成は、バンプ形成用のワイヤの径や、上記レベリング処理を行うときの荷重すなわちツール１１０の加圧力を変えてやることにより、実現できる。
本例では、第１のバンプ３１の接触面３１ａの面積は、第２のパンプ３２の先端面３２ａの面積よりも１．４倍以上大きくする。限定するものではないが、具体的には、第２のパンプ３２の先端面３２ａの径ｄ２（図２参照）を６０μｍとし、第１のバンプ３１の接触面３１ａの径ｄ１（図２参照）を、７０μｍ以上とする。
こうして、基板１０および半導体素子２０にそれぞれ、バンプ３１、３２を形成した後、図２に示されるように、基板１０および半導体素子２０をそれぞれ、ステージ１００およびツール１１０に固定し、基板１０の一面１１上に、半導体素子２０の一面２１を対向させる。
そして、ツール１１０によって、半導体素子２０を基板１０に近づけ、第１のバンプ３１の接触面３１ａと第２のバンプ３２の先端面３２ａとを接触させた状態で、半導体素子２０の搭載を行う。
続いて、ステージ１００およびツール１１０によって、基板１０および半導体素子２０を加熱しながら、ツール１１０から半導体素子２０へ超音波を印加し、両バンプ３１、３２の超音波接合を行う。それにより、両バンプ３１、３２の先端部は、図２に示される状態よりも多少押しつぶされた形で金属接合し、上記図１に示されるような実装構造ができあがる。
次に、本実施形態において、第１のバンプ３１の接触面３１ａの面積を、第２のパンプ３２の先端面３２ａの面積よりも大きいものとした根拠について述べる。
本発明者は、サンプルとして、半導体素子２０において先端面３２ａの径ｄ２が６０μｍである第２のパンプ３２を形成し、これに対して、レベリング処理によって第１のバンプ３１の接触面３１ａの径ｄ１を６０μｍ、７０μｍ、８０μｍ、９０μｍと変えた基板１０を作製した。また、レベリング処理を行わずに第１のバンプ３１の接触面３１ａの径ｄ１を６０μｍとした基板１０も作製した。
そして、各サンプルについて、超音波接合を行った。超音波接合条件は、振幅：２．８μｍ、発振時間：０．３秒、ピーク荷重：４Ｎ／４バンプ、ツールおよびステージ温度：１５０℃とした。
接合後、塩酸（約３５％、室温）に浸漬することにより、基板１０におけるパッド１３をエッチングし、下地の絶縁層１２を露出させ、顕微鏡観察が可能な状態とした。そして、各サンプルについて各パッド１３毎に、絶縁層１２のダメージを調査した。
なお、光学顕微鏡によって、絶縁層１２のクラックが観察されたり、絶縁層１２の歪みが干渉縞として観察される場合をダメージ発生とした。そして、調査した複数個のパッド１３のうち、ダメージが発生したパッド数の割合をダメージ発生率（％）とした。ダメージの調査結果を図４に示す。
図４は、第１のバンプ３１の径ｄ１とダメージ発生率との関係を示す図である。図４に示されるように、第１のバンプ３１の接触面３１ａの径ｄ１を第２のバンプ３２の先端面３２ａの径ｄ２よりも大きくする、すなわち、第１のバンプ３１の接触面３１ａの面積を、第２のパンプ３２の先端面３２ａの面積よりも大きくするにつれて、ダメージ発生率が低減する傾向が見られる。
この傾向は、基板１０側の第１のバンプ３１の接触面３１ａの面積を、上記のように大きくすることにより、第２のバンプ３２から受ける接合時の荷重が広く分散するため、パッド１３の下へ加わる応力が緩和されることによると考えられる。このようなことから、ダメージ発生率の低減効果を発揮させるには、第１のバンプ３１の接触面３１ａの面積を、第２のパンプ３２の先端面３２ａの面積よりも大きいものとすればよいと考えた。
また、図４では、第１のバンプ３１の接触面３１ａの径ｄ１を第２のバンプ３２の先端面３２ａの径ｄ２よりも１０μｍ大きくすると、ダメージ発生率をほぼ０にできている。このことは、本検討においては、第１のバンプ３１の接触面３１ａの面積を、第２のパンプ３２の先端面３２ａの面積よりも、おおよそ１．４倍以上大きくすることに相当する。
つまり、本実施形態においては、第１のバンプ３１の接触面３１ａの面積を、第２のパンプ３２の先端面３２ａの面積よりも大きいものとする、好ましくは１．４倍以上大きくして、両バンプ３１、３２の接触および超音波接合を行うことにより、上述した補強層を用いることなく超音波による基板１０のダメージを抑制することができる。
そして、このことにより、本実施形態では、ダメージを防止できる超音波接合条件の範囲を、従来よりも広くすることができる。
また、図４に示されるように、レベリング処理を行った場合には、行わなかった場合に比べて、ダメージ発生率が大幅に低減されている。これは、第１のバンプ３１における接触面３１ａが塑性変形により平坦化されていることから、第１のバンプ３１は接合時にさらに変形しにくいものとなっていることによると考えられる。
接合の荷重により、第１のバンプ３１が変形すると、その変形によって基板１０に対して部分的な応力集中が発生し、それによって、基板１０にダメージが発生しやすくなると考えられるが、レベリング処理によって、そのような応力集中が発生する可能性を低くできる。
また、本実施形態では、第１のバンプ３１の接触面３１ａの面積を、第２のパンプ３２の先端面３２ａの面積よりも大きいものとすることで、第１のバンプ３１の接触面３１ａ外形を、第２のパンプ３２の先端面３２ａの外形よりも大きいものにできる。そのため、両バンプ３１、３２の位置あわせが容易になり、互いのバンプ３１、３２の位置ずれを抑制できる。
この位置ずれ抑制の具体的効果について、図５を参照して示しておく。図５では、上記図４と同様のサンプルおよび超音波接合条件とした。そして、Ｘ線透視観察により、両バンプ３１、３２の位置ずれを調査した。
ここでは、両バンプ３１、３２のうち一方が他方からはみ出している量が４０μｍ以上のとき、位置ずれが発生しているとした。この図５に示されるように、本実施形態によれば、両バンプ３１、３２の位置ずれを抑制することができる。
（第２実施形態）
図６は、本発明の第２実施形態に係る半導体素子の実装方法を示す概略断面図である。本実施形態は、上記第１実施形態において、さらに樹脂部材４０を付加した形で超音波接合を行うものである。なお、図６では、ステージ１００およびツール１１０は省略してある。
本実施形態の実装方法においても、上記実施形態と同様に、基板１０に対して第１のバンプ３１を形成し、半導体素子２０に対して第２のバンプ３２を形成する。また、第１のバンプ３１の接触面３１ａの面積を、第２のパンプ３２の先端面３２ａの面積よりも大きいものとすることも同様である。
次に、本実施形態では、図６（ａ）に示されるように、あらかじめ第１のバンプ３１と第２のバンプ３２との間に、非導電性樹脂からなる樹脂部材４０を介在させ、この樹脂部材４０を介して第１のバンプ３１と第２のバンプ３２とを接触させた状態で、半導体素子２０の搭載を行う。
本例では、樹脂部材４０として、超音波接合時に軟化する非導電性樹脂層としてのＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｉｖｅ Ｆｉｌｍ）を用いる。そして、この樹脂部材４０は、その密着性を利用して、第２のバンプ３２を覆うように、半導体素子２０の一面２１に圧着する。
続いて、上記ステージ１００およびツール１１０から、基板１０および半導体素子２０を介して、樹脂部材４０を加熱することにより樹脂部材４０を軟化させる。それとともに、ツール１１０によって、半導体素子２０を基板１０に押しつける。それによって、軟化した樹脂部材４０が押しのけられ、両バンプ３１、３２が直接接触する。
そして、この状態で、上記実施形態と同様、基板１０および半導体素子２０を加熱しながら半導体素子２０へ超音波を印加し、両バンプ３１、３２の超音波接合を行う。それにより、図６（ｂ）に示されるように、両バンプ３１、３２が金属接合された本実施形態の実装構造ができあがる。
次に、本実施形態において、樹脂部材４０を介在させて超音波接合するようにした根拠について述べる。
本発明者は、サンプルとして、半導体素子２０において先端面３２ａの径ｄ２が６０μｍである第２のパンプ３２を形成し、これに対して、レベリング処理によって第１のバンプ３１の接触面３１ａの径ｄ１を８０μｍとした基板１０を作製した。
そして、各サンプルについて、樹脂部材４０を介在させた場合と介在させない場合とで、超音波接合を行った。超音波接合条件は、振幅：２．５〜３．５μｍ、発振時間：０．２〜０．５秒、ピーク荷重：６Ｎ／４バンプ、ステージ温度：１５０℃、ツール温度：１３０℃とした。
接合後、発煙硝酸（約７０〜９０℃）に浸漬し、樹脂部材４０を溶解除去した後、塩酸（約３５％、室温）に浸漬することにより、基板１０におけるパッド１３をエッチングし、下地の絶縁層１２を露出させ、顕微鏡観察が可能な状態とした。
そして、各サンプルについて各パッド１３毎に、絶縁層１２のダメージを調査した。このダメージの尺度としては、上記同様にダメージ発生率（％）を用いた。このダメージの調査結果を図７に示す。
図７は、樹脂部材４０の有る場合と無い場合とについて、超音波接合条件によるダメージの発生状況を示す図である。超音波接合条件の強さは、振幅（μｍ）と発振時間（秒）により変化させた。これら振幅が大きいほど、また、発振時間が長いほど、条件は強くなり、ダメージが発生しやすくなる。
図７に示されるように、樹脂部材４０を介在させた場合の方が、介在させない場合よりも、強めの接合条件まで、基板１０のダメージ発生が防止されている。また、図７中、「樹脂部材無し」、「樹脂部材有り」として示される破線は、それぞれ、樹脂部材４０を介在させない場合、介在させた場合について、基板１０のダメージが発生しない接合条件のおおよその上限を示す。
このように、樹脂部材４０を介在させた場合の方が、超音波接合条件を強くしても、基板１０にダメージを与えないようにできるため、図７中の上記破線に示されるように、実施可能な超音波接合条件の範囲を、強めの方向へ広げることができる。
こうして、本実施形態では、樹脂部材４０を介在させる実装方法を採用することによって、さらに基板１０へのダメージ抑制を効果的に行える。これは、バンプ３１、３２から基板１０へ印加される超音波振動エネルギーが、樹脂部材４０によって緩和されるためと考えられる。
（他の実施形態）
なお、上述したように、バンプの超音波接合は、ツール１１０によって超音波を印加し両バンプ３１、３２を金属接合させるものであるが、可能ならば、上記実施形態において、両バンプ３１、３２の接合が完了した瞬間に、ツール１１０による超音波の印加を停止するか、もしくは、低減するようにしてもよい。
たとえば、半導体素子２０を固定しているツール１１０に掛かる負荷（力）をモニタし、この負荷が変化した瞬間に、超音波発振を停止、または、低減する。従来の超音波接合装置では、予め時間を設定しておくことで発振時間の制御を行っており、超音波接合が完了しても、超音波の発振を停止させることはできず、ダメージ発生の原因になっていた。そこで、超音波接合が完了した瞬間に、超音波発振を停止、または、低減させることにより、余分な超音波エネルギーが加わるのを防止でき、ダメージ発生を防止できる。
また、上記実施形態では、樹脂部材４０として、ＮＣＦなどのフィルム状のものを用いていたが、樹脂部材４０としては、ペーストを塗布することにより形成されたものであってもよい。
また、上記実施形態では、レベリング処理を超音波接合装置のツール１１０にて行った例を示したが、このレベリング処理は、それ以外にも、何らかの荷重印加が可能な装置を用いて行ってもよい。
また、バンプ３１、３２の形成は、ワイヤボンディング法によるもの以外にも、たとえばマスクを用いたメッキなどにより行うようにしてもよい。
本発明の第１実施形態に係る半導体素子の実装構造の概略断面図である。 上記第１実施形態における実装方法を示す概略断面図である。 塑性変形により平坦化された第１のバンプ３１の接触面３１ａの形成方法の一例を示す図である。 第１のバンプの径ｄ１とダメージ発生率との関係を示す図である。 上記第１実施形態におけるバンプの位置ずれ抑制の効果を具体的に示す図である。 本発明の第２実施形態に係る半導体素子の実装方法を示す概略断面図である。 樹脂部材４０の有る場合と無い場合とについて超音波接合条件によるダメージの発生状況を示す図である。 本発明者の試作品としての基板の概略断面図である。
符号の説明
１０…基板、１１…基板の一面、１２…シリコン酸化膜系絶縁層、１３…パッド、
２０…半導体素子、２１…半導体素子の一面、３１…第１のバンプ、
３１ａ第１のバンプの接触面、３２…第２のバンプ、
３２ａ…第２のバンプの先端面、４０…樹脂部材、
ｄ１…第１のバンプの接触面の径、ｄ２…第２のバンプの先端面の径。

Claims (3)

  1. 一面（１１）側にアルミニウムを主成分とするパッド（１３）を有し、このパッド（１３）の表面に金を主成分とする第１のバンプ（３１）を備える基板（１０）と、一面（２１）側に金を主成分とする第２のバンプ（３２）を有する半導体素子（２０）とを用意し、
    前記基板（１０）の一面（１１）上に、前記半導体素子（２０）の一面（２１）を対向させ前記第１のバンプ（３１）と前記第２のバンプ（３２）とを接触させた状態で、これら両バンプ（３１、３２）に超音波を印加して超音波接合を行う半導体素子の実装方法において、
    前記基板（１０）は、前記第１のバンプ（３１）との間に補強層（２００）を有さない前記パッド（１３）の下地としてシリコン酸化膜系絶縁層（１２）を有するものであり、
    前記第１のバンプ（３１）として、前記第２のバンプ（３２）の先端面（３２ａ）が接触する接触面（３１ａ）の面積が前記第２のパンプ（３２）の先端面（３２ａ）の面積よりも大きいものを用いて、前記両バンプ（３１、３２）の接触および超音波接合を行うことを特徴とする半導体素子の実装方法。
  2. 前記第２のバンプ（３２）と接触する前に、前記第１のバンプ（３１）における前記接触面（３１ａ）を、塑性変形により平坦化することを特徴とする請求項１に記載の半導体素子の実装方法。
  3. 前記第１のバンプ（３１）の前記接触面（３１ａ）の面積は、前記第２のパンプ（３２）の先端面（３２ａ）の面積よりも１．４倍以上大きいことを特徴とする請求項１または２に記載の半導体素子の実装方法。
JP2005216944A 2005-07-27 2005-07-27 半導体素子の実装方法 Expired - Fee Related JP4768343B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005216944A JP4768343B2 (ja) 2005-07-27 2005-07-27 半導体素子の実装方法
US11/484,700 US7470996B2 (en) 2005-07-27 2006-07-12 Packaging method
DE102006032960A DE102006032960A1 (de) 2005-07-27 2006-07-17 Verkapselungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005216944A JP4768343B2 (ja) 2005-07-27 2005-07-27 半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JP2007035918A JP2007035918A (ja) 2007-02-08
JP4768343B2 true JP4768343B2 (ja) 2011-09-07

Family

ID=37681246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005216944A Expired - Fee Related JP4768343B2 (ja) 2005-07-27 2005-07-27 半導体素子の実装方法

Country Status (3)

Country Link
US (1) US7470996B2 (ja)
JP (1) JP4768343B2 (ja)
DE (1) DE102006032960A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11672158B2 (en) 2019-04-01 2023-06-06 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050732B2 (ja) * 2004-08-30 2008-02-20 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4715503B2 (ja) * 2005-12-22 2011-07-06 パナソニック電工株式会社 センサモジュールの製造方法
US20080116552A1 (en) * 2006-11-17 2008-05-22 James Rose Electronic System With Lead Free Interconnections And Method of Fabrication
KR101025349B1 (ko) 2007-07-25 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
JP5645592B2 (ja) 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) * 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
WO2014045828A1 (ja) * 2012-09-24 2014-03-27 独立行政法人産業技術総合研究所 半導体装置の製造方法、及び半導体製造装置
US9780065B2 (en) * 2013-10-08 2017-10-03 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
US9136240B2 (en) 2013-10-08 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for bonding semiconductor elements
JP6602544B2 (ja) * 2015-03-06 2019-11-06 三菱重工業株式会社 接合方法
DE102016210590A1 (de) * 2016-06-15 2017-12-21 Telsonic Holding Ag Ultraschallschweissvorrichtung mit Spanneinrichtung und Verfahren zum Ultraschallschweissen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341979A (en) 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
JPH118270A (ja) 1997-06-16 1999-01-12 Tokai Rika Co Ltd 半導体チップの搭載方法、チップオンチップ構造体の製造方法及びチップオンボード構造体の製造方法
JPH11121458A (ja) * 1997-10-21 1999-04-30 Nec Kyushu Ltd 半導体装置
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP2000150573A (ja) 1998-11-12 2000-05-30 Sony Corp 半導体装置の製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
JP2001298342A (ja) 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 弾性表面波デバイスとその製造方法
DE10163799B4 (de) * 2000-12-28 2006-11-23 Matsushita Electric Works, Ltd., Kadoma Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP2002368039A (ja) * 2001-06-07 2002-12-20 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
JP2005079211A (ja) 2003-08-29 2005-03-24 Nippon Avionics Co Ltd 超音波フリップチップ実装方法
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11672158B2 (en) 2019-04-01 2023-06-06 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
DE102006032960A1 (de) 2007-02-15
JP2007035918A (ja) 2007-02-08
US20070023483A1 (en) 2007-02-01
US7470996B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
JP4768343B2 (ja) 半導体素子の実装方法
JP6033011B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP5378585B2 (ja) 半導体装置
JPS6138612B2 (ja)
US20060078715A1 (en) Bonding structure of device packaging
US20100048017A1 (en) Bonded structure and bonding method
JP3262657B2 (ja) ボンディング方法及びボンディング構造
JP2002368039A (ja) フリップチップ実装構造及びその製造方法
US7615832B2 (en) Physical quantity sensor, method for manufacturing the same, and resin film for bonding semiconductor chip and circuit chip
JP4582056B2 (ja) センサ装置
US10629556B2 (en) Composite bump, method for forming composite bump, and substrate
TWI604543B (zh) 引線接合方法
JP2007250999A (ja) 半導体装置の製造方法
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JP5152157B2 (ja) 半導体装置の製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP4444022B2 (ja) 半導体装置の製造方法
JP2005268374A (ja) 半導体素子とその製造方法、及び半導体装置
JPH1012670A (ja) 半導体素子、半導体装置、および半導体装置の検査方法
JP2000216198A (ja) 半導体装置およびその製造方法
JP2008219052A (ja) 半導体装置の製造方法
JP2006147781A (ja) 半導体チップ並びに半導体装置およびその製造方法
JP2007311637A (ja) バンプ状接続部材の形成方法
JPH11163027A (ja) 二工程ワイヤ接合プロセス
JP2000100852A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100601

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R151 Written notification of patent or utility model registration

Ref document number: 4768343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees