JP4444022B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4444022B2
JP4444022B2 JP2004194016A JP2004194016A JP4444022B2 JP 4444022 B2 JP4444022 B2 JP 4444022B2 JP 2004194016 A JP2004194016 A JP 2004194016A JP 2004194016 A JP2004194016 A JP 2004194016A JP 4444022 B2 JP4444022 B2 JP 4444022B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
bump
metal
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004194016A
Other languages
English (en)
Other versions
JP2006019398A (ja
Inventor
隆雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004194016A priority Critical patent/JP4444022B2/ja
Publication of JP2006019398A publication Critical patent/JP2006019398A/ja
Application granted granted Critical
Publication of JP4444022B2 publication Critical patent/JP4444022B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に係わり、特に半導体素子の突起金属電極(バンプ)と回路基板の電極端子部とをフェイスダウンで接続する高周波用半導体装置の製造方法に関する。
半導体素子(半導体チップ)の電極パッドに突起金属電極(バンプ)を形成し、この半導体チップを回路基板に対してフェイスダウンさせて、バンプと回路基板の電極端子部を電気的に接続を行うフリップチップ接続が知られている。とくに、回路基板と半導体チップ間に予めアンダーフィル樹脂接着材を介在させておいてからバンプ付きの半導体チップをフェイスダウンで超音波を印加しながら圧着するフリップチップ接続は、極めて短時間で半導体チップと回路基板との電極端子を金属接合することができ、また、半導体チップ実装時に樹脂接着材を半導体チップの外周部から注入する工程が不要なため、製造コストの面で低コストなフリップチップ接続として用いられている。
近年の半導体チップの高集積化に伴う多ピン化の要求、および半導体チップサイズの小型化の要求に伴い、半導体チップの電極端子間ピッチの微細化が求められている。
フリップチップ接続に用いられるバンプとして、(1)半導体チップの電極パッド上に下地金属層(バリアメタル/アンダーバンプメタル)を形成した後に、フォトリソ工程によりレジスト開口部を形成し、その部分に金や銅のめっきによりバンプを形成するめっきバンプ、(2)半導体チップの電極パッド上に金、金合金、銅、銅合金などの金属ワイヤを用いてワイヤ先端をスパークさせてボール状形状を形成した後に、半導体チップの電極パッドにそのボール部を押し付け、熱や超音波などを印加し接合させた後に、ワイヤを引きちぎって形成するスタッドバンプ、(3)半導体チップの電極パッド上に下地金属層を形成した後に、メッキ法や印刷法や転写法等により、はんだを形成するはんだバンプ等の金属バンプがある。 めっきバンプはフォトレジストの開口径がバンプの径になるのに対し、スタッドバンプは元の金属ワイヤの径そのものを細線化する必要があり、また、はんだバンプは、はんだの物性的な影響があるためバンプ間のピッチ微細化に対しては、一般的に、(1)>(2)>(3)の順で有利になる。このようなバンプの種類の選択は、半導体チップの電極パッドのバッドピッチ、フリップチップ接続方法、製造コスト、接続信頼性等の観点から用途に応じて適宜選択される。
フリップチップ接続を行う場合には、半導体チップと回路基板の間に相当の荷重を加えるため、バンプが塑性変形してバンプ径が大きくなり、隣接するバンプ間でショートが発生する問題があるので、高密度実装に対してこのバンプのつぶれ量を考慮したある程度のピッチ間距離が必要となる。
一方、バンプ間のピッチが微細化し、所定のピッチに対して、バンプの径を小さくすると、フリップチップ接続後の接合部の断面積も小さくなり、接合部の機械的強度も低下するので余りバンプの径を小さくすることはできない。
フリップチップ接続時の加圧や加熱によるバンプの過度な変形やつぶれを無くし、微細なバンプの接合をできるようにしたものとして、例えば、特開平7−106333号公報の技術が提案されている。(特許文献1)
また、半導体チップのバンプに予め熱可塑性樹脂をコーティングしたものを、回路基板に対してフリップチップ接続する技術が、例えば、特開平6−151502号公報に記載されている。(特許文献2)
特開平7−106333号公報(第3−4頁、第1図) 特開平6−151502号公報(第2頁、第1図)
近年、半導体装置の高速化要求に伴って、高速動作時の電気特性の劣化(配線遅延)を回避するために、銅配線や低誘電率材を層間絶縁膜に用いた高周波用半導体装置の実用化が進められている。しかし、低誘電率絶縁材を使用した半導体チップは、その材料の特性上、従来のSiO2等の層間絶縁膜を使用したものに比べて非常に脆い。従って、このような低誘電率材を使用した半導体チップを回路基板にフリップチップ接続する場合には、半導体チップに対して荷重、熱などの印加条件を低く抑えた低ストレス条件で接続を行う必要がある。しかし、上記特許文献1に記載された技術では、フリップチップ接続時の加圧や加熱によるバンプの過度な変形やつぶれを無くせるが、半導体チップと回路基板間にアンダーフィル樹脂接着材を介在させることが困難であり、フリップチップ接続の接合信頼性を高めることができない。また、特許文献2に記載されている技術では、半導体チップと回路基板間にアンダーフィル樹脂接着材を介在させ、フリップチップ接続の接合信頼性を高めることができるが、半導体チップに対して荷重の印加条件を低くする低ストレス条件で接続を行うことについて考慮されていない。
そこで、高周波用半導体装置の半導体チップのバンプ間ピッチの微細化において、簡易な方法でバンプ間のショートの発生を防止し、かつ、半導体チップと回路基板とのフリップチップ接続時に、低ストレスで接合信頼性の高い半導体装置の製造方法が要望される。
上記課題を解決するため、本発明の一観点によれば、複数の突起金属電極を有する半導体素子を、回路基板にフェイスダウン実装する半導体装置の製造方法において、突起金属電極の頭頂部を平坦かつ平滑にする工程と、少なくとも突起金属電極の表面部全面を固化した絶縁膜により被覆する工程と、半導体素子の突起金属電極と回路基板上に形成された電極端子を対向配置する工程と、絶縁膜により被覆された突起金属電極を電極端子に接触させた状態で、半導体素子に荷重及び超音波振動を印加して突起金属電極と回路基板の電極端子とを接合する工程を含むことを特徴とする。
本発明は、このような構成にすることにより、高周波用半導体装置の半導体チップのバンプ間ピッチの微細化において、簡易な方法でバンプ間のショートの発生を防止し、かつ、半導体チップと回路基板とのフリップチップ接続時に、低ストレスで接合信頼性の高い半導体装置の製造方法を実現できる。
図1は、本発明の第1の実施例における半導体チップの製造工程説明図、図2は本発明の第2の実施例における半導体チップの製造工程説明図、図3は本発明の第1または第2の実施例における半導体チップと回路基板との接続工程説明図を示す。図において1は半導体基板、2は半導体回路形成部、3は電極パッド、4はパッシベーション膜、5はアンダーバンプメタル、6はフォトレジスト、7はめっき金属バンプ、8は絶縁膜、9はスタッドバンプ、10は半導体チップ、11はボンディングツール、12は回路基板、13は電極端子、14はアンダーフィル樹脂を示す。
図1に示す第1の実施例は、半導体チップ10の突起金属電極として、めっき金属バンプを使用した例である。図1(A )に示すように、シリコン等の半導体基板1に半導体回路を作り込んだ半導体回路形成部2があり、半導体回路形成部2の最上部に、アルミ(Al)、または銅(Cu)およびこれらを含む金属からなる電極パッド3が形成されている。電極パッド3の電気的接合表面を除いて、その周囲は絶縁と表面保護のためにシリコン酸化膜(SiO2)、シリコン窒化膜(SiN )、ボリイミド樹脂膜からなるパッシベーション膜4で皮膜されている。さらにその上に、密着性向上および層間の金属拡散防止のため、半導体基板1全面にわたって、下層からチタン(Ti)/ タングステン(W )/ 金(Au)、チタン/ パラジウム(Pd)、チタン/ ニッケル(Ni)/ 金等の組合せの中から選択された多層のアンダーバンプメタル5がスパッタ法で形成される。次に、めっき金属バンプ7が形成される部分が露出するように、フォトリソ技術によりフォトレジスト6をパターン形成し、フォトレジスト6のパターン開口部分に金(Au)をめっきにより成長させて、めっき金属バンプ7を形成する。次に、図1(B )に示すように、フォトレジスト剥離用の薬液を用いてフォトレジスト6を剥離する。
次に、図1(C )に示すように、めっきにより成長させためっき金属バンプ7をマスクにして、めっき金属バンプ7の下部を除いた部分のアンダーバンプメタル5をウェットエッチングによって除去する。なお、この後、めっき金属バンプ7の金を再結晶化させて硬度を低下させるためのアニール処理工程(例えば、300°C にて30分間)を加えてもよい。
次に、図1(D )に示すように、めっき金属バンプ7の頭頂部をダイヤモンド等の硬質バイトを用いて研削加工して、めっき金属バンプ7の頭頂部を高精度に平坦化かつ平滑化する。ここで平坦化とは、半導体チップの複数のめっき金属バンプ7の頭頂面の高さが同一面に揃うようにするもので、平滑化は、各めっき金属バンプ7の頭頂面の凹凸をなくし平滑面にすることである。研削加工前のめっき金属バンプ7の頭頂部は、下地の段差を反映して1〜3μm の段差が形成され、かつ頭頂部の表面状態は、めっき析出時に金属結晶が形成されるため、表面粗さは、Ra=0.2〜0.3μm (Raは、JIS規格B0601−1994における算術平均粗さ)である。これを研削加工することにより、表面粗さRa=0.01 μm 以下の表面状態に平滑化される。また、研削加工前に1つの半導体チップ(サイズが10mm×10mmの例)内でのめっき金属バンプ7の高さのばらつきが、±2 〜4 μm 程度であったものが研削加工により、±0.3 〜2μm に平坦化される。
次に、図1(E )に示すように、絶縁材としてポリパラキシリレン樹脂、あるいはフッ素化したポリパラキシリレン樹脂等の有機絶縁材料を、化学蒸着法(CVD 法)等により、めっき金属バンプ7を含む半導体チップの主面全体に0.2 〜2.0 μm の厚さで、絶縁膜8を蒸着形成する。ポリパラキシリレン樹脂として、日本パリレン株式会社が製造しているパリレンC (poly-monochloro-para- xylylene)、パレリンN (poly-para-xylylene)等がある。なお、絶縁膜8として、ボリイミド樹脂の塗布等により形成してもよいが、均一で薄い膜が形成できる点でポリパラキシリレン樹脂の蒸着形成が好ましい。
次に、図3(A )に示すように、上記の製造工程により製作された半導体チップ10の裏面を真空吸着もしくは外周側面を機械的にクランプするか、あるいはその両方の方法により、半導体チップ10をボンディングツール11に固定し、半導体チップ10のめっき金属バンプ7と回路基板12の電極端子13とを対向配置する。この時、予め半導体チップ10と回路基板12との間にアンダーフィル樹脂14を介在させておく。このアンダーフィル樹脂14は、液状もしくはフィルム状の熱硬化性樹脂接着材であり、液状の場合は、ディスペンサ等により回路基板12上に塗布して供給され、フィルム状の場合は、半導体チップ10側もしくは回路基板12側の何れかに予め仮付けしておく。
その後、図3(B )に示すように、ボンディングツール11を降下させて、半導体チップ10のめっき金属バンプ7を回路基板12の電極端子13に押し当て、半導体チップ10に荷重と超音波振動を印加する。この際に、半導体チップ10もしくは回路基板12、もしくはその両方を加熱してもよい。超音波は荷重を印加する方向と垂直な方向(接合面に対して水平方向)に振動するように印加する。荷重により、めっき金属バンプ7は潰され、塑性変形し、また超音波振動によってめっき金属バンプ7の先端部と回路基板12の電極端子13との接合面で摩擦が生じ、めっき金属バンプ7の先端部の絶縁膜8が容易に破れ、金属面が露出する。この結果、めっき金属バンプ7と回路基板12の電極端子13が接触し、金属の固相拡散接合が行われる。この時、めっき金属バンプ7の側面部において、めっき金属バンプ7が変形肥大化するが、絶縁膜8が変形に追随し、めっき金属バンプ7の側面部の絶縁膜8が破れることはない。このためめっき金属バンプ7が変形しても隣接するめっき金属バンプ7間でショートが発生することはない。
半導体チップ10と回路基板12の接合が完了したら、図3(C )に示すように、ボンディングツール11と半導体チップ10との吸着を解除して、ボンディングツール11を上昇させる。
この後、半導体チップ10と回路基板12の接合体(半導体装置)をオーブン内、またはヒータブロック上で加熱して、アンダーフィル樹脂14を硬化させる。また、アンダーフィル樹脂14の硬化は、ボンディングツール11を加熱することで、半導体チップ10と回路基板12の接合時に行ってもよい。また、この実施例では、アンダーフィル樹脂14を予め半導体チップ10と回路基板12の間に介在させて、めっき金属バンプ7と回路基板12の電極端子13との接合を行ったが、アンダーフィル樹脂14を介在させず、半導体チップ10と回路基板12の接合を行ってからアンダーフィル樹脂を半導体チップ10の周囲から注入・充填することで半導体チップ10と回路基板12の接合を行ってもよい。なお、上記第1の実施例では、めっき金属バンプ7の金属材料として、金を使用した例であるが、その他に銅(Cu)、はんだ等を使用してもよい。
図2に示す第2の実施例は、半導体チップ10の突起金属電極として、ワイヤーボンディング法によりスタッドバンプを形成した例である。金、金合金、銅、銅合金等の金属ワイヤーの先端をスパークさせてボール形状にし、電極パッド3に押付け、荷重と熱と超音波を印加して接合させた後に、金属ワイヤーを引きちぎって、図2(A )に示すように、電極パッド3上にスタッドバンプ9を形成する。なお、図2において、電極パッド3およびパッシベーション膜4を形成するまでの工程は、図1に示す第1の実施例と同じなので説明を省略する。
次に、図2(B )に示すように、スタッドバンプ9の頭頂部をダイヤモンド等の硬質バイトを用いて研削加工して、スタッドバンプ9の頭頂部を高精度に平坦化かつ平滑化する。図2(A )に示すスタッドバンプ9の頭頂部は金属ワイヤーが引きちぎられた状態のため、一定の形状でなく、バンプの高さのばらつきも大きく、±3 〜10μm 程度のばらつきがある。これを研削加工することにより、バンプの高さのばらつきは、±0.5 〜2 μm と平坦化され、バンプの頭頂部の表面粗さRa=0.01 μm 以下の表面状態に平滑化される。
次に、図2(C )に示すように、絶縁材としてポリパラキシリレン樹脂、あるいはフッ素化したポリパラキシリレン樹脂等の有機絶縁材料を、化学蒸着法(CVD 法)等により、スタッドバンプ9を含む半導体チップの主面全体に0.2 〜2.0 μm の厚さで、絶縁膜8を蒸着形成する。その後の工程は、すでに説明した図3に示す製造工程により、半導体チップと回路基板を接合して半導体装置を得る。
図4は、本発明の第3の実施例における半導体チップの製造工程説明図、図5は本発明の第4の実施例における半導体チップの製造工程説明図、図6は本発明の第3または第4の実施例における半導体チップと回路基板との接続工程説明図を示す。
図4に示す第3の実施例は、半導体チップの突起金属電極として、めっき金属バンプを使用した例であり、すでに説明した図1(C )に示す工程までは、第1の実施例と同じである。第3の実施例では、図1(C )の工程の後に、めっき金属バンプ7の頭頂部を研削することなく、図4(A )に示すように、絶縁材としてポリパラキシリレン樹脂、あるいはフッ素化したポリパラキシリレン樹脂等の有機絶縁材料を、化学蒸着法(CVD 法)等により、めっき金属バンプ7を含む半導体チップの主面全体に0.2 〜2.0 μm の厚さで、絶縁膜8を蒸着形成する。
次に、図4(B )に示すように、絶縁膜8で被覆されためっき金属バンプ7の頭頂部を絶縁膜8を含めて、ダイヤモンド等の硬質バイトを用いて研削加工して、めっき金属バンプ7の頭頂部の金属を露出させ、高精度に平坦化かつ平滑化する。
次に、図6(A )に示すように、上記の製造工程により製作された半導体チップ10の裏面を真空吸着もしくは外周側面を機械的にクランプするか、あるいはその両方の方法により、半導体チップ10をボンディングツール11に固定し、半導体チップ10のめっき金属バンプ7と回路基板12の電極端子13とを対向配置する。
その後、図6(B )に示すように、ボンディングツール11を降下させて、半導体チップ10のめっき金属バンプ7を回路基板12の電極端子13に押し当て、半導体チップ10に荷重を印加し、めっき金属バンプ7と回路基板12の電極端子13とを接合する。この際に、半導体チップ10もしくは回路基板12、もしくはその両方を加熱してもよい。また超音波を半導体チップ10に印加してもよい。この時、めっき金属バンプ7の側面部においてめっき金属バンプ7が変形肥大化するが、絶縁膜8が変形に追随し、めっき金属バンプ7の側面部の絶縁膜8が破れることはない。このためめっき金属バンプ7が変形しても隣接するめっき金属バンプ7間でショートが発生することはない。
半導体チップ10と回路基板12の接合が完了したら、図6(C )に示すように、ボンディングツール11と半導体チップ10との吸着を解除して、ボンディングツール11を上昇させ、半導体チップと回路基板を接合した半導体装置を得る。
図5に示す第4の実施例は、半導体チップの突起金属電極として、ワイヤーボンディング法によりスタッドバンプを形成した例であり、すでに説明した図2(A )に示す工程までは、第2の実施例と同じである。第4の実施例では、図2(A )の工程の後に、スタッドバンプ9の頭頂部を研削することなく、図5(A )に示すように、絶縁材としてポリパラキシリレン樹脂、あるいはフッ素化したポリパラキシリレン樹脂等の有機絶縁材料を、化学蒸着法(CVD 法)等により、スタッドバンプ9を含む半導体チップ10の主面全体に0.2 〜2.0 μm の厚さで、絶縁膜8を蒸着形成する。
次に、図5(B )に示すように、絶縁膜8で被覆されたスタッドバンプ9の頭頂部を絶縁膜8を含めて、ダイヤモンド等の硬質バイトを用いて研削加工して、スタッドバンプ9の頭頂部の金属を露出させ、高精度に平坦化かつ平滑化する。その後の工程は、すでに説明した図6に示す製造工程により、半導体チップと回路基板を接合して半導体装置を得ることができる。第3の実施例または第4の実施例において、半導体チップと回路基板の接合に際して、半導体チップと回路基板の間にアンダーフィル樹脂を介在させてもよい。
以上説明したように、本発明の第1〜第4の実施例によると、半導体チップの突起金属電極(バンプ)の頭頂面が平坦化されているので、半導体チップを回路基板に接合するとき全てのバンプに均一に荷重を印加することができ、また各バンプの頭頂面が平滑化されているので、回路基板の電極端子との間で良好な金属間接合がえられる。このため半導体チップを回路基板に接合するときの接合条件(荷重、熱印加等)を低くすることができ、例えば比誘電率が3.0 未満の低誘電率絶縁材を使用した高周波用半導体装置にも適用できる。また、バンプの周囲は、絶縁膜で被覆されているので、半導体チップのバンプ間ピッチの微細化が可能になる。
さらに、実施例1または実施例2の方法は、バンプの表面全部が絶縁膜で被覆されているので、バンプの金属表面の汚染や酸化等による変質を防止でき、銅などの酸化しやすい金属をバンプとして使用するような場合に有効である。
また、実施例3または実施例4の方法は、バンプの頭頂部表面の金属が露出しているので、実施例1や実施例2の方法に比して、さらに低い接合条件で接合できる。
本発明の方法は、低誘電率絶縁材を使用し、かつバンプ間ピッチの微細化された半導体チップを有する高周波用半導体装置にも適用することができる。
本発明の第1の実施例における半導体チップの製造工程説明図である。 本発明の第2の実施例における半導体チップの製造工程説明図である。 図1または図2の半導体チップと回路基板との接続工程説明図である。 本発明の第3の実施例における半導体チップの製造工程説明図である。 本発明の第4の実施例における半導体チップの製造工程説明図である。 図4または図5の半導体チップと回路基板との接続工程説明図である。
符号の説明
1 半導体基板 11 ボンディングツール
2 半導体回路形成部 12 回路基板
3 電極パッド 13 電極端子
4 パッシベーション膜 14 アンダーフィル樹脂
5 アンダーバンプメタル
6 フォトレジスト
7 めっき金属バンプ
8 絶縁膜
9 スタッドバンプ
10 半導体チップ

Claims (3)

  1. 複数の突起金属電極を有する半導体素子を、回路基板にフェイスダウン実装する半導体装置の製造方法において、
    該突起金属電極の頭頂部を平坦かつ平滑にする工程と、
    少なくとも該突起金属電極の表面部全面を固化した絶縁膜により被覆する工程と、
    半導体素子の突起金属電極と回路基板上に形成された電極端子を対向配置する工程と、
    該絶縁膜により被覆された該突起金属電極を該電極端子に接触させた状態で、該半導体素子に荷重及び超音波振動を印加して該突起金属電極と該回路基板の電極端子とを接合する工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記絶縁膜とポリパラキシリレン樹脂を使用することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 半導体素子に荷重を印加する前に、半導体素子と回路基板との間に熱硬化性樹脂接着材を介在させる工程を含むことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
JP2004194016A 2004-06-30 2004-06-30 半導体装置の製造方法 Expired - Fee Related JP4444022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004194016A JP4444022B2 (ja) 2004-06-30 2004-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194016A JP4444022B2 (ja) 2004-06-30 2004-06-30 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009260673A Division JP5152157B2 (ja) 2009-11-16 2009-11-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006019398A JP2006019398A (ja) 2006-01-19
JP4444022B2 true JP4444022B2 (ja) 2010-03-31

Family

ID=35793402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194016A Expired - Fee Related JP4444022B2 (ja) 2004-06-30 2004-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4444022B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI520288B (zh) * 2011-10-04 2016-02-01 頎邦科技股份有限公司 半導體結構及其封裝構造
CN103035608A (zh) * 2011-10-08 2013-04-10 颀邦科技股份有限公司 半导体结构及其封装构造

Also Published As

Publication number Publication date
JP2006019398A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
US9257404B2 (en) Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus
TWI281719B (en) Semiconductor device
JP4768343B2 (ja) 半導体素子の実装方法
US20040262753A1 (en) Flip chip packaging structure and related packaging method
US20040191955A1 (en) Wafer-level chip scale package and method for fabricating and using the same
US20100323498A1 (en) Circuit Device and Method of Manufacturing Thereof
US20020093108A1 (en) Flip chip packaged semiconductor device having double stud bumps and method of forming same
JP3333300B2 (ja) 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット
US6396156B1 (en) Flip-chip bonding structure with stress-buffering property and method for making the same
US20130127047A1 (en) Conductive structure and method for forming the same
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2003068779A (ja) 半導体装置及びその製造方法
JP4444022B2 (ja) 半導体装置の製造方法
JP5152157B2 (ja) 半導体装置の製造方法
TWI420610B (zh) 半導體裝置及其製造方法
JPH118264A (ja) 半導体装置及びその製造方法
JP2004014854A (ja) 半導体装置
JP2012023409A (ja) 回路装置およびその製造方法
JP3836449B2 (ja) 半導体装置の製造方法
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003007762A (ja) 半導体装置のフリップチップ実装方法
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
US7197817B2 (en) Method for forming contact bumps for circuit board
JP3901681B2 (ja) 半導体装置およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100113

R150 Certificate of patent or registration of utility model

Ref document number: 4444022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees