JP2003007762A - 半導体装置のフリップチップ実装方法 - Google Patents

半導体装置のフリップチップ実装方法

Info

Publication number
JP2003007762A
JP2003007762A JP2001182848A JP2001182848A JP2003007762A JP 2003007762 A JP2003007762 A JP 2003007762A JP 2001182848 A JP2001182848 A JP 2001182848A JP 2001182848 A JP2001182848 A JP 2001182848A JP 2003007762 A JP2003007762 A JP 2003007762A
Authority
JP
Japan
Prior art keywords
gold
electrode
chip
electroplating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001182848A
Other languages
English (en)
Inventor
Toru Yoshida
亨 吉田
Yoshio Ozeki
良雄 大関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001182848A priority Critical patent/JP2003007762A/ja
Publication of JP2003007762A publication Critical patent/JP2003007762A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】低コストでＩＣ電極上に金バンプを形成し、こ
れを高い信頼性で配線基板電極に超音波接続する半導体
のフリップチップ実装方法を実現することにある。 【解決手段】ＩＣチップの素子形成面をフェースダウン
で基板に実装する方法において、ＩＣチップの電極とし
て表面に凹凸を形成した金バンプを電気メッキにより形
成し、このチップを超音波を用いて配線基板電極に接合
する方法を採用した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置のフリ
ップチップ実装方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化に伴って、ＩＣ
チップを高密度に基板に実装する必要性がますます高ま
っており、その手段の一つとして裸チップの素子形成面
をフェースダウンで基板に実装するフリップチップ実装
方法の適用が広まりつつある。
【０００３】その具体例を図３に示す工程図を用いて説
明する。先ず、図３（ａ）において、ＩＣチップ１のア
ルミ電極２上に金バンプ３を形成する。金バンプ３は、
金ワイヤの先端を溶融させて金ボールを形成した後、こ
れを上記ＩＣチップ１のアルミ電極２上に熱と、超音波
を加えて押しつけて接合し、金ワイヤを引っ張って引き
ちぎった後に、アルミ電極２上の金ボール３に残ったワ
イヤ先端部３ａを平坦化する。平坦化した面の直径は１
０〜３０ミクロン程度であり、金ボール上に残った金ワ
イヤの高さは３０〜６０ミクロン程度である。
【０００４】次に、以上の工程で形成した金バンプ３を
有するＩＣチップ１を、図３（ｂ）に示すようにフェー
スダウンで配線基板４に押しつけ、超音波及び場合によ
っては熱も加えて、フリップチップ接続を行う。この
時、金ボール３上に残っていた金ワイヤ先端部３ａは配
線基板電極５に押しつけられて、つぶれながら配線基板
電極５の酸化膜などの絶縁性皮膜を破壊しつつ、接触面
積を増加させて、信頼性の良好な接続を形成する。
【０００５】以下、上記の金バンプ３と配線基板電極５
とを超音波及び場合によっては熱も加えて接続する方法
を超音波接続と記す。以上に述べた超音波接続はＩＣチ
ップ１を配線基板４にフェースダウンで実装する方法と
しては、接続そのものに要する時間が１秒以下であり、
短時間工法としての長所を有している。
【０００６】なお、この種のフリップチップ接続に関す
る文献としては、例えばオーム社発行、電子通信学会編
「ＬＳＩハンドブック」４０９〜４１０頁（１９８４
年）が挙げられる。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来技術では、金ワイヤの先端に形成した金ボール３をア
ルミ電極２毎に熱と超音波を加えて押しつけて接合し、
金ワイヤを引っ張って引きちぎった後に、金ボールに残
ったワイヤ先端部３aを平坦化して金バンプを形成する
ため、１個のバンプ形成に約０．３秒程度を必要とし、
多数の電極を有するＩＣではバンプ形成コストが高くな
る問題があった。
【０００８】一方、多数の電極を有するＩＣでの低コス
トバンプ形成方法としては、ウエハ段階で電気メッキに
よりウエハ上の全電極に一括して金バンプを形成する方
法が知られている（例えば、ファインプレーティング、
No.５５、６７〜８５頁、１９９９年）。
【０００９】しかし、従来の電気メッキによる金バンプ
は、表面がほぼ平坦なため、これを基板電極５に押しつ
けて超音波接続を加えても、金バンプの変形が少なく、
基板電極表面の酸化膜などの絶縁性皮膜を破壊する効果
が小さいため、信頼性の良好な接続を形成する事が困難
であった。
【００１０】したがって本発明は、低コストでＩＣ電極
上に金バンプを形成し、これを高い信頼性で基板電極に
超音波接続する方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、ＩＣチップの素子形成面をフェースダウンで配線基
板に実装する本発明の半導体装置のフリップチップ実装
方法においては、ＩＣチップの電極として表面に凹凸を
形成した金バンプを電気メッキにより形成し、このチッ
プを超音波を用いて配線基板電極に接合するようにした
ことを特徴とする。
【００１２】この金バンプ表面の凹凸形状は、先端が針
状に鋭く突出したものが望ましく、山と谷との平均粗さ
がＲａで１〜１０μm程度の範囲が許容される。
【００１３】
【発明の実施の形態】すなわち、本発明は、電気メッキ
により形成された金バンプを有するＩＣチップをフェー
スダウンで配線基板に実装する方法であって、前記金バ
ンプの形成は、ＩＣチップの電極上に電気メッキ電極用
金属膜を形成する工程と、前記電気メッキ電極用金属膜
上を覆い金バンプの形成領域を選択的に露出させたメッ
キレジスト膜を形成する工程と、金メッキ液中で前記電
気メッキ電極用金属膜を電極として電気メッキにより前
記金バンプの形成領域に選択的に金バンプを形成する工
程と、前記メッキレジスト膜を除去する工程とを有して
なり、前記金バンプを形成する工程においては、金メッキ
開始から所定のバンプ高さ形成されるまでは標準プロセ
ス条件で電気メッキを行い、その後、その標準プロセス
条件に対し、電流密度を２〜３倍に高めるか、金メッ
キ液の攪拌速度を１／５〜１／１０に低下させるか、
金メッキ液の金イオン濃度を１／５〜１／１０に低下さ
せるか、もしくはこれら〜の組み合わせにより、金
メッキ膜表面に凹凸を形成する工程とを含むことを特徴
とする。
【００１４】電気メッキ電極用金属膜は、電気メッキ電
極であると共に、その上に形成する金バンプとチップ電
極との相互拡散防止の役割もあり、チップ電極がアルミ
電極であれば、例えばTi/Pdの２層膜を用いることが望
ましい。
【００１５】
【実施例】以下、本発明の実施例を図面にしたがって具
体的に説明する。 ＜実施例１＞図１（ａ）及び（ｂ）は、ＩＣ電極上に金
バンプを形成する本発明の第１の実施例となる製造工程
を示した断面図である。
【００１６】図１は、シリコンウエハ上に多数のＩＣを
形成し、その中の１個のＩＣを代表してその断面を示し
ている。実際の製造工程では、周知のようにウエハ上の
全てのＩＣ電極上に一括して金バンプを形成してから個
々のＩＣをチップとして切り出し、それをＩＣパッケー
ジ等の配線基板上に実装する。
【００１７】しかし、以下の説明では、１個のＩＣチッ
プを代表して電極形成から電極上への金バンプ形成工程
までの製造工程について説明することにする。
【００１８】図１（ａ）に示すように、ＩＣチップ１の
アルミ電極２の周辺は保護膜６で覆われている。保護膜
６はシリコン酸化膜、シリコン窒化膜、ポリイミド膜等
である。上記アルミ電極２及び保護膜６の上に、ウエハ
全体にわたって、電気メッキ電極用金属膜７を蒸着によ
り形成する。
【００１９】この電気メッキ電極用金属膜７は、電気メ
ッキ電極であると同時に、その上に形成する金バンプ３
とアルミ電極２との相互拡散防止の役割もあり、例えば
Ti/Pdの２層膜を用いる。
【００２０】この電気メッキ電極用金属膜７の上に、市
販のメッキレジスト膜８を形成する。メッキレジスト膜
８はアルミ電極２の上で所望のサイズで開口部９が形成
されるように、周知のリソグラフ技術による露光、現像
工程を経てメッキレジストパターンが形成される。
【００２１】次に、電気メッキ電極用金属膜７を電極と
して、開口部９に電気メッキにより凹凸付き金バンプ１
０を形成する。この電気メッキによる金バンプ１０の形
成は、以下の方法による。
【００２２】金メッキ液は、例えば、シアン化金カリュ
ームを主成分とするメッキ液である。凸凹付き金バンプ
１０を形成するために、メッキ開始から所定のバンプ高
さが形成されるまでは一定の標準プロセス条件で電気メ
ッキを行い、その後、凹凸を付けるために標準のプロセ
ス条件に対し、一つの方法は電流密度を２〜３倍とす
る。すなわち、標準的な電流密度0.5〜１A/dm2に対し、
１〜３A/dm2とする。
【００２３】また、他の凹凸を付ける方法として、電流
密度を制御する代わりに、メッキ液の撹拌速度を１／
５〜１／１０に低下させる。
【００２４】更に別の方法として、金メッキ液の金イ
オン濃度を１／５〜１／１０に低下させる。また、以上
の〜の方法は組み合わせて用いても良い。また、金
メッキ液は非シアン系メッキ液を用いることもできる。
【００２５】以上のメッキ方法により、図１（ｂ）に示
すように、表面に１〜１０ミクロンの凹凸を有する凹凸
付き金バンプ１０を得ることができる。金メッキ後、メ
ッキレジスト膜８を除去し、凹凸付き金バンプ１０の周
囲の不要な電気メッキ電極用金属膜７を除去する。
【００２６】このようにして凹凸付き金バンプ１０が形
成された後、実際の製造工程では、ウエハからＩＣチップ
が切り出されて、次の配線基板への実装に供される。 ＜実施例２＞次に、実施例１で得られた凹凸付き金バン
プ１０の形成されたＩＣチップを用いて、パッケージ等
の配線基板に実装する例を図２の断面工程図を用いて説
明する。
【００２７】図２（ａ）に示すように、上記凹凸付き金
バンプ１０を有するＩＣチップ１を、配線基板４の基板
電極５に接続する方法を説明する。ＩＣチップ１を、凹
凸付き金バンプ１０を形成した面を下にしたフェースダ
ウンの状態で、基板電極５と対向させ、位置あわせを行
った後、荷重、超音波を加えて接続を行う。この時、場
合によっては加熱を行っても良い。
【００２８】基板電極５はアルミ、銅、Ni/Auメッキ付
き銅等である。この工程において、凹凸付き金バンプ１
０の凹凸は、荷重印加により押しつぶされながら基板電
極５の酸化膜などの絶縁性皮膜を破壊しつつ、接触面積
を増加させて、信頼性の良好な接続を形成する。
【００２９】
【発明の効果】本発明によれば、金バンプ形成に電気メ
ッキ法を用いるので、多数電極を有するＩＣのバンプ形
成コストを低く抑えるとともに、金バンプの表面に凹凸
を形成するので、これを基板電極に超音波接続するに際
し、上記凹凸が押しつぶされながら接続されるため、信
頼性の良好な接続を得ることができ、且つ超音波接続を
採用しているので、短時間のＩＣ接続が実現できる。し
たがって、低コストで信頼性の高い半導体装置のフリッ
プチップ実装方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例となる金バンプ形成の工
程を示す断面図。
【図２】本発明の第２の実施例となる表面に凹凸の形成
された金バンプを有するＩＣチップの実装工程を示す断
面図。
【図３】従来の金バンプ及びそれを用いたＩＣチップの
実装工程を示す断面図。
【符号の説明】
１…ＩＣチップ、 ２…アルミ電極、 ３…金バンプ、 ４…基板、 ５…基板電極、 ６…保護膜、 ７…電気メッキ電極用金属膜、 ８…メッキレジスト膜、 ９…開口部、 １０…凹凸付き金バンプ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】ＩＣチップの素子形成面をフェースダウン
    で配線基板に実装する方法において、ＩＣチップの電極
    として表面に凹凸を形成した金バンプを電気メッキによ
    り形成し、前記チップを超音波を用いて基板電極に接合
    することを特徴とする半導体装置のフリップチップ実装
    方法。
  2. 【請求項２】電気メッキにより形成された金バンプを有
    するＩＣチップをフェースダウンで配線基板に実装する
    方法であって、前記金バンプの形成は、ＩＣチップの電
    極上に電気メッキ電極用金属膜を形成する工程と、前記
    電気メッキ電極用金属膜上を覆い金バンプの形成領域を
    選択的に露出させたメッキレジスト膜を形成する工程
    と、金メッキ液中で前記電気メッキ電極用金属膜を電極
    として電気メッキにより前記金バンプの形成領域に選択
    的に金メッキする工程と、前記メッキレジスト膜を除去
    する工程とを有してなり、前記金メッキする工程は、メ
    ッキ開始から所定のバンプ高さ形成されるまでは標準プ
    ロセス条件で電気メッキを行い、その後、その標準プロ
    セス条件に対し、電流密度を２〜３倍に高めるか、金
    メッキ液の攪拌速度を１／５〜１／１０に低下させる
    か、金メッキ液の金イオン濃度を１／５〜１／１０に
    低下させるか、もしくはこれら〜の組み合わせによ
    り、金メッキ膜表面に凹凸を形成する工程を含むことを
    特徴とする半導体装置のフリップチップ実装方法。
  3. 【請求項３】上記ＩＣチップの電極がアルミニウム、電
    気メッキ電極用金属膜が電気メッキ電極であると共に、
    その上に形成する金バンプとＩＣチップ電極との相互拡
    散防止を有する金属膜であることを特徴とする請求項１
    もしくは２記載の半導体装置のフリップチップ実装方
    法。
  4. 【請求項４】上記電気メッキ電極用金属膜がTi/Pdの２
    層膜であることを特徴とする請求項３記載の半導体装置
    のフリップチップ実装方法。
JP2001182848A 2001-06-18 2001-06-18 半導体装置のフリップチップ実装方法 Pending JP2003007762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001182848A JP2003007762A (ja) 2001-06-18 2001-06-18 半導体装置のフリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001182848A JP2003007762A (ja) 2001-06-18 2001-06-18 半導体装置のフリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2003007762A true JP2003007762A (ja) 2003-01-10

Family

ID=19022871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001182848A Pending JP2003007762A (ja) 2001-06-18 2001-06-18 半導体装置のフリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP2003007762A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224158A (ja) * 2002-01-25 2003-08-08 Texas Instruments Inc バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
JP2007100130A (ja) * 2005-09-30 2007-04-19 Ne Chemcat Corp 金バンプ又は金配線の形成方法
WO2008001551A1 (fr) 2006-06-27 2008-01-03 Idemitsu Kosan Co., Ltd. Dérivé d'amine aromatique et dispositif a électroluminescence organique utilisant celui-ci
CN101937857A (zh) * 2009-06-30 2011-01-05 瑞萨电子株式会社 半导体器件的制造方法
CN110557903A (zh) * 2019-09-05 2019-12-10 深圳市星河电路股份有限公司 一种pcb超高金线邦定值加工方法
JP2021055119A (ja) * 2019-09-27 2021-04-08 三菱マテリアル株式会社 めっき方法、ビア付き基板及びビア付きシリコンウエハ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224158A (ja) * 2002-01-25 2003-08-08 Texas Instruments Inc バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
JP4698125B2 (ja) * 2002-01-25 2011-06-08 テキサス インスツルメンツ インコーポレイテッド バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
JP2007100130A (ja) * 2005-09-30 2007-04-19 Ne Chemcat Corp 金バンプ又は金配線の形成方法
WO2008001551A1 (fr) 2006-06-27 2008-01-03 Idemitsu Kosan Co., Ltd. Dérivé d'amine aromatique et dispositif a électroluminescence organique utilisant celui-ci
CN101937857A (zh) * 2009-06-30 2011-01-05 瑞萨电子株式会社 半导体器件的制造方法
JP2011014607A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体装置の製造方法
CN110557903A (zh) * 2019-09-05 2019-12-10 深圳市星河电路股份有限公司 一种pcb超高金线邦定值加工方法
JP2021055119A (ja) * 2019-09-27 2021-04-08 三菱マテリアル株式会社 めっき方法、ビア付き基板及びビア付きシリコンウエハ
JP7276049B2 (ja) 2019-09-27 2023-05-18 三菱マテリアル株式会社 めっき方法

Similar Documents

Publication Publication Date Title
US6787926B2 (en) Wire stitch bond on an integrated circuit bond pad and method of making the same
US8294269B2 (en) Electronic structures including conductive layers comprising copper and having a thickness of at least 0.5 micrometers
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
US5698465A (en) Process for manufacturing an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US6415974B2 (en) Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
US20090283903A1 (en) Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
TW200306631A (en) Wafer-level coated copper stud bumps
US6429531B1 (en) Method and apparatus for manufacturing an interconnect structure
JP3382340B2 (ja) 半導体素子のバンプ形成方法
WO2007064073A1 (en) Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6429046B1 (en) Flip chip device and method of manufacture
JP2003007762A (ja) 半導体装置のフリップチップ実装方法
JP2008517475A (ja) 電気接点を有する基板及びその製造方法
JPH03187228A (ja) 半田バンプの形成方法
JP2004014854A (ja) 半導体装置
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JP4238694B2 (ja) 半導体ウエハおよび半導体チップの製造方法
JP4318893B2 (ja) 半導体装置及び半導体装置の製造方法
JP2721580B2 (ja) 半導体装置の製造方法
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JP4444022B2 (ja) 半導体装置の製造方法
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法