JPH118250A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH118250A
JPH118250A JP9160144A JP16014497A JPH118250A JP H118250 A JPH118250 A JP H118250A JP 9160144 A JP9160144 A JP 9160144A JP 16014497 A JP16014497 A JP 16014497A JP H118250 A JPH118250 A JP H118250A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
semiconductor integrated
metal plating
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9160144A
Other languages
English (en)
Inventor
Akihito Tsuda
昭仁 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9160144A priority Critical patent/JPH118250A/ja
Publication of JPH118250A publication Critical patent/JPH118250A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体集積回路装置の外部接続技術、及び集積
回路装置のパッケージ技術に関し、熱膨張係数の差から
生じる半田バンプのクラックを防ぐこと。 【解決手段】半導体基板上に形成した有機樹脂層上に金
属メッキ台座層を形成すると共に、その構造を片持ち梁
構造としてストレスの応力を金属メッキ台座部分で緩和
する。半導体基板１１上にパッシベーション膜１３を形
成し、さらにその上にポリイミド膜２０を形成する。次
に前記パッシベーション膜、ポリイミド膜のパッド１４
に対応した部分を開口し、スパッタ法によりポリイミド
膜２０の上にＣｒからなる密着層及びＣｕからなるバリ
ア層１５を形成する。その後バリア層１５の上に金属メ
ッキ台座層１６を形成する。続いて金属メッキ台座層１
６の上に二層目のポリイミド膜２１を形成し、半田バン
プを形成するための開口部を設けた後、半田メッキ用の
導電スッパタ膜２２及び半田バンプ１７を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の外部接続技術、及び集積回路装置のパッケージ技術
に関する。
【０００２】
【従来の技術】従来、半導体集積回路装置の外部接続端
子として形成される半田バンプは、例えば図１に示すよ
うに、パッドアルミ１４の上にバリア金属膜１５を形成
し、さらに半田に対するバリア層としてニッケルの金属
台座層を形成した後、半田バンプ１７を形成していた。
【０００３】
【発明が解決しようとする課題】上記の様な従来構造の
半田バンプを使用した半導体集積回路を、回路基板上に
前記半田バンプの溶融により実装した場合には半導体基
板と、回路基板との熱膨張係数の差によるストレスによ
り半田バンプに応力が掛かり、長期間使用すると半田バ
ンプにクッラクが入ってしまい、信頼性上の問題があり
使用出来なかった。
【０００４】
【課題を解決するための手段】本発明は、半田バンプの
下の金属台座層に着目し、半導体基板上に形成した有機
樹脂層上に金属メッキ台座層を形成すると共に、その構
造を回路基板との熱膨張係数の差による応力を吸収でき
るようにしたものである。また、金属メッキ台座層に使
用する金属は柔らかいものとする事により、より効果が
高まるものである。
【０００５】上記した手段によれば、前記半導体集積回
路を、回路基板上に実装した場合の半導体基板と回路基
板との熱膨張係数の差によるストレスの応力を金属メッ
キ台座部分で緩和でき、信頼性上の問題を無くし実用可
能とするものである。
【０００６】
【発明の実施の形態】以下、本発明の好適な実施例を図
面を用いて説明する。
【０００７】（第一実施形態）図２は、本発明を適用し
て有効な半導体集積回路を、回路基板に半田溶融させて
実装した一例の断面図である。この実施例の半田バンプ
は半導体基板１１の上に形成された後、製品用回路を組
むための回路基板１９の上に形成された金属配線１８に
接続される。図２では狭い範囲の図となっているが、回
路基板１９には幾つかの半導体集積回路が実装され、製
品となるものである。この実施例の半導体集積回路は、
図に示すように片持ち梁構造となった台座の上に半田バ
ンプが形成されているものである。
【０００８】次に、図３を参照しながら、上記実施例の
ＩＣチップの製造プロセスの一例について説明する。な
お、半導体基板上に回路を構成する工程は従来の半導体
集積回路のプロセスと同様であるので、説明を省略しパ
ッシベーション膜形成後のプロセスを説明する。
【０００９】図３（１）の工程は、シリコン酸化膜１２
上にパッシベーション膜１３を形成しパッド１４に対応
した部分に開口部をあけられ、更にポリイミド膜２０が
同じくパッド１４に対応し開口部を形成する。しかる
後、スパッタ法によりポリイミド膜２０の上にＣｒから
なる密着層及びＣｕからなるバリア層１５を形成した状
態を示す。
【００１０】次に、上記バリア層１５の上にフォトレジ
スト膜を用い、所定の工程を経た後、選択メッキを行い
金属メッキ台座層１６を形成する。この時のメッキ厚さ
は、２〜４０ミクロンが最適である（図３（２）参
照）。
【００１１】続いて、上記金属メッキ台座層１６の上に
二層目のポリイミド膜２１を形成し、金属メッキ台座層
１６の上に半田バンプを形成するための開口部を設ける
（図３（３）参照）。
【００１２】次に、ポリイミド膜２１の上に半田メッキ
用の導電スッパタ膜２２を形成する。さらに、この上に
フォトレジスト膜２３を形成し半田を選択メッキするた
めの開口部を設ける（図３（４）参照）。
【００１３】この後、半田層を電気メッキにより形成
し、熱処理によりウェトバックを行い、球形の半田バン
プ１７が形成される（図３（５）参照）。
【００１４】上記プロセスに従うと、片持ち梁構造をし
た金属メッキ台座を有する半導体集積回路が得られスト
レスの応力を金属メッキ台座部分で緩和できるものであ
る。
【００１５】（第二実施形態）図４は、第二実施形態に
係る半導体集積回路を、回路基板に半田溶融させて実装
した一例の断面図である。本実施形態は、第一実施形態
と比べて、図３（５）以降の工程において異なり、そこ
までは第一実施形態と同じである。図３（５）の工程の
後、ポリイミド層２０、２１、をドライアッシング工
程、ウェトハクリ工程により除去し、図４の構造とす
る。この構造により、金属メッキ台座部分の応力吸収力
が高まるものである。
【００１６】上述した第一実施形態および第２実施形態
においては、金属メッキ台座部分は半田バンプを任意の
位置に配線する配線層を兼ねることができる。すなわ
ち、ポリイミド層２０上に金属メッキ台座部分を引き回
すことにより、任意の位置に半田バンプを形成すること
ができる。また、金属メッキ台座層はＣｕ、Ａｕ、Ｐ
ｔ、Ａｇ、Ｐｄ、等柔らかい金属で形成され、特に、膜
厚を２〜４０ミクロンメータの金属メッキ層とすること
により、ストレスの応力により台座自体が破壊するのを
防ぐものである。
【００１７】
【発明の効果】以上説明したように、本発明は、半導体
基板上に回路を構成する素子が形成され、かつ回路の入
出力および電源電圧を供給するためのパッドを有する半
導体集積回路において、上記半導体基板のパッシベーシ
ョン膜上に有機樹脂層と金属メッキ台座層を有する半田
バンプが形成されてなることにより、片持ち梁構造を有
する金属メッキ台座の効果により、対抗して実装された
回路基板とのストレス応力を逃がすものである。
【００１８】また、金属メッキ台座層を２〜４０ミクロ
ンメータの金属メッキ層とすることにより、ストレスの
応力により台座自体が破壊するのを防ぐものである。
【図面の簡単な説明】
【図１】従来の半導体回路の一実施例を示す断面図。
【図２】本発明を適用して好適な半導体回路の一実施例
を示す断面図。
【図３】本発明の実施例の半導体集積回路の製造プロセ
スを工程順に示す断面図。
【図４】本発明を適用して好適な半導体回路の他の実施
例を示す断面図。
【符号の説明】
１１ シリコン基板 １２ シリコン酸化膜 １３ パッシベーション膜 １４ アルミパッド １５ 密着膜及びバリア膜 １６ 金属メッキ台座層 １７ 半田バンプ １８ 金属配線層 １９ 回路基板 ２０ ポリイミド層（一層目） ２１ ポリイミド層（二層目） ２２ 導電スパッタ膜 ２３ フォトレジスト

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に回路を構成する素子が形成
    され、かつ回路の入出力および電源電圧を供給するため
    のパッドを有する半導体集積回路において、上記半導体
    基板のパッシベーション膜上に有機樹脂層と金属メッキ
    台座層を有する半田バンプが形成されてなることを特徴
    とする半導体集積回路装置。
  2. 【請求項２】上記パッド上に下地となる金属メッキ台座
    層を介してバンプが形成されてなる半導体集積回路装置
    であって、上記金属メッキ台座層は厚み２〜４０ミクロ
    ンメータの金属で形成されてなることを特徴とする請求
    項１記載の半導体集積回路装置。
  3. 【請求項３】上記パッド上に下地となる金属メッキ台座
    層を介してバンプが形成されてなる半導体集積回路装置
    であって、上記金属メッキ台座層は金属メッキで形成さ
    れていて、半田バンプを任意の位置に配線する配線層を
    兼ねることを特徴とする請求項１記載の半導体集積回路
    装置。
  4. 【請求項４】上記パッド上に下地となる金属メッキ台座
    層を介してバンプが形成されてなる半導体集積回路装置
    であって、上記金属メッキ台座層はＣｕ、Ａｕ、Ｐｔ、
    Ａｇ、Ｐｄ、等柔らかい金属で形成されてなることを特
    徴とする請求項１記載の半導体集積回路装置。
  5. 【請求項５】上記パッド上に下地となる金属メッキ台座
    層を介してバンプが形成されてなる半導体集積回路装置
    であって、上記金属メッキ台座層の下の有機樹脂層は、
    エッチング除去されて金属メッキ台座層が片持ち梁構造
    となっている事を特徴とする半導体集積回路装置。
  6. 【請求項６】半導体基板上に回路を構成する素子が形成
    され、かつ回路の入出力および電源電圧を供給するため
    のパッドを有する半導体集積回路において、上記半導体
    基板のパッシベーション膜上に有機樹脂層と金属メッキ
    台座層を有する半田バンプが形成されてなる半導体集積
    回路装置の製造方法において、上記パッシベーション膜
    の上に有機樹脂層を形成し、該有機樹脂層に上記パッド
    位置に対応して開口を形成する工程と、上記パッド上と
    有機樹脂層上の所定の位置の上に、メッキ処理により金
    属メッキ台座層を選択的に形成する工程と、上記金属メ
    ッキ台座層の上に二層目の有機樹脂層を形成し、該有機
    樹脂層に上記金属メッキ台座層位置に対応して開口を形
    成する工程と、上記金属メッキ台座層と二層目の有機樹
    脂層の上に、メッキ処理により半田バンプとなる半田層
    を選択的に形成する工程と、を有することを特徴とする
    請求項１記載の半導体集積回路装置の製造方法。
  7. 【請求項７】請求項６記載の半導体集積回路装置の製造
    方法において、前記一層目の有機樹脂層と、二層目の有
    機樹脂層を、半田バンプ完成後に除去したことを特徴と
    する請求項５記載の半導体集積回路装置の製造方法。
JP9160144A 1997-06-17 1997-06-17 半導体集積回路装置およびその製造方法 Pending JPH118250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9160144A JPH118250A (ja) 1997-06-17 1997-06-17 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9160144A JPH118250A (ja) 1997-06-17 1997-06-17 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH118250A true JPH118250A (ja) 1999-01-12

Family

ID=15708829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9160144A Pending JPH118250A (ja) 1997-06-17 1997-06-17 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH118250A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001225502A (ja) * 1999-12-21 2001-08-21 Xerox Corp 集積発光源の高均一性を達成するためのマイクロスプリング内部配線を有するハイブリッド装置
EP1107307A4 (en) * 1999-06-15 2001-12-27 SEMICONDUCTOR HOUSING, SEMICONDUCTOR DEVICE, ELECTRONIC ELEMENT AND PRODUCTION OF A SEMICONDUCTOR HOUSING
KR100336769B1 (ko) * 1999-11-04 2002-05-16 박종섭 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법
US7218008B2 (en) 2003-06-30 2007-05-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2008277849A (ja) * 2008-06-12 2008-11-13 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1107307A4 (en) * 1999-06-15 2001-12-27 SEMICONDUCTOR HOUSING, SEMICONDUCTOR DEVICE, ELECTRONIC ELEMENT AND PRODUCTION OF A SEMICONDUCTOR HOUSING
US6835595B1 (en) 1999-06-15 2004-12-28 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US7023088B2 (en) 1999-06-15 2006-04-04 Fujikura Ltd. Semiconductor package, semiconductor device and electronic device
US7157363B2 (en) 1999-06-15 2007-01-02 Fujikura Ltd. Method for producing a semiconductor package, with a rerouted electrode formed on a resin projection portion
KR100336769B1 (ko) * 1999-11-04 2002-05-16 박종섭 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법
JP2001225502A (ja) * 1999-12-21 2001-08-21 Xerox Corp 集積発光源の高均一性を達成するためのマイクロスプリング内部配線を有するハイブリッド装置
US7218008B2 (en) 2003-06-30 2007-05-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7981792B2 (en) 2003-06-30 2011-07-19 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2008277849A (ja) * 2008-06-12 2008-11-13 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP4656191B2 (ja) * 2008-06-12 2011-03-23 セイコーエプソン株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
JP2001338947A (ja) フリップチップ型半導体装置及びその製造方法
JP2002134658A (ja) 半導体装置及びその製造方法
JPH11111896A (ja) 半導体装置及びその製造方法
JP2001135663A (ja) 半導体装置及びその製造方法
JP2001068618A (ja) 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
US6936927B2 (en) Circuit device having a multi-layer conductive path
US6313533B1 (en) Function element, substrate for mounting function element thereon, and method of connecting them to each other
JP2000091371A (ja) 半導体装置およびその製造方法
US7141509B2 (en) Method for fabricating a circuit device
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JP2570468B2 (ja) Ｌｓｉモジュールの製造方法
JP3423727B2 (ja) フリップチップ接合方法
JPH0864635A (ja) 半導体装置
JPH03187228A (ja) 半田バンプの形成方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JPH11163019A (ja) 半導体装置およびその製造方法
JP2529087B2 (ja) 熱整合されたｉｃチップ装置の製造方法
JP2721580B2 (ja) 半導体装置の製造方法
JPS61125066A (ja) 半導体装置
JP2003007762A (ja) 半導体装置のフリップチップ実装方法
US7098075B1 (en) Integrated circuit and method of producing a carrier wafer for an integrated circuit
JP2000100852A (ja) 半導体装置およびその製造方法