JP2000091371A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000091371A JP2000091371A JP25903598A JP25903598A JP2000091371A JP 2000091371 A JP2000091371 A JP 2000091371A JP 25903598 A JP25903598 A JP 25903598A JP 25903598 A JP25903598 A JP 25903598A JP 2000091371 A JP2000091371 A JP 2000091371A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- bumps
- solder
- columnar metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
Abstract
(57)【要約】
【課題】半田バンプを使用した半導体装置を、回路基板
上に半田バンプの溶融により実装した場合には半導体基
板と、回路基板との熱膨張係数の差によるストレスによ
り半田バンプに応力が掛かり、長期間使用すると半田バ
ンプにクッラクが入ってしまい使用出来なかった。 【解決手段】半田バンプの中の金属バンプ２４に着目
し、半田バンプにかかる応力を柱状金属バンプの構造、
及び回路基板側の電極構造で吸収できるようにした。
上に半田バンプの溶融により実装した場合には半導体基
板と、回路基板との熱膨張係数の差によるストレスによ
り半田バンプに応力が掛かり、長期間使用すると半田バ
ンプにクッラクが入ってしまい使用出来なかった。 【解決手段】半田バンプの中の金属バンプ２４に着目
し、半田バンプにかかる応力を柱状金属バンプの構造、
及び回路基板側の電極構造で吸収できるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の外部
接続技術、及び半導体装置のパッケージ技術に関する。
接続技術、及び半導体装置のパッケージ技術に関する。
【０００２】
【従来の技術】従来、半導体装置の外部接続端子として
形成される半田バンプは、例えば図１に断面図を示すよ
うに、パッドアルミ１４の上にアンダーバリア金属膜１
５を形成し、さらに半田に対するバリア層としてニッケ
ルの金属台座層１６を形成した後、半田バンプ１７を形
成していた。この半田バンプに対して、回路基板１９上
に形成した金属層１８を位置会わせし、半田の溶融によ
り実装していた。
形成される半田バンプは、例えば図１に断面図を示すよ
うに、パッドアルミ１４の上にアンダーバリア金属膜１
５を形成し、さらに半田に対するバリア層としてニッケ
ルの金属台座層１６を形成した後、半田バンプ１７を形
成していた。この半田バンプに対して、回路基板１９上
に形成した金属層１８を位置会わせし、半田の溶融によ
り実装していた。
【０００３】
【発明が解決しようとする課題】前記の様な従来構造の
半田バンプを使用した半導体装置を、回路基板上に半田
バンプの溶融により実装した場合には、半導体基板と回
路基板との熱膨張係数の差により半田バンプに応力が掛
かり、長期間使用した場合、又は、温度サイクル試験を
行うと、半田バンプにクラックが入ってしまうと言う問
題があり実用に耐えれなかった。
半田バンプを使用した半導体装置を、回路基板上に半田
バンプの溶融により実装した場合には、半導体基板と回
路基板との熱膨張係数の差により半田バンプに応力が掛
かり、長期間使用した場合、又は、温度サイクル試験を
行うと、半田バンプにクラックが入ってしまうと言う問
題があり実用に耐えれなかった。
【０００４】
【課題を解決するための手段】本発明は、半導体基板の
パッド電極部に、柱状金属バンプを形成し、しかる後前
記柱状金属バンプの周囲に半田バンプを形成した構造と
することにより、実装後にバンプにかかるストレスを、
柱状金属バンプで吸収するものである。また、前記柱状
金属バンプは、半導体基板側が太く反基板側が細い構造
とするすることにより、よりストレスを吸収しやすくす
るものである。更に又、前記半導体装置を実装するため
の回路基板に、前記半導体装置のバンプ接着部面積より
大きい接着電極を形成すること、または、前記回路基板
に柱状金属バンプを形成し、両者の柱状金属バンプによ
り実装ストレスを吸収する構造とするものである。
パッド電極部に、柱状金属バンプを形成し、しかる後前
記柱状金属バンプの周囲に半田バンプを形成した構造と
することにより、実装後にバンプにかかるストレスを、
柱状金属バンプで吸収するものである。また、前記柱状
金属バンプは、半導体基板側が太く反基板側が細い構造
とするすることにより、よりストレスを吸収しやすくす
るものである。更に又、前記半導体装置を実装するため
の回路基板に、前記半導体装置のバンプ接着部面積より
大きい接着電極を形成すること、または、前記回路基板
に柱状金属バンプを形成し、両者の柱状金属バンプによ
り実装ストレスを吸収する構造とするものである。
【０００５】
【発明の実施の形態】以下、本発明の好適な実施例を図
面を用いて説明する。（第一実施形態）図２は、本発明
を適用して有効な半導体装置を回路基板に半田溶融させ
て実装した一例の断面図である。この実施例の半田バン
プは半導体基板１１の上に形成された後、製品用回路を
組むための回路基板１９の上に形成された金属配線２０
に接続される。なお本実施例では、金属配線２０は半導
体側のバンプ接触面積より大きく形成されているもので
ある。図２では狭い範囲の図となっているが、回路基板
１９には幾つかの半導体装置が実装され製品となるもの
である。この実施例の半導体装置は断面図にしめすよう
に、柱状金属メッキバンプ２４の周囲に半田バンプ２６
が形成されているものである。
面を用いて説明する。（第一実施形態）図２は、本発明
を適用して有効な半導体装置を回路基板に半田溶融させ
て実装した一例の断面図である。この実施例の半田バン
プは半導体基板１１の上に形成された後、製品用回路を
組むための回路基板１９の上に形成された金属配線２０
に接続される。なお本実施例では、金属配線２０は半導
体側のバンプ接触面積より大きく形成されているもので
ある。図２では狭い範囲の図となっているが、回路基板
１９には幾つかの半導体装置が実装され製品となるもの
である。この実施例の半導体装置は断面図にしめすよう
に、柱状金属メッキバンプ２４の周囲に半田バンプ２６
が形成されているものである。
【０００６】次に、図３を参照しながら、前記実施例の
半導体装置の製造プロセスの一例について説明する。な
お、半導体基板上に回路を構成する工程は従来の半導体
装置の製造プロセスと同様であるので説明を省略し、パ
ッシベーション膜形成後のプロセスを説明する。
半導体装置の製造プロセスの一例について説明する。な
お、半導体基板上に回路を構成する工程は従来の半導体
装置の製造プロセスと同様であるので説明を省略し、パ
ッシベーション膜形成後のプロセスを説明する。
【０００７】図３（１）の工程は、パッシベーション膜
１３を形成しアルミパッド１４に対応した部分に開口部
をあけた後、スパッタ法によりパッシベーション膜１３
の上にＴｉとＣｕからなるアンダーバリア層２１を形成
する。次に、前記アンダーバリア層２１の上にフォトレ
ジスト膜２２を形成し、所定の工程を経て、選択メッキ
を行うための開口部２３を形成する。しかる後、図３
（２）に示すように、銅メッキを行い柱状銅メッキバン
プ２４を形成する。続いて、図３（３）に示すように、
上記柱状銅メッキバンプ２４の上に半田層２５を、メッ
キ、又は半田ペースト印刷により形成する。その後、フ
ォトレジスト膜２２を剥離後、不要なアンダーバリア膜
をエッチング除去する。しかる後、熱処理によりウェト
バックを行い、球形の半田バンプ２６が図３（４）に示
すように、柱状銅メッキバンプ２４の周囲に形成されて
半導体装置が完成される。上記プロセスに従うと半田バ
ンプの中心に柱状金属メッキバンプを有する半導体装置
が得られ、実装時のストレスを柱状金属メッキバンプ部
分で吸収できるものである。
１３を形成しアルミパッド１４に対応した部分に開口部
をあけた後、スパッタ法によりパッシベーション膜１３
の上にＴｉとＣｕからなるアンダーバリア層２１を形成
する。次に、前記アンダーバリア層２１の上にフォトレ
ジスト膜２２を形成し、所定の工程を経て、選択メッキ
を行うための開口部２３を形成する。しかる後、図３
（２）に示すように、銅メッキを行い柱状銅メッキバン
プ２４を形成する。続いて、図３（３）に示すように、
上記柱状銅メッキバンプ２４の上に半田層２５を、メッ
キ、又は半田ペースト印刷により形成する。その後、フ
ォトレジスト膜２２を剥離後、不要なアンダーバリア膜
をエッチング除去する。しかる後、熱処理によりウェト
バックを行い、球形の半田バンプ２６が図３（４）に示
すように、柱状銅メッキバンプ２４の周囲に形成されて
半導体装置が完成される。上記プロセスに従うと半田バ
ンプの中心に柱状金属メッキバンプを有する半導体装置
が得られ、実装時のストレスを柱状金属メッキバンプ部
分で吸収できるものである。
【０００８】（第二実施形態）図４は、第二実施形態に
係る半導体装置を、回路基板に半田溶融させて実装した
一例の断面図である。本実施形態は、応力吸収を行う柱
状金属メッキバンプを、回路基板側にも形成することに
より、実装時のストレスに対してさらに強くするもので
ある。半導体基板側の構造は第一実施形態と同じであ
る。回路基板の構造は、回路基板１９に金属配線２７を
形成した後、選択メッキ工程により柱状金属メッキバン
プ２８を形成する。回路基板１９と半導体基板１１の実
装時には、柱状金属メッキバンプ２８と柱状金属メッキ
バンプ２４が、図４に示すように横方向で重なるように
位置合わせを行い、実装時のストレスによりバンプに架
かるせん断応力に対抗できるようにするものである。
係る半導体装置を、回路基板に半田溶融させて実装した
一例の断面図である。本実施形態は、応力吸収を行う柱
状金属メッキバンプを、回路基板側にも形成することに
より、実装時のストレスに対してさらに強くするもので
ある。半導体基板側の構造は第一実施形態と同じであ
る。回路基板の構造は、回路基板１９に金属配線２７を
形成した後、選択メッキ工程により柱状金属メッキバン
プ２８を形成する。回路基板１９と半導体基板１１の実
装時には、柱状金属メッキバンプ２８と柱状金属メッキ
バンプ２４が、図４に示すように横方向で重なるように
位置合わせを行い、実装時のストレスによりバンプに架
かるせん断応力に対抗できるようにするものである。
【０００９】（第三実施形態）図５は、第三実施形態に
係る半導体装置を、回路基板に半田溶融させて実装した
一例の断面図である。本実施形態は、第一実施形態とほ
ぼ同様な工程で形成されるが、柱状金属メッキバンプの
形状を、半導体基板側が太く反基板側が細い構造とする
ものである。この様な構造とすることにより、より大き
なせん断応力に耐えられるものとなる。
係る半導体装置を、回路基板に半田溶融させて実装した
一例の断面図である。本実施形態は、第一実施形態とほ
ぼ同様な工程で形成されるが、柱状金属メッキバンプの
形状を、半導体基板側が太く反基板側が細い構造とする
ものである。この様な構造とすることにより、より大き
なせん断応力に耐えられるものとなる。
【００１０】
【発明の効果】以上説明したように、半導体基板のパッ
ド電極上に、柱状金属バンプを形成した後、前記柱状金
属バンプの周囲に半田バンプを形成した構造とすること
により、実装後に半導体基板と、回路基板との熱膨張係
数の差により半田バンプにかかるストレスを、柱状金属
バンプで吸収するものである。また、前記柱状金属バン
プは、半導体基板側が太く反基板側が細い構造とするこ
とにより、よりストレスを吸収しやすくするものであ
る。更に又、前記半導体装置を実装するための回路基板
に、前記半導体装置のバンプ接着部面積より大きい接着
電極を形成することにより、柱状金属バンプが無い部分
の半田断面積を大きくしせん断強度を上げるものであ
る。また、前記回路基板に柱状金属バンプを形成し、半
田バンプ中の二本の柱状金属バンプにより実装ストレス
を吸収する構造とするものである。
ド電極上に、柱状金属バンプを形成した後、前記柱状金
属バンプの周囲に半田バンプを形成した構造とすること
により、実装後に半導体基板と、回路基板との熱膨張係
数の差により半田バンプにかかるストレスを、柱状金属
バンプで吸収するものである。また、前記柱状金属バン
プは、半導体基板側が太く反基板側が細い構造とするこ
とにより、よりストレスを吸収しやすくするものであ
る。更に又、前記半導体装置を実装するための回路基板
に、前記半導体装置のバンプ接着部面積より大きい接着
電極を形成することにより、柱状金属バンプが無い部分
の半田断面積を大きくしせん断強度を上げるものであ
る。また、前記回路基板に柱状金属バンプを形成し、半
田バンプ中の二本の柱状金属バンプにより実装ストレス
を吸収する構造とするものである。
【図１】従来の半導体装置の一実施例を示す断面図。
【図２】本発明を適用して好適な半導体装置の一実施例
を示す断面図。
を示す断面図。
【図３】本発明の実施例の半導体装置の製造プロセスを
工程順に示す断面図。
工程順に示す断面図。
【図４】本発明を適用して好適な半導体装置の他の実施
例を示す断面図。
例を示す断面図。
【図５】本発明を適用して好適な半導体装置のさらに他
の実施例を示す断面図。
の実施例を示す断面図。
１１ シリコン基板 １２ シリコン酸化膜 １３ パッシベーション膜 １４ アルミパッド １５ アンダーバリア膜 １６ 金属メッキ台座層 １７ 半田バンプ １８ 金属配線層 １９ 回路基板 ２０ 大型金属配線層 ２１ アンダーバリア層 ２２ フォトレジスト ２３ 選択メッキ用開口部 ２４ 柱状銅バンプ ２５ 半田バンプ層 ２６ 半田バンプ ２７ 金属配線層 ２８ 柱状金属バンプ ２９ テパー付き柱状金属バンプ
Claims (5)
- 【請求項１】半導体基板上に回路を構成する素子が形成
され、かつ回路の入出力および電源電圧を供給するため
のパッドを有する半導体装置において、前記半導体基板
のパッド電極部に、柱状金属バンプと、前記柱状金属バ
ンプの周囲に半田バンプが形成されてなることを特徴と
する半導体装置。 - 【請求項２】請求項１に記載の半導体装置において、前
記柱状金属バンプは半導体基板側が太く、反基板側が細
い構造を有することを特徴とする半導体装置。 - 【請求項３】請求項１に記載の半導体装置において、実
装するための回路基板は前記半導体装置のバンプ接着部
面積より大きい接着電極を有するものを使用することを
特徴とする半導体装置。 - 【請求項４】請求項１に記載の半導体装置において、実
装するための回路基板の接続用電極として柱状の金属バ
ンプを有するものを使用することを特徴とする半導体装
置。 - 【請求項５】請求項１に記載の半導体装置において、パ
ッシベーション膜上に、スパッタ法によりアンダーバリ
ア層を形成し、前記アンダーバリア層の上にフォトレジ
スト膜を形成し、所定のフォト工程を経て、選択メッキ
を行うための開口部を形成する工程、及び、金属メッキ
を行い柱状金属メッキバンプを形成する工程、及び、前
記柱状金属メッキバンプの上に半田層を、メッキ、又は
半田ペースト印刷により形成する工程、及び、フォトレ
ジスト膜を剥離後、不要なアンダーバリア膜をエッチン
グ除去し、かる後、熱処理によりウェトバックを行い、
球形の半田バンプを、柱状金属メッキバンプの周囲に形
成する工程を有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25903598A JP2000091371A (ja) | 1998-09-11 | 1998-09-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25903598A JP2000091371A (ja) | 1998-09-11 | 1998-09-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091371A true JP2000091371A (ja) | 2000-03-31 |
Family
ID=17328439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25903598A Withdrawn JP2000091371A (ja) | 1998-09-11 | 1998-09-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091371A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003098681A1 (en) * | 2002-05-16 | 2003-11-27 | National University Of Singapore | Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| JP2005129931A (ja) * | 2003-10-22 | 2005-05-19 | Samsung Electronics Co Ltd | 半田バンプ構造の形成方法 |
| US7015590B2 (en) | 2003-01-10 | 2006-03-21 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
| US7149372B2 (en) | 2001-12-26 | 2006-12-12 | Fujitsu Limited | Optical device |
| JP2011054890A (ja) * | 2009-09-04 | 2011-03-17 | Ebara Corp | バンプ形成方法及び接合方法 |
| US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
| US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US8569885B2 (en) | 2010-10-29 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Stacked semiconductor packages and related methods |
| US20130341787A1 (en) * | 2006-03-31 | 2013-12-26 | Nachiket Raravikar | Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same |
| JP2014036165A (ja) * | 2012-08-09 | 2014-02-24 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
| US8698307B2 (en) | 2010-09-27 | 2014-04-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with integrated metal pillars and manufacturing methods thereof |
| KR101430830B1 (ko) * | 2012-04-20 | 2014-08-18 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 솔더 연결들을 위한 방법 및 장치 |
| US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US10340226B2 (en) | 2012-02-09 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
-
1998
- 1998-09-11 JP JP25903598A patent/JP2000091371A/ja not_active Withdrawn
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149372B2 (en) | 2001-12-26 | 2006-12-12 | Fujitsu Limited | Optical device |
| WO2003098681A1 (en) * | 2002-05-16 | 2003-11-27 | National University Of Singapore | Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| US7015590B2 (en) | 2003-01-10 | 2006-03-21 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
| US7271084B2 (en) | 2003-01-10 | 2007-09-18 | Samsung Electronics Co., Ltd. | Reinforced solder bump structure and method for forming a reinforced solder bump |
| JP2005129931A (ja) * | 2003-10-22 | 2005-05-19 | Samsung Electronics Co Ltd | 半田バンプ構造の形成方法 |
| US7300864B2 (en) | 2003-10-22 | 2007-11-27 | Samsung Electronics Co., Ltd. | Method for forming solder bump structure |
| US20130341787A1 (en) * | 2006-03-31 | 2013-12-26 | Nachiket Raravikar | Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same |
| US9214420B2 (en) * | 2006-03-31 | 2015-12-15 | Intel Corporation | Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same |
| JP2011054890A (ja) * | 2009-09-04 | 2011-03-17 | Ebara Corp | バンプ形成方法及び接合方法 |
| US8334594B2 (en) | 2009-10-14 | 2012-12-18 | Advanced Semiconductor Engineering, Inc. | Chip having a metal pillar structure |
| US8552553B2 (en) | 2009-10-14 | 2013-10-08 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US8698307B2 (en) | 2010-09-27 | 2014-04-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with integrated metal pillars and manufacturing methods thereof |
| US8569885B2 (en) | 2010-10-29 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Stacked semiconductor packages and related methods |
| US11257767B2 (en) | 2012-02-09 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
| US10340226B2 (en) | 2012-02-09 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect crack arrestor structure and methods |
| US10453815B2 (en) | 2012-04-20 | 2019-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
| KR101430830B1 (ko) * | 2012-04-20 | 2014-08-18 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 솔더 연결들을 위한 방법 및 장치 |
| US9515036B2 (en) | 2012-04-20 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for solder connections |
| US9224707B2 (en) | 2012-07-05 | 2015-12-29 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US9437532B2 (en) | 2012-07-05 | 2016-09-06 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| JP2014036165A (ja) * | 2012-08-09 | 2014-02-24 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP2000091371A (ja) | 半導体装置およびその製造方法 | |
| JPH09199535A (ja) | 半導体集積回路の電極構造およびそのパッケージ形成方法 | |
| JPH11340369A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20120116373A (ko) | 반도체 장치의 제조 방법 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2001298046A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH09232506A (ja) | 半導体装置およびその製造方法 | |
| JPH11163019A (ja) | 半導体装置およびその製造方法 | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP2978902B1 (ja) | Ｂｇａ型半導体装置とその製造方法 | |
| JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
| KR100336769B1 (ko) | 웨이퍼 레벨의 칩 사이즈 패키지 및 그 제조방법 | |
| JP2000100852A (ja) | 半導体装置およびその製造方法 | |
| JP2000031326A (ja) | 電子部品と基板との接続装置及びその接続方法 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JPH10284648A (ja) | 半導体装置 | |
| JPH04291993A (ja) | 薄膜ユニットの接合方法 | |
| JPH08195417A (ja) | フィルム基板及び半導体装置 | |
| JP2000031191A (ja) | 半導体装置 | |
| JPH10125730A (ja) | 実装構造体およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |