JP2000031326A - 電子部品と基板との接続装置及びその接続方法 - Google Patents
電子部品と基板との接続装置及びその接続方法Info
- Publication number
- JP2000031326A JP2000031326A JP10197086A JP19708698A JP2000031326A JP 2000031326 A JP2000031326 A JP 2000031326A JP 10197086 A JP10197086 A JP 10197086A JP 19708698 A JP19708698 A JP 19708698A JP 2000031326 A JP2000031326 A JP 2000031326A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal
- thermal expansion
- electronic component
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 105
- 239000002184 metal Substances 0.000 claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 abstract description 15
- 229910052802 copper Inorganic materials 0.000 abstract description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000003638 chemical reducing agent Substances 0.000 description 4
- 230000004927 fusion Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000002285 radioactive effect Effects 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 2
- 229910052776 Thorium Inorganic materials 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
- H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01092—Uranium [U]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩチップ等の電子部品の基板への取り付
け、取り外しを容易にする共に、繰り返し取り付け、取
り外しを可能にし、しかも、この場合、安定した電気的
接触を得ることを可能にした電子部品と基板との接続装
置を提供する。 【解決手段】 熱膨張率の異なる２層の金属層６、７
と、この金属層６、７上に形成された空間部３５を囲む
ように設けられた側壁２０とで構成したことを特徴とす
る。
け、取り外しを容易にする共に、繰り返し取り付け、取
り外しを可能にし、しかも、この場合、安定した電気的
接触を得ることを可能にした電子部品と基板との接続装
置を提供する。 【解決手段】 熱膨張率の異なる２層の金属層６、７
と、この金属層６、７上に形成された空間部３５を囲む
ように設けられた側壁２０とで構成したことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品と基板と
の接続装置及びその接続方法に係わり、特に、ＬＳＩチ
ップ等の電子部品の基板への取り付け、取り外しを容易
にした電子部品と基板との接続装置及びその接続方法に
関する。
の接続装置及びその接続方法に係わり、特に、ＬＳＩチ
ップ等の電子部品の基板への取り付け、取り外しを容易
にした電子部品と基板との接続装置及びその接続方法に
関する。
【０００２】
【従来の技術】近年コンピュータや通信機器の発達が目
覚ましい。これは、使用される半導体等のＬＳＩや各種
電子部品の性能が大幅に向上したことにより達成されて
いる。特に、その進歩が目覚ましいＬＳＩの性能向上の
寄与は大きい。コンピュータ等の装置は、マザーボード
基板に多数のＬＳＩチップを搭載している。通常ＬＳＩ
チップはセラミックス等のパッケージ内にワイヤーボン
ディング法で電気的に接合し、セラミックスパッケージ
を基板に搭載している。しかし、ＬＳＩチップに比較し
てパッケージは非常に大きいため、基板に大きな実装面
積を必要とする。この実装方式は、装置を小型化するた
めに不利なだけでなく、回路長が増大するため、効率の
よい信号処理を達成することができない。さらに、高速
動作を行うマイクロプロセッサー等は、多数の接続点を
必要とするため、ワイヤーボンディングによる方法で
は、この要求を満たすことができない。これら、実装面
積の低減、多数接続点の確保、および接続長の低減によ
る信号遅延の短縮という問題点を解決するためのフリッ
プチップ接合方法が開発されている。
覚ましい。これは、使用される半導体等のＬＳＩや各種
電子部品の性能が大幅に向上したことにより達成されて
いる。特に、その進歩が目覚ましいＬＳＩの性能向上の
寄与は大きい。コンピュータ等の装置は、マザーボード
基板に多数のＬＳＩチップを搭載している。通常ＬＳＩ
チップはセラミックス等のパッケージ内にワイヤーボン
ディング法で電気的に接合し、セラミックスパッケージ
を基板に搭載している。しかし、ＬＳＩチップに比較し
てパッケージは非常に大きいため、基板に大きな実装面
積を必要とする。この実装方式は、装置を小型化するた
めに不利なだけでなく、回路長が増大するため、効率の
よい信号処理を達成することができない。さらに、高速
動作を行うマイクロプロセッサー等は、多数の接続点を
必要とするため、ワイヤーボンディングによる方法で
は、この要求を満たすことができない。これら、実装面
積の低減、多数接続点の確保、および接続長の低減によ
る信号遅延の短縮という問題点を解決するためのフリッ
プチップ接合方法が開発されている。
【０００３】フリップチップ接合方法は、ＬＳＩチップ
或いは基板側の接合部に、めっき法や蒸着法で半田バン
プを形成し、ＬＳＩチップと基板とを溶融接合する方法
である。しかし、一度ＬＳＩチップを基板に実装する
と、故障時や、バージョンアップのために、ＬＳＩチッ
プを取り外すことが非常に難しい問題がある。熱を加え
れば、半田が溶融しＬＳＩチップの脱離は可能である
が、半田の一部が基板に残り、再度、良品或いはバージ
ョンアップされたＬＳＩチップを実装しても、古い半田
が劣化しており接続不良の原因となりやすい。また、パ
ッケージに実装されていないため、バーイン等のチップ
の検査を行うことができない。鉛Ｐｂを含有した半田を
使用した場合には、鉛中に微量に存在するウランやトリ
ウム等の放射性元素からのアルファ線により、半導体素
子の動作不良を引き起こす原因となる。また、半田バン
プを使用する場合、接合時に使用するフラックス等の還
元剤を除去するために、フロン系の溶剤を使用するた
め、地球環境に悪影響を及ぼす可能性がある。
或いは基板側の接合部に、めっき法や蒸着法で半田バン
プを形成し、ＬＳＩチップと基板とを溶融接合する方法
である。しかし、一度ＬＳＩチップを基板に実装する
と、故障時や、バージョンアップのために、ＬＳＩチッ
プを取り外すことが非常に難しい問題がある。熱を加え
れば、半田が溶融しＬＳＩチップの脱離は可能である
が、半田の一部が基板に残り、再度、良品或いはバージ
ョンアップされたＬＳＩチップを実装しても、古い半田
が劣化しており接続不良の原因となりやすい。また、パ
ッケージに実装されていないため、バーイン等のチップ
の検査を行うことができない。鉛Ｐｂを含有した半田を
使用した場合には、鉛中に微量に存在するウランやトリ
ウム等の放射性元素からのアルファ線により、半導体素
子の動作不良を引き起こす原因となる。また、半田バン
プを使用する場合、接合時に使用するフラックス等の還
元剤を除去するために、フロン系の溶剤を使用するた
め、地球環境に悪影響を及ぼす可能性がある。
【０００４】フリップチップの従来法を図６を用いて説
明する。基板にＬＳＩチップを接合する方法として、ま
ず、ＬＳＩチップ上に形成された、錫Ｓｎと鉛Ｐｂによ
る共晶半田バンプを基板に接触させて、還元剤であるフ
ラックスを塗布し、２００℃程度で溶融接合する（図６
（ａ））。その後、このフラックスを除去するために、
フロン系の溶液を使用する。前記したフロンは地球環境
にとって好ましくない。また、鉛Ｐｂを使用した半田バ
ンプ中には、微量の放射性元素が存在するため、半導体
素子の動作不良を招くという問題がある（図６
（ｂ））。さらに、ＬＳＩチップを溶融脱離させる際
に、基板側に半田残りが生じ、接続不良の要因となる
（図６（ｃ））。
明する。基板にＬＳＩチップを接合する方法として、ま
ず、ＬＳＩチップ上に形成された、錫Ｓｎと鉛Ｐｂによ
る共晶半田バンプを基板に接触させて、還元剤であるフ
ラックスを塗布し、２００℃程度で溶融接合する（図６
（ａ））。その後、このフラックスを除去するために、
フロン系の溶液を使用する。前記したフロンは地球環境
にとって好ましくない。また、鉛Ｐｂを使用した半田バ
ンプ中には、微量の放射性元素が存在するため、半導体
素子の動作不良を招くという問題がある（図６
（ｂ））。さらに、ＬＳＩチップを溶融脱離させる際
に、基板側に半田残りが生じ、接続不良の要因となる
（図６（ｃ））。
【０００５】このように従来の方法では多くの問題点、
欠点があった。
欠点があった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ＬＳＩチップ等の
電子部品の基板への取り付け、取り外しを容易にすると
共に、繰り返し取り付け、取り外しを可能にし、しか
も、この場合、安定した電気的接触を得ることを可能に
した新規な電子部品と基板との接続装置及びその接続方
法を提供するものである。
した従来技術の欠点を改良し、特に、ＬＳＩチップ等の
電子部品の基板への取り付け、取り外しを容易にすると
共に、繰り返し取り付け、取り外しを可能にし、しか
も、この場合、安定した電気的接触を得ることを可能に
した新規な電子部品と基板との接続装置及びその接続方
法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる電
子部品と基板との接続装置の第１態様は、熱膨張率の異
なる２層の金属層と、この金属層上に形成された空間部
を囲むように設けられた側壁とで構成したことを特徴と
するものであり、又、第２態様は、前記側壁は、複数の
分離された側壁片で構成されたことを特徴とするもので
あり、又、第３態様は、前記熱膨張率の異なる２層の金
属層は、電子部品又は基板上に形成された金属層上に固
着されることを特徴とするものであり、又、第４態様
は、前記熱膨張率の異なる２層の金属層の略中心部分に
前記電子部品又は基板上に形成された金属層を固着する
ことを特徴とするものであり、又、第５態様は、前記熱
膨張率は２層の金属層の内、前記側壁側に設けられた層
の熱膨張率が、前記電子部品又は基板上に形成された金
属層に固着する側の層の熱膨張率より大であり、熱を加
えた時前記側壁の開口部が開くように構成したことを特
徴とするものであり、又、第６態様は、前記電子部品
は、半導体装置であることを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる電
子部品と基板との接続装置の第１態様は、熱膨張率の異
なる２層の金属層と、この金属層上に形成された空間部
を囲むように設けられた側壁とで構成したことを特徴と
するものであり、又、第２態様は、前記側壁は、複数の
分離された側壁片で構成されたことを特徴とするもので
あり、又、第３態様は、前記熱膨張率の異なる２層の金
属層は、電子部品又は基板上に形成された金属層上に固
着されることを特徴とするものであり、又、第４態様
は、前記熱膨張率の異なる２層の金属層の略中心部分に
前記電子部品又は基板上に形成された金属層を固着する
ことを特徴とするものであり、又、第５態様は、前記熱
膨張率は２層の金属層の内、前記側壁側に設けられた層
の熱膨張率が、前記電子部品又は基板上に形成された金
属層に固着する側の層の熱膨張率より大であり、熱を加
えた時前記側壁の開口部が開くように構成したことを特
徴とするものであり、又、第６態様は、前記電子部品
は、半導体装置であることを特徴とするものである。
【０００８】又、本発明に係わる電子部品と基板との接
続方法の態様は、熱膨張率の異なる２層の金属層上に形
成された空間部を囲むように設けられた側壁を設け、熱
を印加することで前記側壁の開口部分を開閉することで
前記空間部内の部材との接続を行い、又は、接続を解除
することを特徴とするものである。
続方法の態様は、熱膨張率の異なる２層の金属層上に形
成された空間部を囲むように設けられた側壁を設け、熱
を印加することで前記側壁の開口部分を開閉することで
前記空間部内の部材との接続を行い、又は、接続を解除
することを特徴とするものである。
【０００９】
【発明の実施の形態】本発明に係わる電子部品と基板と
の接続装置及びその接続方法は、ＬＳＩチップ或いは基
板に形成するフリップチップバンプの形状を、一方を凹
型形状にし、他方を凹型形状とかみ合うように柱型形状
にし、さらに、凹型形状の土台部分を熱膨張係数の異な
る２層の金属層で構成し、上層に熱膨張係数の大きい金
属層を、下層に熱膨張係数の小さい金属層を配設するこ
とで、温度制御により凹型フリップチップバンプを開閉
させることを可能にしたものである。
の接続装置及びその接続方法は、ＬＳＩチップ或いは基
板に形成するフリップチップバンプの形状を、一方を凹
型形状にし、他方を凹型形状とかみ合うように柱型形状
にし、さらに、凹型形状の土台部分を熱膨張係数の異な
る２層の金属層で構成し、上層に熱膨張係数の大きい金
属層を、下層に熱膨張係数の小さい金属層を配設するこ
とで、温度制御により凹型フリップチップバンプを開閉
させることを可能にしたものである。
【００１０】これにより、半田材料による溶融接合方式
を用いることなく、フリップチップ接合方式を達成する
ことができ、ＬＳＩチップの取り付け、取り外しを電気
的接合点の損傷なく何度でも行うことができるようにな
る。さらに、鉛Ｐｂが含有された半田材料を使用する必
要がないため、鉛中に微量に存在するウランやトリウム
等の放射性元素中から放出されるα線により、ＬＳＩデ
バイスの動作エラーが発生することもなくなる。また、
溶融接合時に必要な還元剤であるフラックスを使用する
必要がないため、フラックス除去に必要なフロン系の溶
剤を使用しなくてすむ等の優れた特長を有している。
を用いることなく、フリップチップ接合方式を達成する
ことができ、ＬＳＩチップの取り付け、取り外しを電気
的接合点の損傷なく何度でも行うことができるようにな
る。さらに、鉛Ｐｂが含有された半田材料を使用する必
要がないため、鉛中に微量に存在するウランやトリウム
等の放射性元素中から放出されるα線により、ＬＳＩデ
バイスの動作エラーが発生することもなくなる。また、
溶融接合時に必要な還元剤であるフラックスを使用する
必要がないため、フラックス除去に必要なフロン系の溶
剤を使用しなくてすむ等の優れた特長を有している。
【００１１】
【実施例】以下に、本発明に係わる電子部品と基板との
接続装置及びその接続方法の具体例を図面を参照しなが
ら詳細に説明する。図１は、本発明に係わる電子部品と
基板との接続装置の具体例の構造を示す図であって、こ
れらの図には、熱膨張率の異なる２層の金属層６，７
と、この金属層６，７上に形成された空間部３５を囲む
ように設けられた側壁２０とで構成した電子部品と基板
との接続装置１８が示され、又、前記側壁２０は、複数
の分離された側壁片２０ａで構成された電子部品と基板
との接続装置１８が示され、又、前記熱膨張率の異なる
２層の金属層６，７が、電子部品又は基板１上に形成さ
れた金属層５上に固着された電子部品と基板との接続装
置１８が示され、更に、前記熱膨張率の異なる２層の金
属層６，７の略中心部分６ａに前記電子部品又は基板１
上に形成された金属層５を固着した電子部品と基板との
接続装置１８が示されている。
接続装置及びその接続方法の具体例を図面を参照しなが
ら詳細に説明する。図１は、本発明に係わる電子部品と
基板との接続装置の具体例の構造を示す図であって、こ
れらの図には、熱膨張率の異なる２層の金属層６，７
と、この金属層６，７上に形成された空間部３５を囲む
ように設けられた側壁２０とで構成した電子部品と基板
との接続装置１８が示され、又、前記側壁２０は、複数
の分離された側壁片２０ａで構成された電子部品と基板
との接続装置１８が示され、又、前記熱膨張率の異なる
２層の金属層６，７が、電子部品又は基板１上に形成さ
れた金属層５上に固着された電子部品と基板との接続装
置１８が示され、更に、前記熱膨張率の異なる２層の金
属層６，７の略中心部分６ａに前記電子部品又は基板１
上に形成された金属層５を固着した電子部品と基板との
接続装置１８が示されている。
【００１２】更に、前記熱膨張率は２層の金属層の内、
前記側壁２０側に設けられた層７の熱膨張率が、前記電
子部品又は基板１上に形成された金属層５に固着する側
の層６の熱膨張率より大であり、熱を加えた時前記側壁
２０の開口部２０ｂが開くように構成した電子部品と基
板との接続装置１８が示されている。 （第１の具体例）以下に、本発明を図１〜図３を用いて
詳細に説明する。
前記側壁２０側に設けられた層７の熱膨張率が、前記電
子部品又は基板１上に形成された金属層５に固着する側
の層６の熱膨張率より大であり、熱を加えた時前記側壁
２０の開口部２０ｂが開くように構成した電子部品と基
板との接続装置１８が示されている。 （第１の具体例）以下に、本発明を図１〜図３を用いて
詳細に説明する。
【００１３】本発明は、半田材料を用いない、熱膨張係
数の異なる２層の金属層からなる凹型金属接合部を形成
することで、基板に与える温度の制御により容易に何回
でもＬＳＩチップの取り外し、取り付けを可能にするも
のである。まず、図１（ａ）に示すように基板側の金属
接合部を凹型にし、それに対応するＬＳＩチップ側の金
属接合部を柱型（図１（ｄ））にすることにある。この
ような形状にすると、基板とＬＳＩチップを接合した場
合に丁度噛み合うことができる。基板１側の凹型金属接
合部１８は土台部分１９と側壁２０からなり、土台部分
１９は熱膨張係数の異なる２つの金属層６，７から構成
される。このうち、上層部の金属層７は熱膨張係数の大
きい金属を、下層部の金属層６は熱膨張係数の小さい金
属を使用する。銅（Ｃｕ）やアルミニウム（Ａｌ）、ニ
ッケル（Ｎｉ）、チタン（Ｔｉ）等の中から熱膨張係数
を考慮して選択すればよく、ここでは、例としてＣｕと
Ｎｉの組み合わせを示す。熱膨張係数はそれぞれ１７ｐ
ｐｍ、１３ｐｐｍである。さらに、凹型金属接合部１８
は金属層５により基板１から少し離れた所に配置できる
ようにする。このように構成された凹型金属接合部１８
を加熱すると、金属層６，７は熱膨張係数の値に従い基
板と水平方向に伸びる。金属層５からの距離２１が１０
０μｍあれば、常温から３５０℃まで昇温すれば、片側
の伸び量２２は０．５μｍ程度となる。さらに土台部分
１９は熱膨張係数の異なる２枚の積層金属板のようにな
っているため、それぞれ膜厚２μｍで形成した場合、反
り量２３は０．３〜０．５μｍ程度となる（図１
（ｂ））。このように凹型金属接合部１８が形成された
状態で、銅等の金属で形成したＬＳＩ側の柱型金属接合
部２４を、凹型金属接合部１８に接合する（図１
（ｃ））。その後降温すれば、凹型金属接合部１８は元
の形状に戻り、柱型金属接合部２４を締め付け電気的な
接合が達成される。柱型金属接合部２４の幅２５は、昇
温前の凹型金属接合部１８の長さ２６よりも長くし、昇
温時の長さよりも短くするように形成すれば、通常時に
は強固な接合が達成される。
数の異なる２層の金属層からなる凹型金属接合部を形成
することで、基板に与える温度の制御により容易に何回
でもＬＳＩチップの取り外し、取り付けを可能にするも
のである。まず、図１（ａ）に示すように基板側の金属
接合部を凹型にし、それに対応するＬＳＩチップ側の金
属接合部を柱型（図１（ｄ））にすることにある。この
ような形状にすると、基板とＬＳＩチップを接合した場
合に丁度噛み合うことができる。基板１側の凹型金属接
合部１８は土台部分１９と側壁２０からなり、土台部分
１９は熱膨張係数の異なる２つの金属層６，７から構成
される。このうち、上層部の金属層７は熱膨張係数の大
きい金属を、下層部の金属層６は熱膨張係数の小さい金
属を使用する。銅（Ｃｕ）やアルミニウム（Ａｌ）、ニ
ッケル（Ｎｉ）、チタン（Ｔｉ）等の中から熱膨張係数
を考慮して選択すればよく、ここでは、例としてＣｕと
Ｎｉの組み合わせを示す。熱膨張係数はそれぞれ１７ｐ
ｐｍ、１３ｐｐｍである。さらに、凹型金属接合部１８
は金属層５により基板１から少し離れた所に配置できる
ようにする。このように構成された凹型金属接合部１８
を加熱すると、金属層６，７は熱膨張係数の値に従い基
板と水平方向に伸びる。金属層５からの距離２１が１０
０μｍあれば、常温から３５０℃まで昇温すれば、片側
の伸び量２２は０．５μｍ程度となる。さらに土台部分
１９は熱膨張係数の異なる２枚の積層金属板のようにな
っているため、それぞれ膜厚２μｍで形成した場合、反
り量２３は０．３〜０．５μｍ程度となる（図１
（ｂ））。このように凹型金属接合部１８が形成された
状態で、銅等の金属で形成したＬＳＩ側の柱型金属接合
部２４を、凹型金属接合部１８に接合する（図１
（ｃ））。その後降温すれば、凹型金属接合部１８は元
の形状に戻り、柱型金属接合部２４を締め付け電気的な
接合が達成される。柱型金属接合部２４の幅２５は、昇
温前の凹型金属接合部１８の長さ２６よりも長くし、昇
温時の長さよりも短くするように形成すれば、通常時に
は強固な接合が達成される。
【００１４】この接合構造、及び接合プロセスを使用す
れば、ＬＳＩチップを容易に交換することが可能であ
り、何度でもＬＳＩチップの脱着が可能となる。凹型金
属接合部１８の製造方法を図２を用いて詳細に説明す
る。ＬＳＩチップ等の電子部品との電気的接合用金属パ
ターン２を有するシリコン、セラミックス材料或いはプ
リント板等の基板１上に、数μｍ厚のフォトレジスト３
を塗布し、周知のリソグラフィー法を用いて２０〜５０
μｍ径のフォトレジスト開口パターン４を形成する（図
２（ａ））。続いて、無電解めっきにてＮｉをパターン
４に沿って埋設し金属層５、続いてスパッタ法や蒸着法
により熱膨張係数の小さい金属層６であるＮｉを２〜３
μｍ、次に、熱膨張係数の大きい金属層７であるＣｕを
２〜３μｍ連続成膜する（図２（ｂ））。次に、フォト
レジスト或いはドライフィルム８を３０〜５０μｍ厚に
塗布或いはラミネートし、長さ１０〜３０μｍ、幅１０
０〜２００μｍの長方形パターン９を形成し、電気めっ
き法でパターン中にＣｕを埋設する。このＣｕは凹型金
属接合部の側壁部１０となるところである。また、凹型
金属接合部の底部長となる１１は１００〜３００μｍに
する（図２（ｃ））。続いて、フォトレジスト或いはド
ライフィルム８を剥離し、新たにフォトレジスト１２を
塗布し、凹型接合部がフォトレジスト１２に覆われるよ
うにパターニングする（図２（ｄ））。このパターンを
マスクとして、Ｃｕ、Ｎｉを酸系のウェット液で除去し
（図２（ｅ））、フォトレジスト１２、フォトレジスト
３を除去して凹型金属接合部１８を完成させる（図２
（ｆ））。
れば、ＬＳＩチップを容易に交換することが可能であ
り、何度でもＬＳＩチップの脱着が可能となる。凹型金
属接合部１８の製造方法を図２を用いて詳細に説明す
る。ＬＳＩチップ等の電子部品との電気的接合用金属パ
ターン２を有するシリコン、セラミックス材料或いはプ
リント板等の基板１上に、数μｍ厚のフォトレジスト３
を塗布し、周知のリソグラフィー法を用いて２０〜５０
μｍ径のフォトレジスト開口パターン４を形成する（図
２（ａ））。続いて、無電解めっきにてＮｉをパターン
４に沿って埋設し金属層５、続いてスパッタ法や蒸着法
により熱膨張係数の小さい金属層６であるＮｉを２〜３
μｍ、次に、熱膨張係数の大きい金属層７であるＣｕを
２〜３μｍ連続成膜する（図２（ｂ））。次に、フォト
レジスト或いはドライフィルム８を３０〜５０μｍ厚に
塗布或いはラミネートし、長さ１０〜３０μｍ、幅１０
０〜２００μｍの長方形パターン９を形成し、電気めっ
き法でパターン中にＣｕを埋設する。このＣｕは凹型金
属接合部の側壁部１０となるところである。また、凹型
金属接合部の底部長となる１１は１００〜３００μｍに
する（図２（ｃ））。続いて、フォトレジスト或いはド
ライフィルム８を剥離し、新たにフォトレジスト１２を
塗布し、凹型接合部がフォトレジスト１２に覆われるよ
うにパターニングする（図２（ｄ））。このパターンを
マスクとして、Ｃｕ、Ｎｉを酸系のウェット液で除去し
（図２（ｅ））、フォトレジスト１２、フォトレジスト
３を除去して凹型金属接合部１８を完成させる（図２
（ｆ））。
【００１５】続いて図３を用いてＬＳＩ側の柱型金属接
合部２４の形成方法を説明する。電気接続用金属パター
ン１３を有するシリコン基板１４上にフォトレジスト１
５を３０〜８０μｍ塗布し、リソグラフィー法でパター
ン１６を形成する（図３（ａ））。このパターン１６形
状は柱型金属接合部の形状となるため、基板の凹型金属
接合の底部と同一形状とする。ただし、水平方向の寸法
１７は０．１〜０．２μｍ程度大きくする場合もある。
続いて銅めっき法によりパターン１６内を銅３６で埋設
し（図３（ｂ））、次にフォトレジスト１５を除去する
（図３（ｃ））。
合部２４の形成方法を説明する。電気接続用金属パター
ン１３を有するシリコン基板１４上にフォトレジスト１
５を３０〜８０μｍ塗布し、リソグラフィー法でパター
ン１６を形成する（図３（ａ））。このパターン１６形
状は柱型金属接合部の形状となるため、基板の凹型金属
接合の底部と同一形状とする。ただし、水平方向の寸法
１７は０．１〜０．２μｍ程度大きくする場合もある。
続いて銅めっき法によりパターン１６内を銅３６で埋設
し（図３（ｂ））、次にフォトレジスト１５を除去する
（図３（ｃ））。
【００１６】以上の製造方法により柱型金属接合部２４
が完成する。基板の凹型金属接合部１８と、ＬＳＩチッ
プ側の柱型金属接合部２４との接合は、既に説明した通
りである。尚、本具体例では、基板側に凹型金属接合部
１８を形成し、ＬＳＩチップ側に柱型金属接合部２４を
形成したが、基板側に柱型金属接合部を形成し、ＬＳＩ
チップ側に凹型金属接合部を形成しても良い。
が完成する。基板の凹型金属接合部１８と、ＬＳＩチッ
プ側の柱型金属接合部２４との接合は、既に説明した通
りである。尚、本具体例では、基板側に凹型金属接合部
１８を形成し、ＬＳＩチップ側に柱型金属接合部２４を
形成したが、基板側に柱型金属接合部を形成し、ＬＳＩ
チップ側に凹型金属接合部を形成しても良い。
【００１７】また、本具体例においては、熱膨張係数の
大きい金属層としてＣｕを、熱膨張係数の小さい金属層
をしてＮｉを使用したが、これらに限定されるものでは
なく、本発明の効果が得られる金属の組み合わせならば
良い。さらに、柱型金属接合部２４の金属体としてＣｕ
を使用したが、これに限定されるものではない。（第２
の具体例）次に本発明の第２の具体例を図４、図５を用
いて説明する。
大きい金属層としてＣｕを、熱膨張係数の小さい金属層
をしてＮｉを使用したが、これらに限定されるものでは
なく、本発明の効果が得られる金属の組み合わせならば
良い。さらに、柱型金属接合部２４の金属体としてＣｕ
を使用したが、これに限定されるものではない。（第２
の具体例）次に本発明の第２の具体例を図４、図５を用
いて説明する。
【００１８】本具体例は、製造工程が複雑である凹型金
属接合部のみを予め大量に形成しておき、凹型金属接合
部を基板に接続する方法を示す。図４（ａ）に示すよう
に、金属接合部パターン２を有する基板１に半田層２７
を形成する。２層構造からなる凹型金属接合部１８Ａの
動作は既に説明したように温度制御によるものであるか
ら、融点の高い半田材料（９５Ｐｂ／５Ｓｎ：融点３２
７℃）を使用することが望ましい。この半田層２７に、
予め形成した凹型金属接合部１８Ａを溶融接合する（図
４（ｂ））。
属接合部のみを予め大量に形成しておき、凹型金属接合
部を基板に接続する方法を示す。図４（ａ）に示すよう
に、金属接合部パターン２を有する基板１に半田層２７
を形成する。２層構造からなる凹型金属接合部１８Ａの
動作は既に説明したように温度制御によるものであるか
ら、融点の高い半田材料（９５Ｐｂ／５Ｓｎ：融点３２
７℃）を使用することが望ましい。この半田層２７に、
予め形成した凹型金属接合部１８Ａを溶融接合する（図
４（ｂ））。
【００１９】その後のＬＳＩチップの柱型金属接合部２
４との接続方法は、第１の具体例と同様である。ただ
し、ＬＳＩチップ脱着時の温度は、半田が溶融しない温
度に設定する必要がある。次にこの具体例で用いる凹型
金属接合部１８Ａの製造方法を説明する。シリコン基板
２８上にフォトレジスト２９を塗布する。その後熱膨張
係数の小さい金属層６、大きい金属層７の順でたとえば
Ｎｉ，Ｃｕをそれぞれ１〜２μｍ厚に連続成膜する（図
５（ａ））。次に、フォトレジスト３０を塗布パターニ
ングし、凹型金属接合部の側壁部１０を形成し、めっき
法等で銅を埋設する（図５（ｂ））。フォトレジスト３
０を剥離したのち、大量に製造した凹型金属接合部間を
ダイシングし１個単位に分割する（図５（ｃ））。続い
てフォトレジスト剥離溶剤３１に漬けて、基板２８から
凹型金属接合部１８Ａを分離する（図５（ｄ））。
４との接続方法は、第１の具体例と同様である。ただ
し、ＬＳＩチップ脱着時の温度は、半田が溶融しない温
度に設定する必要がある。次にこの具体例で用いる凹型
金属接合部１８Ａの製造方法を説明する。シリコン基板
２８上にフォトレジスト２９を塗布する。その後熱膨張
係数の小さい金属層６、大きい金属層７の順でたとえば
Ｎｉ，Ｃｕをそれぞれ１〜２μｍ厚に連続成膜する（図
５（ａ））。次に、フォトレジスト３０を塗布パターニ
ングし、凹型金属接合部の側壁部１０を形成し、めっき
法等で銅を埋設する（図５（ｂ））。フォトレジスト３
０を剥離したのち、大量に製造した凹型金属接合部間を
ダイシングし１個単位に分割する（図５（ｃ））。続い
てフォトレジスト剥離溶剤３１に漬けて、基板２８から
凹型金属接合部１８Ａを分離する（図５（ｄ））。
【００２０】その後は、図４のように、回路基板の半田
層２７に接合する。
層２７に接合する。
【００２１】
【発明の効果】本発明に係わる電子部品と基板との接続
装置及びその接続方法は、上述のように構成したので、
ＬＳＩチップと基板との取り付け取り外しを、温度制御
により何回でも行うことが可能である。さらに、脱着時
に基板、ＬＳＩチップの金属接合部は全く劣化しないた
め、再度使用することができる。また、ＳｎやＰｂ等の
半田材料を使用しないため、溶融接合に時に必要な還元
剤であるフラックスを使用することがないため、フロン
等の洗浄液を使用することがなくなる。さらに、Ｐｂを
使用しないことにより、Ｐｂ中に存在する放射性元素の
影響で、半導体素子が誤動作を起こすことがなくなる。
装置及びその接続方法は、上述のように構成したので、
ＬＳＩチップと基板との取り付け取り外しを、温度制御
により何回でも行うことが可能である。さらに、脱着時
に基板、ＬＳＩチップの金属接合部は全く劣化しないた
め、再度使用することができる。また、ＳｎやＰｂ等の
半田材料を使用しないため、溶融接合に時に必要な還元
剤であるフラックスを使用することがないため、フロン
等の洗浄液を使用することがなくなる。さらに、Ｐｂを
使用しないことにより、Ｐｂ中に存在する放射性元素の
影響で、半導体素子が誤動作を起こすことがなくなる。
【００２２】又、第２の具体例のように構成し、基板製
造工程と凹型金属接合部の製造工程を分離することで、
量産性を大幅に向上させることができる。
造工程と凹型金属接合部の製造工程を分離することで、
量産性を大幅に向上させることができる。
【図１】本発明に係る電子部品と基板との接続装置の動
作を説明する図である。
作を説明する図である。
【図２】本発明に係わる接続装置の凹型金属接合部の製
造工程を説明する図である。
造工程を説明する図である。
【図３】本発明に係わる接続装置の柱型金属接合部の製
造工程を説明する図である。
造工程を説明する図である。
【図４】本発明に係わる他の具体例による接続装置を説
明する図である。
明する図である。
【図５】図４の凹型金属接合部の製造工程を説明する図
である。
である。
【図６】従来技術を説明する図である。
１ 基板 ２ 電気的接続用金属パターン ３ フォトレジスト ４ 開口パターン ５ 金属層 ６ 熱膨張係数の小さい金属層 ７ 熱膨張係数の大きい金属層 ８ フォトレジスト ９ 長方形パターン １０ 凹型金属接合部の側壁部 １１ 凹型金属接合部の底部長 １２ フォトレジスト １３ 電気的接続用金属パターン １４ シリコン基板 １５ フォトレジスト １６ パターン １７ パターン寸法 １８，１８Ａ 凹型金属接合部 １９ 土台部分 ２０ 側壁部分 ２１ 金属層からの距離 ２２ 片側伸び量 ２３ 反り量 ２４ 柱型金属接合部 ２５ 柱型金属接合部の長さ ２６ 加熱前の長さ ２７ 半田層 ２８ シリコン基板 ２９ フォトレジスト ３０ フォトレジスト ３１ フォトレジスト剥離溶媒 ３５ 空間部
Claims (7)
- 【請求項１】 熱膨張率の異なる２層の金属層と、この
金属層上に形成された空間部を囲むように設けられた側
壁とで構成したことを特徴とする電子部品と基板との接
続装置。 - 【請求項２】 前記側壁は、複数の分離された側壁片で
構成されたことを特徴とする請求項１記載の電子部品と
基板との接続装置。 - 【請求項３】 前記熱膨張率の異なる２層の金属層は、
電子部品又は基板上に形成された金属層上に固着される
ことを特徴とする請求項１又は２記載の電子部品と基板
との接続装置。 - 【請求項４】 前記熱膨張率の異なる２層の金属層の略
中心部分に前記電子部品又は基板上に形成された金属層
を固着することを特徴とする請求項３記載の電子部品と
基板との接続装置。 - 【請求項５】 前記熱膨張率は２層の金属層の内、前記
側壁側に設けられた層の熱膨張率が、前記電子部品又は
基板上に形成された金属層に固着する側の層の熱膨張率
より大であり、熱を加えた時前記側壁の開口部が開くよ
うに構成したことを特徴とする請求項１乃至４の何れか
に記載の電子部品と基板との接続装置。 - 【請求項６】 前記電子部品は、半導体装置であること
を特徴とする請求項１乃至５の何れかに記載の電子部品
と基板との接続装置。 - 【請求項７】 熱膨張率の異なる２層の金属層上に形成
された空間部を囲むように設けられた側壁を設け、熱を
印加することで前記側壁の開口部分を開閉することで前
記空間部内の部材との接続を行い、又は、接続を解除す
ることを特徴とする電子部品と基板との接続方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197086A JP3085283B2 (ja) | 1998-07-13 | 1998-07-13 | 電子部品と基板との接続装置及びその接続方法 |
| KR1019990028023A KR100324479B1 (ko) | 1998-07-13 | 1999-07-12 | 두개의 전자부품을 접속하는 장치와 방법 |
| US09/352,321 US6281445B1 (en) | 1998-07-13 | 1999-07-12 | Device and method for connecting two electronic components |
| CN99109596A CN1118094C (zh) | 1998-07-13 | 1999-07-13 | 连接两个电子元件的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197086A JP3085283B2 (ja) | 1998-07-13 | 1998-07-13 | 電子部品と基板との接続装置及びその接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031326A true JP2000031326A (ja) | 2000-01-28 |
| JP3085283B2 JP3085283B2 (ja) | 2000-09-04 |
Family
ID=16368500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10197086A Expired - Fee Related JP3085283B2 (ja) | 1998-07-13 | 1998-07-13 | 電子部品と基板との接続装置及びその接続方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6281445B1 (ja) |
| JP (1) | JP3085283B2 (ja) |
| KR (1) | KR100324479B1 (ja) |
| CN (1) | CN1118094C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170849A (ja) * | 2008-01-21 | 2009-07-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3865989B2 (ja) * | 2000-01-13 | 2007-01-10 | 新光電気工業株式会社 | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
| US20040134772A1 (en) * | 2002-10-01 | 2004-07-15 | Microfabrica Inc. | Monolithic structures including alignment and/or retention fixtures for accepting components |
| US7400040B2 (en) * | 2003-06-10 | 2008-07-15 | Intel Corporation | Thermal interface apparatus, systems, and methods |
| US9933578B1 (en) * | 2015-06-11 | 2018-04-03 | Microfabrica Inc. | Multi-layer monolithic fiber optic alignment structures, methods for making, and methods for using |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04155866A (ja) | 1990-10-19 | 1992-05-28 | Hitachi Ltd | 半導体装置 |
| JP2989696B2 (ja) | 1991-08-30 | 1999-12-13 | 富士通株式会社 | 半導体装置及びその実装方法 |
| JP2917646B2 (ja) | 1992-02-20 | 1999-07-12 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| JPH05235099A (ja) | 1992-02-21 | 1993-09-10 | Toshiba Corp | 半導体実装回路装置 |
-
1998
- 1998-07-13 JP JP10197086A patent/JP3085283B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-12 US US09/352,321 patent/US6281445B1/en not_active Expired - Fee Related
- 1999-07-12 KR KR1019990028023A patent/KR100324479B1/ko not_active IP Right Cessation
- 1999-07-13 CN CN99109596A patent/CN1118094C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009170849A (ja) * | 2008-01-21 | 2009-07-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000011643A (ko) | 2000-02-25 |
| CN1118094C (zh) | 2003-08-13 |
| CN1241808A (zh) | 2000-01-19 |
| US6281445B1 (en) | 2001-08-28 |
| KR100324479B1 (ko) | 2002-02-27 |
| JP3085283B2 (ja) | 2000-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| WO1998056041A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH08148522A (ja) | 半導体装置、半導体装置実装体、及び半導体装置の交換方法 | |
| JPH08213510A (ja) | 熱伝導性を強化した半導体チップ・パッケージ | |
| KR20060064651A (ko) | 집적화된 전자 칩 및 상호접속 디바이스와 그 제조프로세스 | |
| JP2007115774A (ja) | 半導体装置の製造方法 | |
| JP2006518115A (ja) | 集積回路基板および関連する構造の選択的バンピング方法 | |
| JP2000243777A (ja) | Ｉｃチップを基板に接合する方法 | |
| JP2003197856A (ja) | 半導体装置 | |
| JP2001223293A (ja) | 半導体装置及びその製造方法 | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JP2010114140A (ja) | 半導体装置及びその製造方法 | |
| JP2000091371A (ja) | 半導体装置およびその製造方法 | |
| JP3085283B2 (ja) | 電子部品と基板との接続装置及びその接続方法 | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| JP2001077518A (ja) | 電子部品実装プリント基板および電子部品取り外し方法 | |
| US20120126397A1 (en) | Semiconductor substrate and method thereof | |
| JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI760899B (zh) | 兩步驟焊錫遮罩界定設計 | |
| CN107516638A (zh) | 一种扇出型封装方法 | |
| CN107611112A (zh) | 一种扇出型封装器件 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |