CN1118094C - 连接两个电子元件的装置和方法 - Google Patents

连接两个电子元件的装置和方法 Download PDF

Info

Publication number
CN1118094C
CN1118094C CN99109596A CN99109596A CN1118094C CN 1118094 C CN1118094 C CN 1118094C CN 99109596 A CN99109596 A CN 99109596A CN 99109596 A CN99109596 A CN 99109596A CN 1118094 C CN1118094 C CN 1118094C
Authority
CN
China
Prior art keywords
electronic component
expansion
metal level
thermal coefficient
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99109596A
Other languages
English (en)
Other versions
CN1241808A (zh
Inventor
横山孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1241808A publication Critical patent/CN1241808A/zh
Application granted granted Critical
Publication of CN1118094C publication Critical patent/CN1118094C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

用于两个电子元件1和4间连接的连接装置，所述装置被设置在包括两个热膨胀系数不同的金属层6和7的第一电子元件1上，而多个侧壁部件20a被设置在所述金属层19上，以给第二电子元件40形成连接空间35。

Description

连接两个电子元件的装置和方法
技术领域
本发明涉及在两个电子元件间形成连接的装置和方法，特别涉及能易于连接到诸如LSI器件一类的电子元件板上和从其上去掉的连接装置以及相关的连接方法。
背景技术
近些年来，在计算机和通信设备领域已有显著的进步，这些进步可通过诸如LSI一类器件和其它各种用于这类设备电子元件的性能上的重大改进达成。LSI器件性能上的进步业已发挥出特别重要的作用。例如，计算机的母板包括大量的LSI器件。一片LSI芯片是被陶瓷或类似的封装包封着的，用布线焊接(bonding)方法形成与其连接，陶瓷封装被安装在印刷电路板上。然而，由于LSI芯片大许多，则需要大量的空间来安装该板。这种安装方法从实现小型电子设备观点看，不仅不利，而且导致电路长度的变长，还妨碍了有效信号处理的效果。此外，在高速工作的微处理器中，由于需要大量的连接点，使用布线焊接方法则不可能附合这一要求。
开发了一种倒装焊接方法，来解决减少装配表面积，建立大量的连接点和减少连线长度以缩短信号延迟的问题。
所谓倒装焊接法是这样一种方法，用电镀或淀积在LSI芯片上或在板的连接部件上形成焊块，通过所形成的接点熔融，使LSI芯片和板实现连接。然而，其问题在于，一旦用此法LSI芯片装上，则几乎不能再拆下。如若加热，可以融化焊锡，能拆下LSI芯片。但是，会有部分焊锡残留在板上，当在板上安装好的LSI芯片或高级的LSI芯片时，由于旧焊锡的变质而导致坏的电连接。当使用包含铅的焊锡时，铅中所含有的微量的放射性元素，诸如铀和锂的α辐射会引起半导体元件的误动作。在使用焊锡块的情况下，由于使用CFC溶剂来去掉形成连接时所用的入焊剂一类的还原剂，这给全球的环境带来了有害的影响。
下面，参照图6介绍先前所用的倒装方法。关于使LSI芯片和板连接的方法，LSI在芯片上形成由锡和铅制成的易熔焊块，与板接触，涂敷焊剂(一种还原剂)，在近似200℃的温度实施熔融焊接(图6(a))。然后，使用CFC溶剂，去掉焊剂。从保护全球环境的观点看，使用上述CFC溶剂是不理想的。此外，在焊块中含有铅，是微量的放射性元素，它会引起半导体元件的误动作(图6(b))。此外，还有残留在板上的焊锡会导致误连接的问题。
如上所述，现有的倒装方法还存在着大量问题。
发明内容
因此，本发明的一个目的在于，改进上述现有技术的缺陷，通过提供一种新的连接装置来实施电子元件(如LSI芯片)与板的连接和从板上去掉电子元件，还能重复连接和拆下，同时提供稳定的电接触。本发明进一步的目的在于，提供一种形成上述连接的方法
为达到上述目的，本发明采用下述的基本技术构成。
特别是，本发明的第一方面是一种用于第一电子元件和第二电子元件间连接的连接装置，所述连接装置被设置在所述第一电子元件上，所述第一电子元件包括两层热膨胀系数互不相同的金属层，和多个设置在所述金属层上的侧壁部件，以形成将所述第一电子元件和所述第二电子元件进行连接所用的空间，与所述侧壁部件连接的所述金属层的热膨胀系数大于另一金属层的热膨胀系数。
在本发明的第二方面中，所述两层其热膨胀系数互不相同的金属层被固定到设置在所述第一电子元件上的金属层。
在本发明的第三方面中，所述两层其热膨胀系数互不相同的金属层的中央部位被固定到设置在所述第一电子元件上的金属层。
在本发明的第四方面中，所述金属层和所述第一电子元件的表面设置有一间隙。
在本发明的第五方面中，所述两个电子元件中的任一元件是半导体器件。
根据本发明的方法是一种在第一电子元件和第二电子元件间形成连接的方法，其中所述第一电子元件具有两层其热膨胀系数互不相同的金属层，和多个设置在所述金属层上的侧壁部件，以形成用于所述第二电子元件连接的空间，与所述侧壁部件连接的所述金属层的热膨胀系数大于另一金属层的热膨胀系数，所述方法包括：第一步骤，通过给所述两层金属层加热来扩张由所述侧壁部件所形成的所述连接空间口径；第二步骤，将所述第二电子元件的连接件插入所述连接空间；以及第三步骤，通过冷却两层金属层来缩紧所述连接空间的口径。
在根据本发明的用于电子元件和板之间的连接的方法中，使在LSI芯片或板上所形成的倒装焊块的形状的一端有个凹陷，而另一端为与凹陷相配合的柱形。凹陷形的基础部分由热膨胀系数不同的双层金属结构形成，其上层由热膨胀系数大的金属制成，其下层由热膨胀系数小的金属制成，以此可使用温度控制，来控制电子元件之间的连接。
经如上操作，可以实现倒装连接，而无须熔化焊锡连接，因而可重复连接和去掉LSI芯片，而不损伤电连接点。此外，由于不需要使用含铅的焊锡材料，消除了由微量放射性元素(如铅)中所含的铀和锂发出的α辐射引起其上层由热膨胀系数大的金属制成的LSI器件的误动作。此法的另一个优点在于，由于在实施连接时无须使用还原剂焊剂，也就没有必要使用CFC型溶剂来去除焊剂。
附图说明
图1是表明根据本发明的用于电子元件和板之间的连接装置的操作的示意图。
图2是表明用于制作根据本发明的连接装置的凹陷形金属连接部件的方法的示意图。
图3是表明用于制作根据本发明的连接装置的柱形金属连接部件的方法的示意图。
图4是表明根据本发明的连接装置第二实施例的示意图。
图5是表明用于制作图4的凹陷形金属连接部件的方法的示意图。
图6是表明现有技术的示意图。
具体实施方式
下面参照相关附图详细介绍根据本发明的用于两个电子元件间的连接的方法。图1表明根据本发明用于电子元件和板之间连接的装置的
实施例。
图1表明用于两个电子元件1和40间的连接的连接装置，所述装置设置在第一电子元件1上，电子元件1包括热膨胀系数互不相同的两层金属层6和7，和多个设置在所述金属层19上的侧壁部件20a，以给第二电子元件40形成连接空间35。
图1表明用于两个电子元件间的连接装置，其中所述热膨胀系数互不相同的两层金属层6和7的近似中央部位6a被固定到设置在第一电子元件1的金属膜5上。
图1表明一台连接装置，其中在所述金属层19与所述第一电子元件1表面1a之间设有间隙43。
此外，图1还表明用于两个电子元件间的连接装置，其中，在两个热膨胀系数互不相同的金属层6和7中，层7的热膨胀系数大于层6的热膨胀系数，层6被固定到形成于第一电子元件上的金属层5上，当加热时，被侧壁20包围的连接空间35的口径20b将扩张。
下面参照图1～图3更详细地说明本发明的第一实施例。
通过在热膨胀系数互不相同的两层金属层结构中形成一凹陷和四个侧壁，本发明借助于温度控制无须使用焊锡材料就能重复连接和拆掉LSI芯片。
首先，如图1(a)所示，在板一侧的金属连接部件形成凹陷，再在LSI芯片一侧的金属连接部件形成对应于凹陷的柱形(图1(d))。通过这些形状的形成，当将LSI芯片连接到板上时，可使这些形状相互啮合。板一侧的带有凹陷的金属连接部件由基础部分19和侧壁20形成，该基础部分10由两层热膨胀系数互不相同的金属层6和7形成。在这些层中，热膨胀系数大的金属被用作金属层7作为上层，热膨胀系数小的金属被用作金属层6作为下层。考虑到这些金属的热膨胀系数，可在铜、铝、镍和钛这些金属中进行金属的选择，在此情况下，可选择铜和镍，相应的热膨胀系数分别是17ppm和13ppm。还有，金属膜5能使带凹陷的金属连接部件18设置成距板1有一定距离。如果给带凹陷的金属连接部件18加热，由于金属层6和7热膨胀系数，金属连接部件18将沿平行于板的方向膨胀。如果到金属层5的距离21为100μm，温度从室温上升到350℃，其单端膨胀近似0.5μm。再有，由于形成基础部分19的两金属层叠层间的热膨胀系数之差，如果每层厚2μm，翘曲23的量大约在0.3～0.5μm的范围(图1(b))。使用本文所述的以凹陷形成的金属连接部件18，将LSI40的用铜一类的金属形成的柱形金属连接部件24连接到带凹陷的金属连接部件18上(图1(c))。随后，如果温度下降，带有凹陷的金属连接部件18将恢复其原来形状，因而将紧紧抱住柱形金属连接部件24，达到电连接。柱形金属连接部件24的宽度25大于带凹陷的金属连接部件18温升前的长度，但小于升温时的长度，在正常条件下达到确实连接。
采用上述的连接结构和过程，容易更换LSI芯片，可以重复连接和拆下LSI芯片。
下面参照图2介绍制作带凹陷的金属连接部件18的方法。首先，将数微米厚的光刻胶涂敷在硅或陶瓷基片上，或带有用于同电子元件如LSI芯片连接的电连接图形的印刷电路板上，使用公知的光刻工艺，形成直径为20～50μm的光刻胶开孔图形4(图2(a))。然后，采用电镀，用镍来填充图形4，因而，形成金属层5，然后，采用溅射或淀积来形成热膨胀系数小的镍金属膜6，其厚度为2～3μm。然后形成热膨胀系数大的铜金属膜7，其厚度为2～3μm(图2(b))。接着，分别涂敷光刻胶或施加层叠干膜8，厚度为30～50μm，以形成长10～30μm、宽100～200μm的矩形图形，然后，采用电镀用铜填充该图形。该铜将在带凹陷的金属连接部件上形成侧壁10。该金属连接部件的底长11是100～300μm(图2(c))。然后，剥离光刻胶或干膜再重新涂敷光刻胶12，以实施用光刻胶12覆盖带凹陷的金属连接部件18的构图(图2(d))。用该图形做掩摸，用酸溶液湿法去除铜和镍(图2(e))，去除光刻胶12和光刻胶3，因而完成带凹陷的金属连接部件18(图2(f))。
再转到图3，下面介绍在LSI一侧形成柱形金属连接部件的方法。首先，将厚度为30～80μm的光刻胶15涂敷到具有电连接图形13的硅基片14上，采用光刻，在其上形成图形16(图3(a))。为使图形16起到柱形金属连接部件的作用，整形成与金属连接部件18凹陷的底部相同的形状。但应注意，有时将水平直径17应做成大出0.1～0.2μm。然后进行镀铜，以铜填充图形16(图3(b))，接着，去掉光刻胶15。
经以上步骤完成了柱形金属连接部件24的制作。
对带有凹陷的金属连接部件18和柱形金属连接部件24的连接如上所述。
应注意，虽然本实施例是对将带有凹陷的金属连接部件18形成在板一侧，将柱形金属连接部件24形成在LSI芯片上这一情况进行了介绍，但也可以将柱形金属连接部件形成在板上，将带有凹陷的金属连接部件形成在LSI芯片上。
此外，上述实施例虽然是对将铜用作热膨胀系数大的金属，将镍用作热膨胀系数小的金属这一情况的，但本发明不限于这些选择材料。此外，还应注意，虽然在上述实施例中，将铜用作金属连接部件24，金属连接部件24的金属也不限于铜。
下面参考图4和图5介绍本发明的第二实施例。
本发明的这个实施例是用于预制作大量带有凹陷的金属连接部件的方法，该方法是复杂的，并将这些带有凹陷的金属连接部件连接到板上。如图4(a)所示，将焊锡层27形成在已有金属连接图形2的板1上，根据对金属连接部件18A的温控操作，如先前所述，希望所用的焊锡材料有高的熔点(327℃，在焊锡的Pb/Sn比为95/5的情况下)。焊锡层27被熔化到事先形成的带有凹陷的金属连接部件18(图4(b))。
然后，形成与LSI芯片的柱形金属连接部件24连接的方法与第一实施例所述的方法相同。但应注意，必须将连接温度和分离温度设定为不让焊锡熔化的温度。
接着，下面介绍制作如第二实施例所用的带有凹陷的金属连接部件18A的方法。首先，将光刻胶29涂敷到硅基片28上。然后，依次将热膨胀系数小的金属如镍、热膨胀系数大的金属如铜连续地形成，其厚度1～2μm(图5(a))。接着，涂敷光刻胶30并构图，以形成带有凹陷的金属连接部件的侧壁10，采用电镀方法以铜填充此图形(图5(b))。在去掉光刻胶30之后，将大量的带有凹陷的金属连接部件切成小方块，将它们相互分开形成独立的部件(图5(c))。然后，沉浸到光刻胶剥离溶液31中，使带有凹陷的金属连接部件18A与基片28分离。
最后，如图4所示，进行与电路板1的焊锡层27的连接。
采用上述结构，根据本发明的连接装置能将LSI芯片连接到板上和从板上拆下LSI芯片，这些操作可通过温控反复进行。此外，由于当LSI芯片连接到板上或从板上拆下LSI芯片时，绝对没有损坏LSI芯片金属连接部件，可以再用。由于没有使用包含锡和铅的焊锡材料，当进行熔融连接时不必使用焊剂作为还原剂，因而，避免使用CFC溶液来去除焊剂。此外，由于不使用铅，消除了由放射性元素的影响所引起的半导体元件的误动作。
借助于本发明的第二实施例采用的上述构成，将板的制作和带有凹陷的金属连接部件的制作分开，大大地改进了批量生产的可行性。

Claims (6)

1.一种用于第一电子元件和第二电子元件间连接的连接装置，所述连接装置被设置在所述第一电子元件上，所述第一电子元件包括两层热膨胀系数互不相同的金属层，和多个设置在所述金属层上的侧壁部件，以形成将所述第一电子元件和所述第二电子元件进行连接所用的空间，与所述侧壁部件连接的所述金属层的热膨胀系数大于另一金属层的热膨胀系数。
2.根据权利要求1的一种连接装置，其中所述两层其热膨胀系数互不相同的金属层被固定到设置在所述第一电子元件上的金属层。
3.根据权利要求1的一种连接装置，其中所述两层其热膨胀系数互不相同的金属层的中央部位被固定到设置在所述第一电子元件上的金属层。
4.根据权利要求1的一种连接装置，其中在所述金属层与所述第一电子元件的表面之间设置有一间隙。
5.根据权利要求1的一种连接装置，其中所述两个电子元件中的任意一个元件是半导体器件。
6.一种在第一电子元件和第二电子元件间形成连接的方法，其中所述第一电子元件具有两层其热膨胀系数互不相同的金属层，和多个设置在所述金属层上的侧壁部件，而形成用于所述第二电子元件的连接空间，与所述侧壁部件连接的所述金属层的热膨胀系数大于另一金属层的热膨胀系数，
所述方法包括：
第一步骤，通过给所述两层金属层加热来扩张由所述侧壁部件所形成的所述连接空间口径；
第二步骤，将所述第二电子元件的连接件插入所述连接空间；以及
第三步骤，通过冷却两层金属层来缩紧所述连接空间的口径。
CN99109596A 1998-07-13 1999-07-13 连接两个电子元件的装置和方法 Expired - Fee Related CN1118094C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP197086/1998 1998-07-13
JP10197086A JP3085283B2 (ja) 1998-07-13 1998-07-13 電子部品と基板との接続装置及びその接続方法

Publications (2)

Publication Number Publication Date
CN1241808A CN1241808A (zh) 2000-01-19
CN1118094C true CN1118094C (zh) 2003-08-13

Family

ID=16368500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99109596A Expired - Fee Related CN1118094C (zh) 1998-07-13 1999-07-13 连接两个电子元件的装置和方法

Country Status (4)

Country Link
US (1) US6281445B1 (zh)
JP (1) JP3085283B2 (zh)
KR (1) KR100324479B1 (zh)
CN (1) CN1118094C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US20040134772A1 (en) * 2002-10-01 2004-07-15 Microfabrica Inc. Monolithic structures including alignment and/or retention fixtures for accepting components
US7400040B2 (en) * 2003-06-10 2008-07-15 Intel Corporation Thermal interface apparatus, systems, and methods
JP4949279B2 (ja) * 2008-01-21 2012-06-06 新光電気工業株式会社 配線基板及びその製造方法
US9933578B1 (en) * 2015-06-11 2018-04-03 Microfabrica Inc. Multi-layer monolithic fiber optic alignment structures, methods for making, and methods for using

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155866A (ja) 1990-10-19 1992-05-28 Hitachi Ltd 半導体装置
JP2989696B2 (ja) 1991-08-30 1999-12-13 富士通株式会社 半導体装置及びその実装方法
JP2917646B2 (ja) 1992-02-20 1999-07-12 日本電気株式会社 半導体集積回路装置の製造方法
JPH05235099A (ja) 1992-02-21 1993-09-10 Toshiba Corp 半導体実装回路装置

Also Published As

Publication number Publication date
JP2000031326A (ja) 2000-01-28
KR20000011643A (ko) 2000-02-25
CN1241808A (zh) 2000-01-19
US6281445B1 (en) 2001-08-28
KR100324479B1 (ko) 2002-02-27
JP3085283B2 (ja) 2000-09-04

Similar Documents

Publication Publication Date Title
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350633B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US4530152A (en) Method for encapsulating semiconductor components using temporary substrates
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
EP0536418B1 (en) Method of manufacturing a semiconductor device terminal structure
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
JPH08330358A (ja) はんだマスクの窓内に多数のはんだダムを備える電子モジュール
JPH0810716B2 (ja) 電子パッケージ
US7101781B2 (en) Integrated circuit packages without solder mask and method for the same
CN111668185B (zh) 电子装置模块以及该电子装置模块的制造方法
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
TWI380423B (en) Substrate structure and manufacturing method thereof
US5525204A (en) Method for fabricating a printed circuit for DCA semiconductor chips
US6403460B1 (en) Method of making a semiconductor chip assembly
JPH07201864A (ja) 突起電極形成方法
US20210329793A1 (en) Method for producing a circuit board arrangement, and circuit board arrangement
CN1118094C (zh) 连接两个电子元件的装置和方法
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee