JPH08148522A - 半導体装置、半導体装置実装体、及び半導体装置の交換方法 - Google Patents

半導体装置、半導体装置実装体、及び半導体装置の交換方法

Info

Publication number
JPH08148522A
JPH08148522A JP6288133A JP28813394A JPH08148522A JP H08148522 A JPH08148522 A JP H08148522A JP 6288133 A JP6288133 A JP 6288133A JP 28813394 A JP28813394 A JP 28813394A JP H08148522 A JPH08148522 A JP H08148522A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
mounting
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6288133A
Other languages
English (en)
Other versions
JP3138159B2 (ja
Inventor
Koji Matsubara
浩司 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06288133A priority Critical patent/JP3138159B2/ja
Priority to US08/464,077 priority patent/US5726501A/en
Priority to DE69534543T priority patent/DE69534543T2/de
Priority to EP95303846A priority patent/EP0714123B1/en
Publication of JPH08148522A publication Critical patent/JPH08148522A/ja
Application granted granted Critical
Publication of JP3138159B2 publication Critical patent/JP3138159B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 半導体チップ１２０をその実装基板１１０上
から取り外した際に実装基板１１０の基板電極１２上に
残る半田残渣３１ｃ1をほとんどなくすことができ、実
装基板１１０上での交換を多数回にわたって行うことが
できる構造の半導体装置実装体１０１を得る。 【構成】 半導体チップ１２０を、その表面の半田バン
プ３１周辺部上に、溶融した半田バンプ３１との接触に
より該半田を引き込む半田吸収層２３を有する構造とし
た。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置、半導体装
置実装体、及び半導体装置の交換方法に関し、特に半田
バンプを有する半導体装置の電極周辺の構造、該半導体
装置を実装基板上に実装してなる半導体装置実装体、並
びに該半導体装置実装体における半導体装置の交換方法
に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化、軽量化に対応
するため、半導体装置を高密度に実装する方法が各種検
討されている。半田バンプを介して半導体チップや半導
体パッケージ等の半導体装置を実装基板上に実装する方
法は、最も高密度な実装が可能な技術として実用化が進
んできている。
【０００３】しかしながら、この半田バンプを用いて実
装基板上に半導体装置を装着した構造の半導体装置実装
体では、その半導体装置を交換する方法に問題があっ
た。
【０００４】すなわち、通常、実装基板上の交換すべき
半導体装置は、これを加熱して半田バンプを溶融した状
態で、実装基板から取り外されるが、該半導体装置を除
去した後の実装基板の基板電極上には一部半田が残る。
この半田残渣は、実装基板上の各電極によってその量に
ばらつきがあり、交換時の再接続において半田過多によ
る短絡や半田の量のばらつきによる接続不良などを起こ
すという問題がある。
【０００５】このような問題を解決するため、各種の対
策がなされている。例えば、特開平１−２０９７３６号
公報には、半導体装置を実装基板から取り外した後、実
装基板の基板電極上の半田残渣に、シリコン板上に形成
した半田濡れ性のよい金属薄膜を圧し当てて加熱するこ
とにより、半田残渣をシリコン板側に吸わせて基板電極
上から除去する方法が示されている。
【０００６】また、特開平５ー１２１４８８号公報に
は、実装基板を、半導体装置の交換用として別途予備電
極を有する構造としたものが示されており、この構造の
実装基板では、通常の電極に半田接続された半導体装置
を取り外した後は、新たな半導体装置を予備の電極に半
田接続することができ、半導体装置を取り外した電極上
の半田残渣による、新たに実装した半導体装置における
短絡や接続不良を回避することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、特開平
１−２０９７３６号公報記載の方法では、親半田金属を
形成したシリコン板が必要になることや、半導体装置の
除去後に半田残渣を上記シリコン板を用いて吸い取る工
程が増えてプロセスが複雑になるという問題がある。ま
た、特開平５−１２１４８８号公報記載の構造の実装基
板では、電極の配置パターンによっては予備の基板電極
を設けることができないことがあり、また、半導体装置
を多数回交換する必要が生じた場合には対応できないな
どの問題がある。
【０００８】本発明は上記のような問題点を解決するた
めになされたもので、半導体装置をその実装基板上から
取り外した際に実装基板の基板電極上に残る半田残渣を
ほとんどなくすことができ、実装基板上での交換を多数
回にわたって行うことができる構造の半導体装置及び半
導体装置実装体を得ることを目的とする。
【０００９】また本発明は、実装基板上に装着された半
導体装置を、実装基板の電極上にほとんど半田残渣を残
すことなく簡単に取り外すことができ、実装基板上での
半導体装置の交換を、特別な作業部材を用いたり、作業
工程の増大を招いたりすることなく多数回にわたって行
うことができる半導体装置の交換方法を得ることを目的
とする。
【００１０】
【課題を解決するための手段】
（１）この発明に係る半導体装置は、実装基板上に実装
される半導体装置であって、該半導体装置の表面に形成
された接続用電極と、該半導体装置の接続用電極上に形
成され、該接続用電極と該実装基板上に形成された基板
電極とを電気的かつ機械的に接合するための半田バンプ
と、該半導体装置表面の半田バンプ周辺部上に配置さ
れ、溶融した半田バンプとの接触により溶融半田をその
表面上に引き込む、表面部が親半田金属からなる半田吸
引層とを備えており、そのことにより上記目的が達成さ
れる。
【００１１】（２）この発明は、上記半導体装置におい
て、前記半田吸引層を、該半導体装置表面の半田バンプ
近傍部上にのみ配置したものである。
【００１２】（３）この発明は、上記半導体装置におい
て、該半導体装置の表面に形成された接続用電極の平面
形状を円形状とし、前記半田吸引層を、該接続用電極を
囲むリング状に形成したものである。
【００１３】（４）この発明は、上記半導体装置におい
て、前記半田吸引層を、該半導体装置表面の接続用電極
以外の領域にほぼ全面に渡って配置され、所定個数の接
続用電極に対応する領域毎に分割されている構造をした
ものである。
【００１４】（５）この発明に係る半導体装置実装体
は、実装基板上に半導体装置を実装してなる半導体装置
実装体であって、該実装基板は、その表面の所定位置に
形成された基板電極を有している。該半導体装置は、そ
の表面に形成された接続用電極と、該半導体装置の接続
用電極上に形成され、該接続用電極と該実装基板上の基
板電極とを電気的かつ機械的に接合する半田バンプと、
該半導体装置表面の、半田バンプ周辺部上に配置され、
溶融した半田バンプとの接触により溶融半田をその表面
上に引き込む、表面部が親半田金属からなる半田吸引層
とを備えている。そのことにより上記目的が達成され
る。
【００１５】（６）この発明は、上記半導体装置実装体
において、前記半導体装置を、その半田吸引層が該半導
体装置表面の半田バンプ近傍部上にのみ配置されている
構造としたものである。
【００１６】（７）この発明に係る半導体装置の交換方
法は、上記半導体装置実装体における半導体装置を交換
する方法であって、該半導体装置を半田が溶融する温度
に加熱した状態で、前記接続用電極と基板電極との間の
半田バンプが溶融してできた溶融半田が該接続用電極周
辺の半田吸引層と接触するよう、該半導体装置を前記実
装基板側へ近づける工程と、次に、該溶融半田が該接続
用電極周辺の半田吸引層表面上に広がった状態で、該半
導体装置を一旦冷却して該溶融半田を固化させる工程
と、その後、該実装基板上で半導体装置に、該固化した
半田が実装基板の基板電極から切り離されるよう機械的
な力を加えて、該半導体装置を実装基板から取り外す工
程と、該実装基板の該半導体装置を取り外した部分に、
新たな半導体装置を実装する工程とを含むものである。
そのことにより上記目的が達成される。
【００１７】（８）この発明に係る半導体装置の交換方
法は、上記半導体装置実装体における半導体装置を交換
する方法であって、該半導体装置を半田が溶融する温度
に加熱した状態で、前記接続用電極と基板電極との間の
半田バンプが溶融してできた溶融半田が該接続用電極周
辺の半田吸引層と接触するよう、該半導体装置を前記実
装基板側へ近づける工程と、次に該実装基板上で該半導
体装置を、該溶融半田が実装基板上から半導体装置側へ
吸い上げられるよう持ち上げて、該半導体装置を実装基
板から取り外す工程と、該実装基板上の該半導体装置を
取り外した部分に新たな半導体装置を実装する工程とを
含むものであり、そのことにより上記目的が達成され
る。
【００１８】
【作用】本発明の半導体装置及び半導体装置実装体にお
いては、半導体装置表面の半田バンプ周辺部上に、溶融
した半田バンプとの接触により溶融半田をその表面上に
引き込む、表面部が親半田金属からなる半田吸引層を配
置したから、実装基板上に装着された半導体装置を取り
外す際、該半導体装置を半田が溶融する温度に加熱した
状態で、半導体装置を実装基板側に近づけて、半導体装
置の接続用電極と実装基板の基板電極との間の溶融状態
の半田をバンプ周辺の半田吸引層に吸わせることができ
る。これにより実装基板の基板電極と半導体装置の接続
用電極との接合部分の半田がほとんど半導体装置側に引
き寄せられることとなり、半導体装置を実装基板から引
き離す際には、大部分の半田が半導体装置とともに実装
基板の電極上から除去されることとなる。
【００１９】このため半導体装置の実装基板からの取り
外しを、半導体装置の加熱状態での実装基板側への移
動、及び半導体装置の実装基板からの引き離しという簡
単な作業により行うことができる。しかも半導体装置を
その実装基板上から取り外した際に実装基板の電極上に
残る半田残渣をほとんどなくすことができるため、実装
基板の電極には何回でも半導体装置の接続用電極を半田
付けすることが可能となり、実装基板上での半導体装置
の交換を多数回にわたって行うことができる。
【００２０】また、この発明では、半田吸引層を、半導
体装置表面の半田バンプ近傍部上にのみ配置しているた
め、半導体装置の構成材料と、該半田吸引層を構成する
親半田金属との熱膨張係数の差による半導体装置の変形
を回避することができ、また、能動素子が形成されてい
る領域上に金属層を設けていないため、素子特性に悪影
響を与えるおそれがない。またこの場合には、実装基板
の電極と半導体装置の接続用電極とを接合する半田を溶
融して、半田吸引層に吸収させた後、一旦冷却して固化
した状態で、半導体装置を実装基板に対して平行な方向
の力により引き離すことにより、半田が接合されている
部分の面積差によって、基板電極近傍で半田が破断する
こととなり、実装基板の基板電極上に半田残渣をほとん
ど残すことなく、半導体装置を取り外すことができる。
【００２１】この発明の半導体装置の交換方法において
は、半導体装置を半田が溶融する温度に加熱した状態
で、半田バンプが溶融した半田がその周辺の半田吸引層
と接触するよう該半導体装置を実装基板側へ近づけた
後、該溶融半田がその周辺の半田吸引層と接触した状態
で、該半導体装置を一旦冷却して半田を固化させ、この
状態で該実装基板上で半導体装置に、該固化した半田が
実装基板の電極から切り離されるよう機械的な力を加え
て、該半導体装置を実装基板から取り外すようにしたの
で、半田が接合されている部分の面積差によって、基板
電極近傍で半田が破断することとなり、実装基板の電極
上に半田残渣をほとんど残すことなく、半導体素子を取
り外すことができる。
【００２２】この結果、実装基板上での半導体装置の交
換を、特別な作業部材を用いたり、作業工程の増大を招
いたりすることなく多数回にわたって行うことができ
る。
【００２３】この発明の半導体装置の交換方法では、半
導体装置を半田が溶融する温度に加熱した状態で、半田
バンプが溶融した半田がその周辺の半田吸引層と接触す
るよう該半導体装置を実装基板側へ近づけ、その後該実
装基板上で該半導体装置を、溶融状態の半田が実装基板
の基板電極から離れるよう持ち上げて、該半導体装置を
実装基板から取り外すようにしたので、溶融した半田が
半導体装置の半田吸引層上に広がった状態で、半導体装
置が実装基板から引き上げられるため、実装基板の基板
電極上に残る半田は非常に少ないものとなる。
【００２４】この結果上記と同様、実装基板上での半導
体素子の交換を簡単にしかも多数回にわたって行うこと
ができる。
【００２５】
【実施例】以下、本発明の実施例について説明する。
【００２６】（実施例１）図１は本発明の第１の実施例
による半導体装置及び半導体装置実装体を説明するため
の図であり、図１（ａ）は、上記半導体装置実装体の部
分断面図、図１（ｂ）は上記半導体装置表面の構造を示
す図である。
【００２７】図において、１０１は本実施例による半導
体装置実装体で、これは、実装基板１１０上に半導体装
置として半導体チップ１２０を実装してなるものであ
る。該半導体チップ１２０を構成するチップ基板２１の
表面の所定領域には、円形のチップ電極（接続用電極）
２２が配置され、該チップ電極２２上には半田バンプ３
１が形成されている。また、上記チップ基板２１表面の
チップ電極以外の部分には、ＳｉＮやＳｉＯ2等からな
る表面絶縁層２４が形成されており、この表面絶縁層２
４上には該チップ電極２２を囲むようリング状の半田吸
引層２３が配置されている（図１（ｂ）参照）。なお、
図１（ｂ）では、半田バンプは省略してある。
【００２８】一方、上記実装基板１１０上には、これに
実装される半導体チップ１２０の電極２２に対応する位
置に基板電極１２が配設されており、該基板電極１２の
周囲には、該基板電極１２上からの半田の流出を防ぐた
めのソルダーレジスト１３が形成されている。
【００２９】そして、上記チップ電極２２と実装基板の
基板電極１２とは半田バンプ３１により接合されてお
り、これにより上記半導体チップ１２０が実装基板１１
０上に固着されている。
【００３０】ここで、上記実装基板１１０を構成する基
板本体１１の材質としては、セラミック，ガラス，ガラ
ス／エポキシ（ガラス繊維にエポキシ樹脂をしみ込ませ
たもの），紙／フェノール（紙にフェノール樹脂をしみ
込ませたもの）等周知のものを用いることができる。ま
た上記基板電極１２の材料には、Ａｇ，Ｐｄ，Ａｕ，Ｎ
ｉ，Ｃｕ等の親半田金属あるいはこれらの合金を用いる
ことができる。また、場合によっては、上記基板電極１
２として、上記親半田金属層の下側に、Ｎｉ、Ｔｉなど
のバリアメタル層と、基板の配線材料であるＷ，Ｔｉ，
Ｃｒ，Ｃｕ等の金属層が形成された構造のものが使用さ
れることもある。この場合、上記基板電極１２は、例え
ば、Ａｕ／Ｎｉ／ＣｕやＮｉ／Ｔｉ／Ｃｕ等の多層構造
となる。また、ソルダーレジスト１３は、基板の配線材
料がＣｕ等の親半田金属を使用している場合に半田の流
れだしを防止するために形成されるもので、エポキシや
フェノール等の樹脂が使用される。
【００３１】また、半導体チップ１２０の電極２２は、
通常、半導体装置の配線材料として使用されるＡｌ・Ｓ
ｉ合金層上にバリアメタル層及び親半田金属層を形成し
てなる構造となっており、例えば、Ｃｕ／Ｃｒ／Ａｌ・
ＳｉやＮｉ／Ｔｉ／Ａｌ・Ｓｉ等の多層構造となってい
る。
【００３２】半田バンプ３１の材質は、Ｐｂ，Ｓｎ，Ｉ
ｎ，Ｂｉを主成分としたもの、例えばＰｂ・Ｓｎの共晶
半田、高温用半田（Ｐｂ：Ｓｎ＝９５：５）、一般的な
半田（Ｐｂ：Ｓｎ＝６：４）が使用される。
【００３３】本発明の特徴である半田吸引層２３は、少
なくとも表面部が親半田金属で構成されていることが必
要である。例えば、該半田吸引層２３は、その下側部分
を、半導体チップの表面絶縁層２４を構成するＳｉＮや
ＳｉＯ2等との密着性がよいＴｉ，Ｃｒ等の金属層から
構成したものでもよい。
【００３４】また、上記半導体装置実装体１０１におけ
る各部の具体的な寸法は、図１（ａ）に示す値（単位は
ミリメートル）となっている。ここで、半導体チップ１
２０のチップ電極２２と半田吸引層２３との間隔は、小
さすぎると半田バンプ３１と半田吸引層２３との間の絶
縁状態が確保できず、また、この間隔がバンプ直径と比
較して大きすぎると、半田バンプ３１が溶融した半田を
その周辺の半田吸引層２３に吸わせるのが困難になる。
本発明においては、半田バンプ３１が形成されたチップ
電極２２と半田吸引層２３との間隔は、半田バンプの直
径の５％〜３０％程度とするのが好ましい。例えば、図
１（ａ）に示すように半田バンプの直径が１００μｍで
あれば、上記間隔は５μｍ〜３０μｍ程度とするのが好
ましい。
【００３５】また、半田吸引層３１の面積とチップ電極
２２の面積の和は、実装基板１１０の基板電極１２の面
積の１．２５倍以上とするのが好ましい。これは、半田
吸引層２３の面積とチップ電極２２の面積の和が、基板
電極１２の面積の１．２５倍以下であると半田の切断部
にばらつきが生じ、半導体チップの再接続の際に不具合
が生じるからである。
【００３６】また、チップ電極２２のピッチは、現在の
半導体チップの製造技術をもってすれば本実施例の１６
０μｍよりさらに小さくすることができ、その場合には
半田バンプ３１の直径もさらに小さくできる。ところ
が、半田バンプ３１の直径が小さくなると、上記半導体
装置実装体１０１における半導体チップ１２０と実装基
板１１０との離間距離も本実施例の６０μｍよりさらに
狭くなり、この場合半導体チップと実装基板との接合部
分への熱応力の影響、つまりチップ基板２１の構成材
料、例えばＳｉやＧａＡｓ等と実装基板本体１１の構成
材料との間の熱膨張率の違いに起因する熱応力の影響が
大きなものとなり、半導体チップ１２０の信頼性の低下
を招くことになる。このため半導体チップ１２０と実装
基板１１０とは、本実施例のようにある程度の間隔を確
保しておく必要がある。
【００３７】次に上記半田バンプ及び半田吸引層を形成
するプロセスについて説明する。図２（ａ）ないし図２
（ｅ）は、上記プロセスを工程順に示している。
【００３８】図において、２０はトランジスタ等を含む
機能回路の作製プロセスが完了した半導体ウエハで、そ
の表面の所定部分には上記機能回路に接続された取出し
電極２２ａが形成されており、また該半導体ウエハ２０
の、取出し電極以外の領域は表面絶縁層２４により覆わ
れている。
【００３９】まず、回路の形成プロセスが完了した半導
体ウエハ２０の表面に、Ｔｉ、ＴｉＷ、あるいはＣｒ等
からなるバリアメタル層４１を、蒸着あるいはスパッタ
等の成膜方法により０．１μｍ〜０．３μｍ程度の厚さ
に形成する。続いて該バリアメタル層４１上にＮｉある
いはＣｕ等の金属層を蒸着あるいはスパッタ等により１
μｍ程度の厚さに形成し、その上に無電解メッキによ
り、半田バンプ３１に対して最も相性のよいＡｕ層を
０．０５μｍの厚さに形成して、親半田金属層４２を形
成する（図２（ａ））。
【００４０】次に、全面にフォトレジストを塗布し、そ
の露光，現像により該フォトレジスト膜をパターニング
して選択エッチング用のレジスト膜５１を形成する。こ
のパターニングは、上記半導体ウエハ２０上のチップ電
極２２が形成されるべき領域、及び半田吸収層２３が形
成されるべき領域にそれぞれフォトレジスト５１ａ、５
１ｂが残るよう行う。そして、上記レジスト膜５１をマ
スクとして、露出している親半田金属層４２をヨウ素及
びヨウ化カリとエチルアルコールの混合液、及び硝酸溶
液により、選択的にエッチングする。これにより上記取
り出し電極２２ａ上には半田バンプの下地となるバンプ
下地層４２ａが形成され、該バンプ下地層４２ａの周囲
には、半田吸収層２３の表面部分を構成する新半田金属
層４２ｂが形成される（図２（ｂ））。
【００４１】次に上記レジスト膜５１を除去した後、新
たにフォトレジストを塗布し、その露光，現像により、
上記バンプ下地層４２ａに対応する部分にレジスト開口
５２ａを有する選択メッキ用のレジスト膜５２を形成す
る。その後、バリアメタル層４１を共通電極として、上
記レジスト膜５２をマスクとする半田の選択的な電解メ
ッキを行う。これにより、上記バンプ下地層４２ａ上に
半田バンプとなる半田層３１ａが形成される（図２
（ｃ））。この時、該半田層３１ａの高さは、３０μｍ
程度となっている。
【００４２】そして、上記レジスト膜５２を除去した
後、半田層３１ａ、新半田金属層４２ａ及び４２ｂをマ
スクとし、所定のエッチャントを用いてバリアメタル層
４１を選択的に除去する（図２（ｄ））。例えば、ここ
でバリアメタル層４１がＴｉである場合は、該エッチャ
ントとして、エチレンジアミン４酢酸と過酸化水素水と
アンモニア水の混合液を用い、バリアメタル層４１がＷ
である場合は、該エッチャントとして、過酸化水素水を
用いる。これにより、上記取出し電極２２ａ上にバリア
メタル層４１及びバンプ下地層４２ａを積層してなる構
造のチップ電極２２と、表面絶縁膜２４上にバリアメタ
ル層４１及び親半田金属層４２ｂを積層してなる構造の
半田吸引層２３が形成される。
【００４３】最後に、上記半導体ウエハ２０の表面にフ
ラックスを塗布して、熱処理を施すことにより、上記半
田層３１ａがリフローして、高さが７０〜８０μｍ程度
の半田バンプ３１が形成される（図２（ｅ））。なお、
上記半田バンプ３１の形成は、フラックスを用いたリフ
ロー処理に代えて、高温のグリセリン液中にウエハを浸
してリフローするようにしてもよい。
【００４４】その後、上記半導体ウエハ２０のダイシン
グにより、半田バンプ３１及び半田吸収層２３を有する
半導体チップ１２０が得られる。
【００４５】このようにして作製された半導体チップ１
２０は、実装プロセスにより実装基板１１０上に実装さ
れて、半導体モジュール（半導体装置実装体）１０１が
作製される。
【００４６】このような半導体モジュールは、選別検査
あるいはバーンインテスト等により、その良否判定が行
われ、不良と判定されたものについては、不良の半導体
チップの交換が行われる。
【００４７】以下、半導体チップを交換する作業につい
て説明する。
【００４８】図３（ａ）ないし図３（ｃ）は、上記半導
体装置実装体から半導体装置を取り外す作業を順に示す
図であり、図４（ａ）ないし図４（ｄ）は該チップの取
り外し作業に用いる機械工具の構成及び動作を概念的に
示す図である。
【００４９】まず、実装基板１１０上に搭載された半導
体チップ１２０の背面に、例えばパルス加熱ツール（日
東工業（株）社製：商品名「簡易型ボンダーＦＬＢ−１
−Ｓ」）１を押し当てて、半田バンプ３１が半田の融点
より２０°Ｃ〜３０°Ｃ高くなるよう加熱する（図３
（ａ）、図４（ａ）参照）。
【００５０】そして、該半田バンプ３１が溶融したとこ
ろで、上記パルス加熱ツール１を、半導体チップ１２０
と実装基板１１０との距離が３０μｍ〜２０μｍ程度と
なるまで実装基板１１０側へ移動させる。すると、半田
バンプ３１が溶融した溶融半田３１ｂは、チップ電極２
２近傍の半田吸収層２３に接触してその表面に濡れ広が
る（図３（ｂ）、図４（ｂ）参照）。
【００５１】その後、溶融半田３１ｂが半田吸収層２３
上に広がった状態で、パルス加熱ツール１を冷却して、
該溶融半田３１ｂを固化させる。
【００５２】なお、ここで、上記溶融半田を半田吸引層
に吸わせる際、半田バンプの表面の酸化が障害になるこ
とが懸念されるが、通常半導体装置のチップ電極と実装
基板の基板電極との接続は、窒素雰囲気中でのリフロー
により行われるため、半田バンプの表面の酸化はあまり
生じることはない。また例え半田バンプ表面の酸化が生
じていても、上記半導体チップの移動の際には溶融した
半田バンプが物理的に変形されるため、その表面に新生
面ができ、半田は半田吸引層２３によくなじむこととな
る。また、半田バンプ３１の表面の酸化が激しい場合に
は、その表面にフラックスを塗布することにより、半田
を濡らすことができる。
【００５３】続いて、上記半導体チップ実装体１０１
を、チップ除去用ツール（レスカ社製：商品名「プルテ
スターＰＴＲ１００Ｓ」）にセットして、そのチップ押
圧片２により半導体チップ１２０に実装面と平行な方向
の力を加えて（図４（ｃ）参照）、これを実装基板１１
上から引き剥がす（図３（ｃ）、図４（ｄ）参照）。こ
の時、半導体チップ２１の電極２２及び半田吸収層２３
と実装基板の電極１２とに接合している固化した半田３
１ｃは、両者との接合部での面積の違いにより、接合面
積の小さい方の実装基板１１０の基板電極１２の近傍で
破断されることとなり、該実装基板１１０の基板電極１
２上には非常に少ない量の半田残渣３１ｃ1が各基板電
極について均一に残る。
【００５４】その後、新たな半導体チップを、上記不良
な半導体チップを除去した部分に実装して、半導体チッ
プの交換を完了する。
【００５５】このように本実施例では、半導体チップ１
２０を、その表面の半田バンプ３１周辺部上に、溶融し
た半田バンプとの接触により該半田を引き込む半田吸引
層２３を有する構造としたので、実装基板１１０上に装
着された半導体チップ１２０を取り外す際、該半導体チ
ップ１２０を、半田が溶融する温度に加熱した状態で、
実装基板側に近づけることにより、半導体チップ１２０
のチップ電極２２と実装基板１１０の基板電極１２との
間の溶融状態の半田３１ｂをバンプ周辺の半田吸引層２
３に吸わせることができる。これにより実装基板の電極
１２とチップ電極２２との接合部分の半田がほとんど半
導体チップ１２０側に引き寄せられることとなり、半導
体チップ１２０を実装基板１１０から引き離す際には、
大部分の半田が半導体チップ１２０のチップ電極２２及
び半田吸引層２３に付着したままで、実装の基板電極１
２上から除去されることとなる。
【００５６】しかも半導体チップ１２０をその実装基板
１１０上から取り外した際に基板電極１２上に残る半田
残渣３１ｃ1をほとんどなくすことができるため、実装
基板の電極１２は、チップ電極２２を良好に半田付け可
能な状態となっており、新たな半導体チップを再実装す
る際に、半田量のばらつきによる隣接端子間の短絡や接
続不良を防止することができる。
【００５７】また、半導体装置の交換において、半導体
装置除去後の基板上に残る半田残渣を、別の処理により
除去する必要がなく、容易に再接続が可能で、また、同
様の交換プロセスを行うことによって、複数回の交換が
可能となる。
【００５８】また、この実施例では、半田吸引層２３
を、半導体チップ表面の半田バンプ３１近傍部上にのみ
形成しているため、半導体チップの構成材料と、半田吸
収層を構成する親半田金属層との熱膨張係数の差による
半導体チップへの悪影響を回避することができる。
【００５９】さらにこの構造は、半導体チップのアクテ
ィブエリア、つまり能動素子などが形成されている領域
上に半田吸引層が形成できない場合、例えば、半田吸引
層と構成する金属層と半導体チップの接続用電極がコン
デンサを形成して動作に影響を及ぼすような場合にも有
効なものである。
【００６０】また、本実施例では、実装基板の電極１２
と半導体チップの電極２２とを接合する半田バンプ３１
を溶融して、半田吸引層２３に吸引させた後、一旦冷却
して固化した状態で、半導体チップ１２０を実装基板１
１０に対して平行な方向の力により引き離すようにして
いるため、上記のように半田吸収層２３が半田バンプ３
１の近傍部のみに配置されている場合でも、半田が接合
されている部分の面積差によって基板電極近傍で半田が
破断され、実装基板１１０の電極上に半田残渣３１ｃ1
をほとんど残すことなく、半導体チップ１２０を取り外
すことができる。また、この場合の半導体チップ１２０
の取り外し作業は、半導体チップの加熱状態での実装基
板側への移動、半導体チップの冷却、及び半導体チップ
の実装基板からの引き離しという簡単なものである。
【００６１】（実施例２）図５は本発明の第２の実施例
による半導体装置及び半導体装置実装体を説明するため
の図であり、図５（ａ）は、上記半導体装置実装体の部
分断面図、図５（ｂ）は上記半導体装置表面の構造を示
す図である。
【００６２】図において、１０２は、上記第１の実施例
と同一構造の実装基板１１０上に半導体チップ１３０を
実装してなる本実施例の半導体装置実装体である。
【００６３】この半導体チップ１３０は、上記第１実施
例の半導体チップ１２０とは異なり、半導体チップ表面
のチップ電極２２の近傍のみならず、そのほぼ全面に渡
って形成された半田吸収層３３を有している。その他の
構成は、上記第１実施例の半導体チップ１２０と同様で
ある。
【００６４】この第２の実施例においても、第１の実施
例と同様に半田バンプの接続されたチップ電極２２と半
田吸引層３３との間隔は、バンプ直径の５％〜３０％程
度とするのが好ましい。
【００６５】次に、本実施例の半導体チップにおける半
田バンプ及び半田吸収層の形成方法について簡単に説明
する。
【００６６】図６（ａ）ないし図６（ｅ）は、該半導体
チップの半田バンプ及び半田吸収層を形成するプロセス
を示す図である。図７（ａ）ないし図７（ｃ）は、本実
施例の半導体装置実装体から半導体チップを取り外す作
業を順に示す図であり、図８（ａ）ないし図８（ｄ）は
該チップの取り外し作業に用いる機械工具の構成及びそ
の動作を概念的に示す図である。
【００６７】まず、半導体ウエハ２０上にバリアメタル
層４１及び親半田金属層４２を上記第１の実施例と同様
にして順次形成した後（図６（ａ））、全面にフォトレ
ジストを塗布し、その露光，現像により該フォトレジス
ト膜をパターニングして、選択エッチング用のレジスト
マスク６１を形成する。本実施例では、このパターニン
グは、上記半導体ウエハ２０上の取出し電極２２ａの周
囲に環状のレジスト開口６１ｃが形成されるよう行う。
そして、上記レジスト膜６１をマスクとして、露出して
いる親半田金属層４２を、ヨウ素及びヨウ化カリとエチ
ルアルコールの混合液、及び硝酸溶液により、選択的に
エッチングする。これにより上記取出し電極２２ａ上に
は半田バンプの下地となるバンプ下地層４２ａが形成さ
れ、上記半導体ウエハ２０の取り出し電極以外の領域に
は、半田吸収層３３の表面部分を構成する親半田金属層
４２ｃが全面に残る（図６（ｂ））。
【００６８】その後は、上記レジスト膜６１を除去し、
上記第１の実施例と同様、上記バンプ下地層４２ａに対
応する部分にレジスト開口５２ａを有するレジスト膜５
２をマスクとして、半田の選択的な電解メッキを行い、
上記バンプ下地層４２ａ上に半田バンプとなる半田層３
１ａを形成する（図６（ｃ））。
【００６９】そして、レジスト膜５２の除去後、半田層
３１ａ及び親半田金属層４２ａ、４２ｃをマスクとし
て、所定のエッチャントを用いてバリアメタル層４１を
選択的に除去する（図６（ｄ））。例えば、ここでバリ
アメタル層４１がＴｉである場合は、該エッチャントと
して、エチレンジアミン４酢酸と過酸化水素水とアンモ
ニア水の混合液を用い、バリアメタル層４１がＷである
場合は、該エッチャントとして、過酸化水素水を用い
る。これにより、上記取出し電極２２ａ上にバリアメタ
ル層４１及びバンプ下地層４２ａを積層してなる構造の
チップ電極２２と、表面絶縁膜２４上にバリアメタル層
４１及び親半田金属層４２ｃを積層してなる構造の半田
吸引層３３が形成される。
【００７０】最後に、上記半導体ウエハ２０の表面にフ
ラックスを塗布して、熱処理を施すことにより、上記半
田層３１ａのリフローにより半田バンプ３１が形成され
る（図６（ｅ））。
【００７１】このようなプロセスを経た半導体ウエハ２
０をダイシングすることにより、半田バンプ３１及び半
田吸収層３３を有する半導体チップ１３０が得られる。
【００７２】このようにして作製された半導体チップ
は、上述したように実装プロセスにより実装基板上に実
装されて、半導体モジュールが作製され、さらに選別検
査あるいはバーンインテスト等により、その良否判定が
行われ、不良と判定されたものについては、不良の半導
体チップの交換が行われる。
【００７３】続いて、半導体チップを交換する作業につ
いて簡単に説明する。
【００７４】まず、実装基板１１０上に搭載された半導
体チップ１３０の背面に、例えばヒータ等の加熱手段を
有する真空チャック（日東工業（株）社製：商品名「簡
易型ボンダーＦＬＢ−１−Ｓ」）３を押し当てて、半田
バンプ３１が半田の融点より２０°Ｃ〜３０°Ｃ高くな
るよう加熱する（図７（ａ）、図８（ａ）参照）。
【００７５】そして、半田バンプ３１が溶融したところ
で、上記真空チャック３を、半導体チップ１３０と実装
基板１１０との距離が３０μｍ〜２０μｍ程度となるま
で押し下げると、溶融状態の半田３１ｂは、チップ電極
近傍の半田吸収層３３に接触してその表面に濡れ広がる
（図７（ｂ）、図８（ｂ）参照）。
【００７６】続いて、溶融した半田３１ｂが半田吸収層
３３上に広がった状態で、今度は上記真空チャック３を
引き上げる（図８（ｃ）参照）。すると、溶融状態の半
田３１ｂのほとんどが半導体チップ側に引きつけられつ
つ、上記半導体チップ１３０が実装基板１１０上から取
り除かれる（図７（ｃ）、図８（ｄ）参照）。
【００７７】つまり、半導体チップ１３０のチップ電極
２２及び半田吸収層３３と実装基板の電極１２とに接合
している溶融状態の半田３１ｂは、広い面積の半田吸収
層３３に濡れ広がるため、該溶融半田３１ｂのほとんど
の部分３１ｂ1が半導体チップ側に引きつけられて、実
装基板の電極１２上から除去されることとなり、該実装
基板の電極１２上には非常に少ない量の半田残渣３１ｂ
2が均一に残ることとなる。
【００７８】その後、新たな半導体チップを、上記不良
な半導体チップを除去した部分に実装して、半導体チッ
プの交換を完了する。
【００７９】このように本実施例においても、半導体チ
ップ１３０は、その表面の半田バンプ周辺部上に、溶融
した半田との接触により該半田を引き込む半田吸収層３
３を配置した構造となっているので、上記第１の実施例
と同様、半導体チップ１３０の実装基板１１０からの取
り外しを、半導体チップ１３０の加熱状態での実装基板
側への押圧、及び半導体装置の実装基板からの引き離し
という簡単な作業により行うことができる。
【００８０】しかも半導体チップをその実装基板上から
取り外した際に実装基板の電極上に残る半田残渣をほと
んどなくすことができるため、実装基板の基板電極には
何回でもチップ電極を半田付けすることが可能となり、
実装基板上での半導体チップの交換を多数回にわたって
行うことができる。
【００８１】また、この実施例では、半田バンプ３１の
周囲には、充分な面積に渡って半田吸収層３３が形成さ
れているため、半田吸収層３３に溶融した半田を充分吸
引させることができ、このため、上記第１実施例のよう
に溶融半田を一旦冷却して固化する必要がない。
【００８２】また、本実施例では半田吸収層３３が半導
体チップ表面のチップ電極以外の部分をほぼ全面にわた
って覆っているため、チップ内部への光りの侵入を阻止
することができ、光りの侵入による回路の誤動作を回避
できるという効果もある。
【００８３】さらに、本実施例のように、半田吸引層３
３が半導体チップ表面上で広い面積を占める構造では、
半田吸引層を構成する金属層と半導体チップを構成する
チップ基板との熱膨張係数の違いにより、半導体チップ
に大きな熱応力が場合もある。
【００８４】このような場合には、図９に上記第２の実
施例の変形例として示すように、上記半田吸引層３３
を、近接する複数のチップ電極２２毎に分割した構造の
もの３３ａとすることにより、上記半導体チップへの熱
応力の影響を大きく低減することができる。これによ
り、半田吸引層３３ａにより半導体チップ内への光の侵
入を阻止でき、しかも該半田吸引層３３ａとチップ基板
との間で発生する熱応力を分散できる構造の半導体チッ
プ１３０ａを得ることができる。
【００８５】なお、上記各実施例では、半導体チップと
して、チップ電極が円形の平面パターンを有するものを
示したが、該チップ電極の平面パターンはこれに限るも
のではない。例えば、図１０に上記第２の実施例の他の
変形例として示すように、半導体チップを、チップ電極
が正方形の平面パターンを有するもの１３０ｂとしても
よく、この場合、半田吸引層３３ｂも、その正方形のチ
ップ電極のパターンに合わせて、該チップ電極から所定
の間隔を隔ててその周囲に配置するようにすればよい。
【００８６】また、上記各実施例では、実装基板上に実
装される半導体装置として、半導体チップを例に挙げて
説明したが、これは、半導体チップを収容した半導体パ
ッケージ、あるいは複数の素子を搭載したハイブリッド
回路基板でもよく、これらの半導体パッケージやハイブ
リッド回路基板を半田バンプにより実装基板に接合する
場合においても、本発明は上記各実施例と同様に適用可
能である。
【００８７】また、半田吸収層の形成方法は本実施例に
示した方法に限るものではなく、ここの場合に応じて、
適宜必要なプロセスにより半田吸収層を形成するように
してもよい。
【００８８】
【発明の効果】以上のように本発明によれば、実装基板
上に実装される半導体装置の表面の半田バンプ周辺部上
に、溶融した半田バンプとの接触により該半田を引き込
む半田吸引層を形成したので、実装基板上に装着された
半導体装置を取り外す際、該半導体装置を半田が溶融す
る温度に加熱した状態で、半導体装置を実装基板側に近
づけて、半導体装置の接続用電極と実装基板の基板電極
との間の溶融状態の半田をバンプ周辺の半田吸引層に吸
わせることができ、これにより半導体装置を実装基板か
ら取り外す際には、大部分の半田を半導体装置とともに
実装基板の電極上から除去することができる。このため
半導体装置を実装基板上に再度実装する際に、半田量の
ばらつきによる隣接端子間の短絡や接続不良を防止する
ことができるという効果がある。
【００８９】また、半導体装置の交換の際に、半導体装
置除去後の基板上に残る半田残渣を別の処理により除去
する必要がなく、容易に再接続が可能で、また、同様の
交換プロセスを行うことによって、複数回の交換が可能
となるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体チップ及び
半導体装置実装体を説明するための図であり、図１
（ａ）は、上記半導体装置実装体の部分断面図、図１
（ｂ）は上記半導体チップ表面の構造を示す図である。
【図２】上記第１の実施例による半導体チップの半田バ
ンプ及び半田吸収層を形成するプロセスを工程順に示す
図である。
【図３】上記第１の実施例による半導体装置実装体から
半導体チップを取り外すプロセスを示す図である。
【図４】上記第１の実施例における半導体チップの取り
外し工程で用いる機械工具の構造及び動作を概念的に示
す図である。
【図５】本発明の第２の実施例による半導体チップ及び
半導体装置実装体を説明するための図であり、図５
（ａ）は、上記半導体装置実装体の部分断面図、図５
（ｂ）は上記半導体チップ表面の構造を示す図である。
【図６】上記第２の実施例による半導体チップの半田バ
ンプ及び半田吸収層を形成するプロセスを工程順に示す
図である。
【図７】上記第２の実施例による半導体装置実装体から
半導体チップを取り外すプロセスを示す図である。
【図８】上記第２の実施例における半導体チップの取り
外し工程で用いる機械工具の構造及び動作を概念的に示
す図である。
【図９】上記第２の実施例の変形例による半導体チップ
の表面の構造を示す図である。
【図１０】上記第２の実施例の他の変形例による半導体
チップの表面の構造を示す図である。
【符号の説明】
１ パルス加熱ツール ２ チップ押圧片 ３ チップ吸着チャック １１ 実装基板本体 １２ 基板電極 １３ ソルダーレジスト ２０ 半導体ウエハ ２１ チップ基板 ２２ チップ電極 ２２ａ 取出し電極 ２３，３３，３３ａ，３３ｂ 半田吸引層 ２４ 表面絶縁層 ３１ 半田バンプ ３１ｂ 溶融半田 ３１ｃ 固化半田 ３１ｂ2，３１ｃ1 半田残渣 ４１ バリアメタル層 ４２、４２ｂ，４２ｃ 親半田金属層 ４２ａ バンプ下地層 ５１，６１ 選択エッチング用レジスト膜 ５２ 選択メッキ用レジスト膜 ５２ａ，６１ｃ レジスト開口 １０１，１０２ 半導体装置実装体 １１０ 実装基板 １２０，１３０，１３０ａ，１３０ｂ 半導体チップ
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 ５１０ 8718−4Ｅ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 実装基板上に実装される半導体装置であ
    って、 該半導体装置の表面に形成された接続用電極と、 該半導体装置の接続用電極上に形成され、該接続用電極
    と該実装基板上に形成された基板電極とを電気的かつ機
    械的に接合するための半田バンプと、 該半導体装置表面の半田バンプ周辺部上に配置され、溶
    融した半田バンプとの接触により溶融半田をその表面上
    に引き込む、表面部が親半田金属からなる半田吸引層と
    を備えた半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記半田吸引層は、該半導体装置表面の半田バンプ近傍
    部上にのみ配置されている半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、 該半導体装置の表面に形成された接続用電極は円形状を
    しており、前記半田吸引層は、該接続用電極を囲むリン
    グ状に形成したものである半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置において、 前記半田吸引層は、該半導体装置表面の接続用電極以外
    の領域にほぼ全面に渡って形成されており、所定個数の
    接続用電極に対応する領域毎に分割されている半導体装
    置。
  5. 【請求項５】 実装基板上に半導体装置を実装してなる
    半導体装置実装体であって、 該実装基板は、その表面の所定位置に形成された基板電
    極を有し、 該半導体装置は、 その表面に形成された接続用電極と、 該半導体装置の接続用電極上に形成され、該接続用電極
    と該実装基板上の基板電極とを電気的かつ機械的に接合
    する半田バンプと、 該半導体装置表面の、半田バンプ周辺部上に配置され、
    溶融した半田バンプとの接触により溶融半田をその表面
    上に引き込む、表面部が親半田金属からなる半田吸引層
    とを備えたものである半導体装置実装体。
  6. 【請求項６】 請求項５記載の半導体装置実装体におい
    て、 前記半田吸引層は、該半導体装置表面の半田バンプ近傍
    部上にのみ配置されている半導体装置。
  7. 【請求項７】 請求項５または６記載の半導体装置実装
    体における半導体装置を交換する方法であって、 該半導体装置を半田が溶融する温度に加熱した状態で、
    前記接続用電極と基板電極との間の半田バンプが溶融し
    てできた溶融半田が該接続用電極周辺の半田吸引層と接
    触するよう、該半導体装置を前記実装基板側へ近づける
    工程と、 次に、該溶融半田が該接続用電極周辺の半田吸引層表面
    上に広がった状態で、該半導体装置を一旦冷却して該溶
    融半田を固化させる工程と、 その後、該実装基板上で半導体装置に、該固化した半田
    が実装基板の基板電極から切り離されるよう機械的な力
    を加えて、該半導体装置を実装基板から取り外す工程
    と、 該実装基板の該半導体装置を取り外した部分に、新たな
    半導体装置を実装する工程とを含む半導体装置の交換方
    法。
  8. 【請求項８】 請求項５記載の半導体装置実装体におけ
    る半導体装置を交換する方法であって、 該半導体装置を半田が溶融する温度に加熱した状態で、
    前記接続用電極と基板電極との間の半田バンプが溶融し
    てできた溶融半田が該接続用電極周辺の半田吸引層と接
    触するよう、該半導体装置を前記実装基板側へ近づける
    工程と、 次に該実装基板上で該半導体装置を、該溶融半田が実装
    基板上から半導体装置側へ吸い上げられるよう持ち上げ
    て、該半導体装置を実装基板から取り外す工程と、 該実装基板上の該半導体装置を取り外した部分に新たな
    半導体装置を実装する工程とを含む半導体装置の交換方
    法。
JP06288133A 1994-11-22 1994-11-22 半導体装置、半導体装置実装体、及び半導体装置の交換方法 Expired - Fee Related JP3138159B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06288133A JP3138159B2 (ja) 1994-11-22 1994-11-22 半導体装置、半導体装置実装体、及び半導体装置の交換方法
US08/464,077 US5726501A (en) 1994-11-22 1995-06-05 Semiconductor device having a solder drawing layer
DE69534543T DE69534543T2 (de) 1994-11-22 1995-06-06 Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
EP95303846A EP0714123B1 (en) 1994-11-22 1995-06-06 A semiconductor device, a semiconductor device-mounted apparatus, and a method for replacing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06288133A JP3138159B2 (ja) 1994-11-22 1994-11-22 半導体装置、半導体装置実装体、及び半導体装置の交換方法

Publications (2)

Publication Number Publication Date
JPH08148522A true JPH08148522A (ja) 1996-06-07
JP3138159B2 JP3138159B2 (ja) 2001-02-26

Family

ID=17726244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06288133A Expired - Fee Related JP3138159B2 (ja) 1994-11-22 1994-11-22 半導体装置、半導体装置実装体、及び半導体装置の交換方法

Country Status (4)

Country Link
US (1) US5726501A (ja)
EP (1) EP0714123B1 (ja)
JP (1) JP3138159B2 (ja)
DE (1) DE69534543T2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US5877560A (en) * 1997-02-21 1999-03-02 Raytheon Company Flip chip microwave module and fabrication method
US5942448A (en) * 1997-02-24 1999-08-24 Sarnoff Corporation Method of making contacts on an integrated circuit
US5929521A (en) 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
FR2765399B1 (fr) * 1997-06-27 2001-12-07 Sgs Thomson Microelectronics Dispositif semi-conducteur a moyen d'echanges a distance
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
US6130479A (en) * 1999-08-02 2000-10-10 International Business Machines Corporation Nickel alloy films for reduced intermetallic formation in solder
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2001077518A (ja) * 1999-09-01 2001-03-23 Fujitsu Ltd 電子部品実装プリント基板および電子部品取り外し方法
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6320137B1 (en) * 2000-04-11 2001-11-20 3M Innovative Properties Company Flexible circuit with coverplate layer and overlapping protective layer
US6876052B1 (en) 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6951125B2 (en) * 2002-01-31 2005-10-04 Stmicroelectronics, Inc. System and method for aligning an integrated circuit die on an integrated circuit substrate
US7323361B2 (en) * 2002-03-29 2008-01-29 Fairchild Semiconductor Corporation Packaging system for semiconductor devices
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7579697B2 (en) * 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6841865B2 (en) 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US20040124546A1 (en) * 2002-12-29 2004-07-01 Mukul Saran Reliable integrated circuit and package
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
TWI222192B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Substrate with net structure
US7098540B1 (en) * 2003-12-04 2006-08-29 National Semiconductor Corporation Electrical interconnect with minimal parasitic capacitance
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) * 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) * 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
CN101356642B (zh) * 2006-01-27 2010-09-01 揖斐电株式会社 印刷线路板及其印刷线路板的制造方法
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
US8669658B2 (en) * 2007-07-24 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Crosstalk-free WLCSP structure for high frequency application
KR20090046627A (ko) * 2007-11-06 2009-05-11 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5649788B2 (ja) * 2009-01-21 2015-01-07 富士通株式会社 プリント板、プリント板実装構造、およびプリント板実装方法
DE112009004530B4 (de) 2009-03-23 2015-04-02 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP5290215B2 (ja) 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US8360303B2 (en) * 2010-07-22 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low stress joints using thermal compress bonding
US8647974B2 (en) * 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697828A (en) * 1970-12-03 1972-10-10 Gen Motors Corp Geometry for a pnp silicon transistor with overlay contacts
US4274576A (en) * 1979-11-13 1981-06-23 International Business Machines Corporation Cryogenic chip removal technique
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
JPH01209736A (ja) * 1988-02-17 1989-08-23 Nec Corp 半導体素子の交換方法
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
US5011066A (en) * 1990-07-27 1991-04-30 Motorola, Inc. Enhanced collapse solder interconnection
US5065933A (en) * 1990-09-19 1991-11-19 At&T Bell Laboratories Electronic device manipulating apparatus and method
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5237269A (en) * 1991-03-27 1993-08-17 International Business Machines Corporation Connections between circuit chips and a temporary carrier for use in burn-in tests
JPH05121488A (ja) * 1991-10-25 1993-05-18 Matsushita Electric Ind Co Ltd ベアチツプ実装基板
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts

Also Published As

Publication number Publication date
EP0714123B1 (en) 2005-10-26
DE69534543D1 (de) 2005-12-01
DE69534543T2 (de) 2006-07-13
EP0714123A2 (en) 1996-05-29
US5726501A (en) 1998-03-10
JP3138159B2 (ja) 2001-02-26
EP0714123A3 (en) 1998-06-10

Similar Documents

Publication Publication Date Title
JP3138159B2 (ja) 半導体装置、半導体装置実装体、及び半導体装置の交換方法
EP0532297B1 (en) Process for flip-chip connection of a semiconductor chip
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
US7358114B2 (en) Semiconductor device substrate, semiconductor device, and manufacturing method thereof
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
JPH0637143A (ja) 半導体装置および半導体装置の製造方法
US6876072B1 (en) Semiconductor chip assembly with chip in substrate cavity
US6673710B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6872591B1 (en) Method of making a semiconductor chip assembly with a conductive trace and a substrate
JPH07201864A (ja) 突起電極形成方法
JP2001024085A (ja) 半導体装置
KR100426914B1 (ko) 반도체 디바이스 및 그 제조 방법
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
WO2009122912A1 (ja) はんだ構造体、はんだ構造体の形成方法、はんだ構造体を含む半導体モジュール、および携帯機器
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
US6281445B1 (en) Device and method for connecting two electronic components
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
US6908788B1 (en) Method of connecting a conductive trace to a semiconductor chip using a metal base
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
US6984576B1 (en) Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
JP2001077142A (ja) 半導体装置及びその製造方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
US8314345B2 (en) Device mounting board and semiconductor module

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001128

LAPS Cancellation because of no payment of annual fees