KR100494023B1 - 반도체 촬상소자 패키지 및 그 제조방법 - Google Patents
반도체 촬상소자 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR100494023B1 KR100494023B1 KR10-2001-0072817A KR20010072817A KR100494023B1 KR 100494023 B1 KR100494023 B1 KR 100494023B1 KR 20010072817 A KR20010072817 A KR 20010072817A KR 100494023 B1 KR100494023 B1 KR 100494023B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- imaging device
- semiconductor imaging
- layer
- bonding layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
Claims (10)
- 절연층(120)에 의해 이격되는 다수의 전극패드(160)가 노출된 반도체 촬상소자(110)에 있어서,상기 전극패드(160)상에 형성되는 하부 금속층(100)을 다층으로 구성하고;상기 다층으로 구성된 하부 금속층(100) 상에 솔더 범프(190)를 융착 형성하며;상기 솔더 범프(190)가 형성된 반도체 촬상소자(110)가, 기판용 절연층(235)으로 분리된 다수의 기판전극패드(210)를 포함하는 회로기판(200)에 융착되어 이미지 센서 어셈블리(270)를 구성하고;상기 융착된 솔더 범프(190) 주위가 봉지수지재(240)로 보호 및 밀봉되며, 반대편 개구부는 유리판(245)으로 밀봉된 구조를 포함하는 반도체 촬상소자 패키지.
- 다수의 전극패드(160)를 갖는 반도체 촬상소자(110)에 있어서,절연층(120)으로 이격시켜 전극패드(160)를 노출시키는 공정과;상기 노출된 전극패드(160) 및 절연층(120)의 상부에 순차적으로 금속 접착층(130), 중간 확산방지층(140) 및 솔더 본딩층(150)을 형성하는 공정과;상기 솔더 본딩층(150)의 상부에 에칭용 감광성 물질(185)을 도포한 다음, 노광 및 현상하여 감광성 물질이 상기 전극패드(160)의 상부에만 선택적으로 잔류하도록 패터닝하는 공정과;상기 잔류하는 감광성 물질(185)을 마스크로 적용하여 솔더 본딩층(150)을 에칭하는 공정과;상기 잔류하는 감광성 물질(185)을 제거하는 공정과;상기 솔더 본딩층(150)의 상부에 도금공정용 감광성 물질(180)을 도포한 다음, 노광 및 현상하여 상기 전극패드 상부의 하부 금속층(100) 중 에칭 후 잔류하는 솔더 본딩층(150) 영역만이 선택적으로 노출되도록 패터닝하는 공정과;상기 노출된 솔더 본딩층(150)의 상부에 솔더를 도금하는 공정과;상기 패터닝된 도금공정용 감광성 물질(180)을 제거한 후, 상기 도금된 솔더를 솔더 본딩층(150)과 융착시켜 솔더 범프(190)를 형성하는 공정과;상기 융착된 솔더 범프(190)를 마스크로 적용하여 잔류 하부 금속층(100)을 에칭하는 공정과;제조된 구형의 솔더 범프(190)에 불소 처리를 하는 공정과;완성된 패키지를 회로기판(200)에 안착 및 융착시키는 공정과;솔더 접점부에 봉지수지재(240)를 도포하고, 반대편 개구부에 유리판(245)으로 밀봉하는 공정; 및제조된 어셈블리에 최종 제품과 연결하기 위해, 솔더 볼(300)을 장착하는 공정을 포함하는 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항에 있어서,상기 금속 접착층(130)은 100∼5000Å 두께의 Al 재질, Al계 합금 재질, Ti 재질, Ti계 합금 재질, Cr 재질 또는 Cr 합금재질 중 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항에 있어서,상기 중간 확산방지층(140)은 100∼5000Å 두께의 TiW 재질, Ti계 합금 재질중 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,상기 중간 확산방지층(140)은 상기 금속 접착층(130)과 솔더 본딩층(150)의 사이에 삽입되어 100℃ 이상의 고온에서 금속 접착층(130)과 솔더 본딩층(150)의 상호 확산반응을 방지함과 아울러, 용융된 솔더가 젖지 않도록 TiW 또는 Ti를 함유하는 합금 재질로 형성된 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항에 있어서,상기 솔더 본딩층(150)은 100∼5000Å 두께의 NiV 재질, Ni계 합금 재질, Cu 재질, Cu 합금, Au 재질 중 선택된 어느 하나로 형성된 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항에 있어서,상기 솔더 본딩층(150)을 형성함에 있어서, 중간 확산 방지층(140)상에 도금공정용 감광성 물질(180)을 도포하고 솔더가 도금될 영역을 개방한 후, Ni를 0.1 ~ 5 um 의 두께로 전기 또는 무전해 도금하는 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항에 있어서,상기 솔더 범프(190)가 형성된 반도체 촬상소자(110)가 장착될 회로기판(200)상에는, 반도체 촬상소자(110)의 이미지 센싱 영역 이상의 크기를 갖는 개구부(220)를 형성하고, 상기 개구부 주위에는 반도체 촬상소자(110)의 솔더 범프(190)가 놓일 다수의 기판전극패드(210)를 갖는 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항에 있어서,상기 회로기판(200)은 솔더 범프(190)가 형성된 반도체 촬상소자(110)가 장착되는 영역이 단차를 갖도록 하여 패키지 장착 후의 높이가 회로기판(200)의 높이와 동일하거나 낮은 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
- 제 2 항에 있어서,상기 도금으로 형성된 솔더 범프(190)를 리플로우하기 전 또는 후에 솔더 표면을 불소 플라즈마 처리하여 플럭스를 사용하지 않고 회로기판(200)에 실장하므로서 반도체 촬상소자(110)의 오염을 방지하도록 한 것을 특징으로 하는 반도체 촬상소자 패키지 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0072817A KR100494023B1 (ko) | 2001-11-21 | 2001-11-21 | 반도체 촬상소자 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0072817A KR100494023B1 (ko) | 2001-11-21 | 2001-11-21 | 반도체 촬상소자 패키지 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030041735A KR20030041735A (ko) | 2003-05-27 |
KR100494023B1 true KR100494023B1 (ko) | 2005-06-16 |
Family
ID=29570736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0072817A KR100494023B1 (ko) | 2001-11-21 | 2001-11-21 | 반도체 촬상소자 패키지 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100494023B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100539082B1 (ko) | 2003-10-01 | 2006-01-10 | 주식회사 네패스 | 반도체 촬상소자의 패키지 구조 및 그 제조방법 |
CN110661937A (zh) * | 2018-06-29 | 2020-01-07 | 宁波舜宇光电信息有限公司 | 线路板组件、感光组件、摄像模组及感光组件制作方法 |
TWI673834B (zh) * | 2018-09-26 | 2019-10-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
CN110942997B (zh) * | 2019-11-15 | 2021-08-24 | 亿芯微半导体科技(深圳)有限公司 | 一种指纹识别芯片封装体及其制备方法 |
CN116779690A (zh) * | 2023-06-20 | 2023-09-19 | 东莞链芯半导体科技有限公司 | 传感器的封装结构及封装方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59225560A (ja) * | 1983-06-07 | 1984-12-18 | Toshiba Corp | 固体撮像装置の製造方法 |
JPS62286272A (ja) * | 1986-06-04 | 1987-12-12 | Mitsubishi Electric Corp | 半導体撮像装置 |
JPS6362266A (ja) * | 1986-09-02 | 1988-03-18 | Toshiba Corp | 固体撮像装置の製造方法 |
JPH04246859A (ja) * | 1991-01-31 | 1992-09-02 | Kuraray Co Ltd | 撮像素子 |
JP2000058805A (ja) * | 1998-08-05 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
KR20000019151A (ko) * | 1998-09-09 | 2000-04-06 | 윤종용 | 솔더 범프를 갖는 반도체 칩과 그 제조방법 |
KR20020060307A (ko) * | 2001-01-10 | 2002-07-18 | 윤종용 | 솔더 범프의 형성 방법 |
-
2001
- 2001-11-21 KR KR10-2001-0072817A patent/KR100494023B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59225560A (ja) * | 1983-06-07 | 1984-12-18 | Toshiba Corp | 固体撮像装置の製造方法 |
JPS62286272A (ja) * | 1986-06-04 | 1987-12-12 | Mitsubishi Electric Corp | 半導体撮像装置 |
JPS6362266A (ja) * | 1986-09-02 | 1988-03-18 | Toshiba Corp | 固体撮像装置の製造方法 |
JPH04246859A (ja) * | 1991-01-31 | 1992-09-02 | Kuraray Co Ltd | 撮像素子 |
JP2000058805A (ja) * | 1998-08-05 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
KR20000019151A (ko) * | 1998-09-09 | 2000-04-06 | 윤종용 | 솔더 범프를 갖는 반도체 칩과 그 제조방법 |
KR20020060307A (ko) * | 2001-01-10 | 2002-07-18 | 윤종용 | 솔더 범프의 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20030041735A (ko) | 2003-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6153940A (en) | Core metal soldering knob flip-chip technology | |
US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
JP5624649B2 (ja) | 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法 | |
US6459150B1 (en) | Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer | |
US6550666B2 (en) | Method for forming a flip chip on leadframe semiconductor package | |
US7098072B2 (en) | Fluxless assembly of chip size semiconductor packages | |
TWI582921B (zh) | 半導體封裝結構及其製作方法 | |
JP2007516602A (ja) | 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 | |
US6627979B2 (en) | Semiconductor package and fabrication method of the same | |
US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
KR19980070398A (ko) | 용융제를 함유하는 선택적 충전형 접착막 | |
USRE48421E1 (en) | Flip chip and method of making flip chip | |
US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
US20040135919A1 (en) | Camera module and method of fabricating the same | |
KR100494023B1 (ko) | 반도체 촬상소자 패키지 및 그 제조방법 | |
KR101926713B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US7170168B2 (en) | Flip-chip semiconductor package with lead frame and method for fabricating the same | |
US6939790B2 (en) | Wafer bumping process with solder balls bonded to under bump metallurgy layer formed over active surface by forming flux on solder ball surfaces and reflowing the solder | |
TWI223425B (en) | Method for mounting passive component on wafer | |
JP2000040713A (ja) | 半導体パッケージの製造方法 | |
WO2022236640A1 (zh) | 集成电路堆叠结构及其制作方法、电子设备 | |
GB2364172A (en) | Flip Chip Bonding Arrangement | |
KR20000008347A (ko) | 플립칩bga 패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
N231 | Notification of change of applicant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130527 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140922 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160527 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 15 |