JPH04291993A - 薄膜ユニットの接合方法 - Google Patents
薄膜ユニットの接合方法Info
- Publication number
- JPH04291993A JPH04291993A JP3057107A JP5710791A JPH04291993A JP H04291993 A JPH04291993 A JP H04291993A JP 3057107 A JP3057107 A JP 3057107A JP 5710791 A JP5710791 A JP 5710791A JP H04291993 A JPH04291993 A JP H04291993A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring
- bump
- layer
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims description 37
- 239000010408 film Substances 0.000 claims abstract description 24
- 229920001721 polyimide Polymers 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 230000009477 glass transition Effects 0.000 claims abstract description 6
- 239000009719 polyimide resin Substances 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000005496 eutectics Effects 0.000 claims description 3
- 238000002788 crimping Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 56
- 239000000919 ceramic Substances 0.000 abstract description 13
- 239000004642 Polyimide Substances 0.000 abstract description 12
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 14
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は電子計算機用のLSI搭
載実装基板の製造装置に係り、特に、セラミック基板上
に導体金属からなる配線層とポリイミド樹脂膜からなる
有機膜を絶縁層とし、薄膜プロセスによって形成される
高多層薄膜配線実装基板の作製方法に関する。
載実装基板の製造装置に係り、特に、セラミック基板上
に導体金属からなる配線層とポリイミド樹脂膜からなる
有機膜を絶縁層とし、薄膜プロセスによって形成される
高多層薄膜配線実装基板の作製方法に関する。
【0002】
【従来の技術】電子計算機に用いる実装用のモジュール
基板では、信号伝送の高速化を図るため、基板内での信
号遅延をできるだけ小さくすることが重要な課題となっ
ている。
基板では、信号伝送の高速化を図るため、基板内での信
号遅延をできるだけ小さくすることが重要な課題となっ
ている。
【0003】従来は主として、WやMoなどの配線層を
セラミック厚膜プロセスの積層焼結法により形成した厚
膜基板が用いられてきている。しかし、高速化を図るた
めに、最近ではセラミック基板上にポリイミドを層間絶
縁膜とし、CuやAlを導体層とした多層薄膜配線基板
が注目されつつある。
セラミック厚膜プロセスの積層焼結法により形成した厚
膜基板が用いられてきている。しかし、高速化を図るた
めに、最近ではセラミック基板上にポリイミドを層間絶
縁膜とし、CuやAlを導体層とした多層薄膜配線基板
が注目されつつある。
【0004】薄膜配線部におけるポリイミドの誘電率が
セラミックよりも小さく、低抵抗のCuやAlを使用で
き、かつ、半導体プロセスを用いることによって、信号
伝送の高速化と高密度化が可能となる。
セラミックよりも小さく、低抵抗のCuやAlを使用で
き、かつ、半導体プロセスを用いることによって、信号
伝送の高速化と高密度化が可能となる。
【0005】薄膜多層配線を形成する技術については、
すでにいくつか報告されている。しかし、その基本的プ
ロセスはセラミック基板やSi基板上に導体層、スルー
ホール及びポリイミド層のパターニングをフォトレジス
トの露光、現像によって行う薄膜プロセスが用いられて
いる。しかし、この薄膜プロセスは配線の微細化には適
しているが、導体とスルーホールを一層ずつ形成する、
いわゆる、逐次積層方式のため、積層数の多い薄膜配線
を形成するには膨大な時間を必要とし、また、プロセス
の途中過程でのリペアができないため、最終プロセスが
終了段階まで基板の良・不良が決定できず、歩留まりが
低く製品コストが高いものになるという欠点があった。 また、薄膜配線では配線抵抗を低いレベルに抑えるため
、配線幅を微細化すると配線厚さを大きくして断面積を
確保する必要がある。
すでにいくつか報告されている。しかし、その基本的プ
ロセスはセラミック基板やSi基板上に導体層、スルー
ホール及びポリイミド層のパターニングをフォトレジス
トの露光、現像によって行う薄膜プロセスが用いられて
いる。しかし、この薄膜プロセスは配線の微細化には適
しているが、導体とスルーホールを一層ずつ形成する、
いわゆる、逐次積層方式のため、積層数の多い薄膜配線
を形成するには膨大な時間を必要とし、また、プロセス
の途中過程でのリペアができないため、最終プロセスが
終了段階まで基板の良・不良が決定できず、歩留まりが
低く製品コストが高いものになるという欠点があった。 また、薄膜配線では配線抵抗を低いレベルに抑えるため
、配線幅を微細化すると配線厚さを大きくして断面積を
確保する必要がある。
【0006】そのため、配線層の厚さが線幅と同一かそ
れ以上になり、流動性をもつポリイミドワニスを用いて
も平坦性の確保が困難となり、積層数の増大とともに配
線パターンの精度が悪くなり、断線やショートが多くな
るという問題があった。また、入出力用の端子をもつ本
来のセラミック基板や、下層の薄膜配線部は繰返し熱履
歴や水,薬品等への浸せきを受けることになり、界面の
劣化や不純物イオンによる汚染が生じる。このような問
題に対し、薄膜配線を別の基板上で形成し、それを入出
力端子をもつ本来のセラミック基板上にハンダで接続し
たパッケージが開示されている(特開昭61−4004
8号号公報)。このパッケージは単にセラミック基板か
ら薄膜配線部を独立して形成するもので、薄膜配線部を
ユニット化した本発明とは基本的に異なる。また、薄膜
形成に用いる仮基板がそのままパッケージの構成要素と
なっていることから、薄膜配線層が不必要に厚くなり、
信号伝送の高速化に対しても好ましくない。
れ以上になり、流動性をもつポリイミドワニスを用いて
も平坦性の確保が困難となり、積層数の増大とともに配
線パターンの精度が悪くなり、断線やショートが多くな
るという問題があった。また、入出力用の端子をもつ本
来のセラミック基板や、下層の薄膜配線部は繰返し熱履
歴や水,薬品等への浸せきを受けることになり、界面の
劣化や不純物イオンによる汚染が生じる。このような問
題に対し、薄膜配線を別の基板上で形成し、それを入出
力端子をもつ本来のセラミック基板上にハンダで接続し
たパッケージが開示されている(特開昭61−4004
8号号公報)。このパッケージは単にセラミック基板か
ら薄膜配線部を独立して形成するもので、薄膜配線部を
ユニット化した本発明とは基本的に異なる。また、薄膜
形成に用いる仮基板がそのままパッケージの構成要素と
なっていることから、薄膜配線層が不必要に厚くなり、
信号伝送の高速化に対しても好ましくない。
【0007】また、別の方法として特開昭63−274
199号公報に配線が形成されたポリイミドフィルムを
一括積層し、スルーホール部を熱圧着する方法が開示さ
れている。
199号公報に配線が形成されたポリイミドフィルムを
一括積層し、スルーホール部を熱圧着する方法が開示さ
れている。
【0008】この方法はスループット時間を短縮する上
で効果が大きいが、積層プロセスで薄膜状のポリイミド
フィルムを扱うことになり、位置合わせ精度の向上が困
難で、かつ接続点数が極めて膨大になり、接続部の信頼
性が低いという欠点をもつ。
で効果が大きいが、積層プロセスで薄膜状のポリイミド
フィルムを扱うことになり、位置合わせ精度の向上が困
難で、かつ接続点数が極めて膨大になり、接続部の信頼
性が低いという欠点をもつ。
【0009】
【発明が解決しようとする課題】本発明の目的はこのよ
うな従来技術の欠点をなくし、薄膜配線層の層数の多い
基板でも歩留まり良く、かつ、短時間で薄膜配線層形成
が可能な構造の混成基板を提供することにある。
うな従来技術の欠点をなくし、薄膜配線層の層数の多い
基板でも歩留まり良く、かつ、短時間で薄膜配線層形成
が可能な構造の混成基板を提供することにある。
【0010】また、本発明の他の目的は上記混成基板を
製造する方法を提供することにある。
製造する方法を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するに、
本発明はまず多数の積層数をもつ膜配線層をいくつかの
層からなるユニット配線部に分割し、ユニット間のスル
ーホール部に形成された接続パッドを介して接続した構
造とすること、さらに、配線ユニットは一時的に用いる
基板(仮基板)上に形成し、さらに、配線ユニット表面
の接続パッドを突合せ、ユニット間の電気的接続を行っ
た後、仮基板とユニット基板を分離し、それを繰り返す
。この場合、電気的な接続はパッド上に形成されたAu
などバンプの加熱・圧着やはんだ等によって行われる。 また、配線ユニットを仮基板と分離するには仮基板とし
てSiあるいはAlのような金属板を用い、これを化学
的に溶解除去するか、機械的に引き剥がすことによって
行われる。
本発明はまず多数の積層数をもつ膜配線層をいくつかの
層からなるユニット配線部に分割し、ユニット間のスル
ーホール部に形成された接続パッドを介して接続した構
造とすること、さらに、配線ユニットは一時的に用いる
基板(仮基板)上に形成し、さらに、配線ユニット表面
の接続パッドを突合せ、ユニット間の電気的接続を行っ
た後、仮基板とユニット基板を分離し、それを繰り返す
。この場合、電気的な接続はパッド上に形成されたAu
などバンプの加熱・圧着やはんだ等によって行われる。 また、配線ユニットを仮基板と分離するには仮基板とし
てSiあるいはAlのような金属板を用い、これを化学
的に溶解除去するか、機械的に引き剥がすことによって
行われる。
【0012】本発明の実装基板はセラミックまたはシリ
コン基板上に多層の薄膜配線部をもつLSI実装基板で
あって、薄膜配線部が複数の配線層からなる配線ユニッ
トに分割されており、かつユニットの表面導体層と同一
面内に形成された接合パッドを通して各ユニット間の配
線が電気的に接続される構造をもつことを特徴とする。
コン基板上に多層の薄膜配線部をもつLSI実装基板で
あって、薄膜配線部が複数の配線層からなる配線ユニッ
トに分割されており、かつユニットの表面導体層と同一
面内に形成された接合パッドを通して各ユニット間の配
線が電気的に接続される構造をもつことを特徴とする。
【0013】また、配線ユニットの一部が信号層と電源
層及びグランド層が両表面に形成され、かつ、各層がス
ルーホールによって電気的に接続されていることを特徴
とする。
層及びグランド層が両表面に形成され、かつ、各層がス
ルーホールによって電気的に接続されていることを特徴
とする。
【0014】さらに、配線ユニットの電源層及びグラン
ド層はベタ膜であり、ベタ膜面内にベタ膜とは電気的に
絶縁されたパッドが形成されているこを特徴とする。
ド層はベタ膜であり、ベタ膜面内にベタ膜とは電気的に
絶縁されたパッドが形成されているこを特徴とする。
【0015】さらに、配線ユニット間の接合パッドの大
きさが各内層配線をつなぐためのスルーホールの大きさ
よりも大きいことを特徴とする。
きさが各内層配線をつなぐためのスルーホールの大きさ
よりも大きいことを特徴とする。
【0016】配線ユニットを構成する配線層の導体層は
、ポリイミドで形成されていることが好ましい。
、ポリイミドで形成されていることが好ましい。
【0017】また、配線ユニットで、接続のために相対
向する二つのユニット表面の導体パターンの形状が同一
であることが好ましい。
向する二つのユニット表面の導体パターンの形状が同一
であることが好ましい。
【0018】一方、ユニットは薄膜配線の構成要素とは
異なる仮基板を用いて形成されることが好ましい。
異なる仮基板を用いて形成されることが好ましい。
【0019】また、ユニットは薄膜プロセスにより仮基
板上に形成されることが好ましい。ユニット接続を実現
するためにはユニット間の微小パッドを介した確実な接
続技術の開発が必要である。しかし、このユニット接続
にはんだを適用することは、モジュール組立で階層はん
だの使用が複雑化することや、プロセス上での熱サイク
ルに対する信頼性の点で多くの問題を含んでいる。
板上に形成されることが好ましい。ユニット接続を実現
するためにはユニット間の微小パッドを介した確実な接
続技術の開発が必要である。しかし、このユニット接続
にはんだを適用することは、モジュール組立で階層はん
だの使用が複雑化することや、プロセス上での熱サイク
ルに対する信頼性の点で多くの問題を含んでいる。
【0020】そこで、新しい試みとして、バンプとパッ
ドを圧着方式で固定させつつ、しかも、接着界面は拡散
接合による強固な金属結合力を持たせる方法を発明し、
Auバンプを用い、Auパッドとの加熱、圧着による接
合の可能性を調べた。具体的には、ボールボンディング
法により形成したφ80〜100μmのAuワイヤバン
プとAuパッドを400℃以下で加圧接合する方法を実
施した。この結果、バンプ当たり60〜100gの荷重
ではんだよりも高強度の接合が可能であることが分かっ
た。
ドを圧着方式で固定させつつ、しかも、接着界面は拡散
接合による強固な金属結合力を持たせる方法を発明し、
Auバンプを用い、Auパッドとの加熱、圧着による接
合の可能性を調べた。具体的には、ボールボンディング
法により形成したφ80〜100μmのAuワイヤバン
プとAuパッドを400℃以下で加圧接合する方法を実
施した。この結果、バンプ当たり60〜100gの荷重
ではんだよりも高強度の接合が可能であることが分かっ
た。
【0021】この方法により多点バンプ接続が可能とな
れば、(1)接続ミスが極めて少なく、(2)接続抵抗
が小さく、(3)耐熱、耐繰返し応力特性の高い高信頼
性接続が図れるなどのメリットが考えられる。
れば、(1)接続ミスが極めて少なく、(2)接続抵抗
が小さく、(3)耐熱、耐繰返し応力特性の高い高信頼
性接続が図れるなどのメリットが考えられる。
【0022】Auワイヤバンプは、図1に示すようなワ
イヤボンディング装置を用い、直径35または25μm
のAuワイヤを用い、基板上に直径約100μm、高さ
80μmの円柱状のAuバンプを形成した。これは、キ
ャピラリ1を垂直方向に動かしながらクランパー2を閉
じ、Auボール3をネックの部分で切断するものである
。原理的には超音波併用の熱圧着法であり、超音波出力
とワイヤの引張り力でコントロールされているもので、
溶断しやすいようにAuワイヤ自体に微量の元素が添加
されている(約30PPM)。この装置はパターン認識
機構が備わっているので、高速で連続形成(所要時間:
0.1s/バンプ )が可能である。
イヤボンディング装置を用い、直径35または25μm
のAuワイヤを用い、基板上に直径約100μm、高さ
80μmの円柱状のAuバンプを形成した。これは、キ
ャピラリ1を垂直方向に動かしながらクランパー2を閉
じ、Auボール3をネックの部分で切断するものである
。原理的には超音波併用の熱圧着法であり、超音波出力
とワイヤの引張り力でコントロールされているもので、
溶断しやすいようにAuワイヤ自体に微量の元素が添加
されている(約30PPM)。この装置はパターン認識
機構が備わっているので、高速で連続形成(所要時間:
0.1s/バンプ )が可能である。
【0023】このような方法によりワイヤバンプ4が形
成できることが確認されたが、このバンプの最大の問題
点はバンプの高さのばらつきが15〜20%と大きいこ
とである。そこでバンプ表面を均一な荷重で加圧して押
しつぶすスタンピング処理を施した。その結果、一バン
プ当たり60g以上でワイヤ切断部のネックが完全につ
ぶれ、ほぼ平らな形状を示し、おおよそ100g以上で
一定厚さとなり、変形率としては約20%まで下がるこ
とが分かった。バンプ接合装置は、真空高温接合装置(
Moヒータ加熱方式,最大荷重:500kg,真空度:
10−2〜10−3Pa)を用いた。この真空高温接合
装置は加圧の金型をSUS−304とし、平行度が±3
μm以内に収まるものであり、圧縮荷重は平均的にかか
り、しかも真空加熱できる点で信頼性の高い接合ができ
る。
成できることが確認されたが、このバンプの最大の問題
点はバンプの高さのばらつきが15〜20%と大きいこ
とである。そこでバンプ表面を均一な荷重で加圧して押
しつぶすスタンピング処理を施した。その結果、一バン
プ当たり60g以上でワイヤ切断部のネックが完全につ
ぶれ、ほぼ平らな形状を示し、おおよそ100g以上で
一定厚さとなり、変形率としては約20%まで下がるこ
とが分かった。バンプ接合装置は、真空高温接合装置(
Moヒータ加熱方式,最大荷重:500kg,真空度:
10−2〜10−3Pa)を用いた。この真空高温接合
装置は加圧の金型をSUS−304とし、平行度が±3
μm以内に収まるものであり、圧縮荷重は平均的にかか
り、しかも真空加熱できる点で信頼性の高い接合ができ
る。
【0024】図2は加圧力30〜100g/バンプ(ワ
イヤ径:25μm)、加熱温度300〜400℃(大気
中)の各種条件下でAuバンプ接合したものの接着強さ
を示す。接続部の接着強さ評価は、Auバンプに対し、
厚さ35μmのCu箔5上にNi/Auを蒸着した金属
薄膜層6を形成したフィルムを接合し、ピール強さを測
定した。バンプはSi基板7上のポイイミド膜層8表面
に形成したAu蒸着層9上に設けた。バンプ配列は約2
0mm角のパターンにピッチ300μm、直径150μ
mのパッドが合計4255個配置されている。ピール試
験は外周のバンプ10、三個ずつを、順次、引き剥がす
ようにし、この時かかるテンションを測定した。
イヤ径:25μm)、加熱温度300〜400℃(大気
中)の各種条件下でAuバンプ接合したものの接着強さ
を示す。接続部の接着強さ評価は、Auバンプに対し、
厚さ35μmのCu箔5上にNi/Auを蒸着した金属
薄膜層6を形成したフィルムを接合し、ピール強さを測
定した。バンプはSi基板7上のポイイミド膜層8表面
に形成したAu蒸着層9上に設けた。バンプ配列は約2
0mm角のパターンにピッチ300μm、直径150μ
mのパッドが合計4255個配置されている。ピール試
験は外周のバンプ10、三個ずつを、順次、引き剥がす
ようにし、この時かかるテンションを測定した。
【0025】なお、この実験以降ではバンプ連続形成の
安定性から、Auバンプワイヤ径を25μmに細くした
ものに変更した。この結果、35μmワイヤ使用時と同
じ加圧条件(400℃,100g/バンプ)でも、更に
幾分か低くなり、平均47g/バンプの接着強さとなっ
た。
安定性から、Auバンプワイヤ径を25μmに細くした
ものに変更した。この結果、35μmワイヤ使用時と同
じ加圧条件(400℃,100g/バンプ)でも、更に
幾分か低くなり、平均47g/バンプの接着強さとなっ
た。
【0026】この図から、加熱温度が300℃では全く
接着できず、また、350℃でも非常に低い値である。 接着力が高くなる条件としては375℃以上の温度であ
り、この場合、加圧力が高い程増す傾向にあり、およそ
60g/バンプの加圧力でバンプ当たり30g以上の高
い接着力を示す。なお、図中で400℃の条件のみエラ
ーバーが付けてあるが、これは、この条件のみ繰返し測
定を行ったものである。
接着できず、また、350℃でも非常に低い値である。 接着力が高くなる条件としては375℃以上の温度であ
り、この場合、加圧力が高い程増す傾向にあり、およそ
60g/バンプの加圧力でバンプ当たり30g以上の高
い接着力を示す。なお、図中で400℃の条件のみエラ
ーバーが付けてあるが、これは、この条件のみ繰返し測
定を行ったものである。
【0027】一方、薄膜多層配線の上では、層間が平行
に接合されることが不可欠である。樹脂膜には日立化成
工業(株)製のPIQを用いたが、接合部分が加圧によ
って、PIQ層中へのめりこみ、あるいはCuパッドの
変形が生じないかどうかが懸念された。PIQでは加熱
温度が300℃以上では荷重が100g/バンプと高い
ものは、バンプの変形が激しく、接続パッドの両サイド
部分がPIQ中に深くめり込んでいる。PIQ膜の変形
は、薄膜多層化プロセス上でパターンの整合性を悪くす
るばかりでなく、絶縁特性上でも大きな問題となる。こ
の変形の原因としては、加圧力が大きいというばかりで
なく、表1の各種ポリイミドの諸特性にも示すように、
加熱温度がPIQの有するガラス転移点(300℃)を
越えていることが変形に大きな影響を及ぼしているもの
と思われる。
に接合されることが不可欠である。樹脂膜には日立化成
工業(株)製のPIQを用いたが、接合部分が加圧によ
って、PIQ層中へのめりこみ、あるいはCuパッドの
変形が生じないかどうかが懸念された。PIQでは加熱
温度が300℃以上では荷重が100g/バンプと高い
ものは、バンプの変形が激しく、接続パッドの両サイド
部分がPIQ中に深くめり込んでいる。PIQ膜の変形
は、薄膜多層化プロセス上でパターンの整合性を悪くす
るばかりでなく、絶縁特性上でも大きな問題となる。こ
の変形の原因としては、加圧力が大きいというばかりで
なく、表1の各種ポリイミドの諸特性にも示すように、
加熱温度がPIQの有するガラス転移点(300℃)を
越えていることが変形に大きな影響を及ぼしているもの
と思われる。
【0028】
【表1】
【0029】従って、Au−Auの拡散接合を利用した
方式では適正な接合温度が400℃付近となるため、ポ
リイミドは、PIQよりも、むしろ表中のL150(α
がCu相当)、L100(αがSi相当)のガラス転移
点が350℃以上にあるポリイミドが好ましい。また、
ポリイミド膜のイミド結合の熱分解を考慮すれば、今後
は最大でも400℃以下に抑えることが好ましい。
方式では適正な接合温度が400℃付近となるため、ポ
リイミドは、PIQよりも、むしろ表中のL150(α
がCu相当)、L100(αがSi相当)のガラス転移
点が350℃以上にあるポリイミドが好ましい。また、
ポリイミド膜のイミド結合の熱分解を考慮すれば、今後
は最大でも400℃以下に抑えることが好ましい。
【0030】一方、実際のモジュール基板に適用される
薄膜ユニットは、層間絶縁膜としては約20μmで五層
程度(合計100μm)の厚いものが想定される。その
点では、変形がより大きくなることも懸念される。そこ
で、ポリイミドの熱変形を抑える他の手段として、接合
温度の低温化及び接合時の低荷重化が必要である。これ
にはバンプ金属であるAuと共晶反応を起こすSn(A
u−Sn:265℃),Si(Au−Si:370℃)
,Ge(Au−Ge:356℃)等の薄膜を接続パッド
上にコーティングし、バンプと接続パッドとの間での共
晶反応を利用した低温、低荷重接合法を適用することが
好ましい。その場合、コーティング金属の膜厚を薄くし
、接合界面のAu−Sn等の化合物の介在をできるだけ
抑え、接合力を上げることが重要なポイントとなる。
薄膜ユニットは、層間絶縁膜としては約20μmで五層
程度(合計100μm)の厚いものが想定される。その
点では、変形がより大きくなることも懸念される。そこ
で、ポリイミドの熱変形を抑える他の手段として、接合
温度の低温化及び接合時の低荷重化が必要である。これ
にはバンプ金属であるAuと共晶反応を起こすSn(A
u−Sn:265℃),Si(Au−Si:370℃)
,Ge(Au−Ge:356℃)等の薄膜を接続パッド
上にコーティングし、バンプと接続パッドとの間での共
晶反応を利用した低温、低荷重接合法を適用することが
好ましい。その場合、コーティング金属の膜厚を薄くし
、接合界面のAu−Sn等の化合物の介在をできるだけ
抑え、接合力を上げることが重要なポイントとなる。
【0031】この方式によれば、層間絶縁膜にPIQを
用いても、PIQ膜の熱変形を少なくし、薄膜多層化プ
ロセス上でパターンの整合性を損なわずに多数の薄膜ユ
ニットの一括接合が可能である。
用いても、PIQ膜の熱変形を少なくし、薄膜多層化プ
ロセス上でパターンの整合性を損なわずに多数の薄膜ユ
ニットの一括接合が可能である。
【0032】
【作用】薄膜配線を複数の配線層をもつユニット分け、
ユニット間を接続パッドを介して接続する構造とした理
由は薄膜配線層をユニット毎に分割して作製でき、ユニ
ット間の接続を行う前に良品と不良を選別できることに
よって、最終歩留まりを大幅に向上できるためである。 また各ユニットを並列して作製するこにより、実装基板
を作製する時間を大幅に短縮できる。
ユニット間を接続パッドを介して接続する構造とした理
由は薄膜配線層をユニット毎に分割して作製でき、ユニ
ット間の接続を行う前に良品と不良を選別できることに
よって、最終歩留まりを大幅に向上できるためである。 また各ユニットを並列して作製するこにより、実装基板
を作製する時間を大幅に短縮できる。
【0033】配線ユニットの構造として信号層を内層に
し外層に電源、グランド層を設けた理由は、電源層及び
グランド層が基本的にベタ膜であるため、配線幅が微細
な信号配線層やスルーホールを保護できるためと、ユニ
ット間の配線層をつなぐ微細なスルーホールよりも大き
い接続パッドを電源層及びグランド層内に形成でき、ユ
ニット間の接続の信頼性を高めることができるためであ
る。
し外層に電源、グランド層を設けた理由は、電源層及び
グランド層が基本的にベタ膜であるため、配線幅が微細
な信号配線層やスルーホールを保護できるためと、ユニ
ット間の配線層をつなぐ微細なスルーホールよりも大き
い接続パッドを電源層及びグランド層内に形成でき、ユ
ニット間の接続の信頼性を高めることができるためであ
る。
【0034】
【実施例】以下、本発明を図面を用いて詳細に説明する
。
。
【0035】図3は本発明に基づく実装基板の作製工程
を示す。厚さ2mmのSiウエハの仮基板11上に形成
されたCu配線12とポリイミド絶縁膜13から構成さ
れる薄膜ユニット14の最上部の接続パッド15表面上
にAuバンプ16を形成する。
を示す。厚さ2mmのSiウエハの仮基板11上に形成
されたCu配線12とポリイミド絶縁膜13から構成さ
れる薄膜ユニット14の最上部の接続パッド15表面上
にAuバンプ16を形成する。
【0036】Auバンプ径は100μm,ピッチは25
0μmとした。次に、バンプの高さばらつきを抑えるた
め、加圧力は100g/バンプのスタンピング処理を行
い、バンプ高さ50μm±0.5μm のAuバンプ1
7を得た。
0μmとした。次に、バンプの高さばらつきを抑えるた
め、加圧力は100g/バンプのスタンピング処理を行
い、バンプ高さ50μm±0.5μm のAuバンプ1
7を得た。
【0037】次に表面にメタライズ(Ni,Au,Sn
の3層で形成、各々の膜厚1μm、1μm,0.2μm
)層18をもち、タングステンから成る内層配線19を
持つ10cm角サイズのセラミック基板20と薄膜ユニ
ットとの熱圧着を行った。加熱温度は280℃で保持時
間は10min,加圧力は30g/バンプとした。次に
、薄膜ユニットが形成されている仮基板をふっ硝酸でエ
ッチング除去した後、薄膜ユニットの最上層に表面層2
1を形成し、さらに表面層上にハンダバンプ22をCC
BでLSI23をフェィスダウン方式で搭載し、所定の
実装基板24を得た。
の3層で形成、各々の膜厚1μm、1μm,0.2μm
)層18をもち、タングステンから成る内層配線19を
持つ10cm角サイズのセラミック基板20と薄膜ユニ
ットとの熱圧着を行った。加熱温度は280℃で保持時
間は10min,加圧力は30g/バンプとした。次に
、薄膜ユニットが形成されている仮基板をふっ硝酸でエ
ッチング除去した後、薄膜ユニットの最上層に表面層2
1を形成し、さらに表面層上にハンダバンプ22をCC
BでLSI23をフェィスダウン方式で搭載し、所定の
実装基板24を得た。
【0038】図4は本発明に基づく多重薄膜ユニットを
接合した実装基板の断面図を示している。図3の作製工
程を用い、薄膜ユニット25,26,27を三組内層配
線28をもつセラミック基板29上に積層し、最上層に
LSI30をハンダ31で接続している。
接合した実装基板の断面図を示している。図3の作製工
程を用い、薄膜ユニット25,26,27を三組内層配
線28をもつセラミック基板29上に積層し、最上層に
LSI30をハンダ31で接続している。
【0039】
【発明の効果】本発明によれば大型計算機用実装基板の
高多層化を図ることができ、高密度に実装されたモジュ
ール基板を提供でき、信号遅延時間を短縮して高速化に
対応することができる。
高多層化を図ることができ、高密度に実装されたモジュ
ール基板を提供でき、信号遅延時間を短縮して高速化に
対応することができる。
【図1】ワイヤボンディング装置を用いたAuワイヤバ
ンプの形成方法の説明図。
ンプの形成方法の説明図。
【図2】本発明に基づく方法によりAuバンプ接合した
ものの接着強さの説明図。
ものの接着強さの説明図。
【図3】本発明に基づく実装基板の作製工程の説明図。
【図4】本発明に基づく多重薄膜ユニットを接合した実
装基板の断面図。
装基板の断面図。
【符号の説明】
11…仮基板、12…Cu配線、13…ポリイミド絶縁
膜、14…薄膜ユニット、15…接続パッド、16…A
uバンプ、17…スタンピングされたAuバンプ、18
…メタライズ層、19…内層配線、20…セラミック基
板、21…表面層、22…ハンダバンプ、23…LSI
、24…LSI実装基板。
膜、14…薄膜ユニット、15…接続パッド、16…A
uバンプ、17…スタンピングされたAuバンプ、18
…メタライズ層、19…内層配線、20…セラミック基
板、21…表面層、22…ハンダバンプ、23…LSI
、24…LSI実装基板。
Claims (3)
- 【請求項1】導体金属とポリイミド樹脂膜から構成され
る薄膜多層配線を設け表面層に薄膜金属からなる電極が
形成されている薄膜ユニットを少なくとも二つ以上接合
する工程において、前記薄膜金属から成る電極同士を前
記ポリイミド樹脂膜のガラス転移点以下の温度で加熱・
圧着することを特徴とする薄膜ユニットの接合方法。 - 【請求項2】請求項1に記載の前記薄膜ユニットを複数
個接合する工程において、前記薄膜金属からなる電極表
面上に前記薄膜金属と異なる金属から成る薄膜をコーテ
ィングする工程及び、前記電極を構成する金属と前記電
極表面にコーティングした金属との共晶反応により、前
記薄膜ユニットを複数個加熱・圧着する工程を含む薄膜
ユニットの接合方法。 - 【請求項3】請求項2に記載の共晶反応の開始温度が請
求項1に記載のポリイミド樹脂膜のガラス転移点以下の
温度である薄膜ユニットの接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057107A JPH04291993A (ja) | 1991-03-20 | 1991-03-20 | 薄膜ユニットの接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057107A JPH04291993A (ja) | 1991-03-20 | 1991-03-20 | 薄膜ユニットの接合方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04291993A true JPH04291993A (ja) | 1992-10-16 |
Family
ID=13046296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3057107A Pending JPH04291993A (ja) | 1991-03-20 | 1991-03-20 | 薄膜ユニットの接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04291993A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148826A (ja) * | 1994-11-18 | 1996-06-07 | Nec Corp | ポリイミド多層配線基板の製造方法 |
JP2003142624A (ja) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | 受動素子を内臓した半導体装置の製造方法、中継基板及びその製造方法 |
JP2015198114A (ja) * | 2014-03-31 | 2015-11-09 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
WO2018047861A1 (ja) * | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
-
1991
- 1991-03-20 JP JP3057107A patent/JPH04291993A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148826A (ja) * | 1994-11-18 | 1996-06-07 | Nec Corp | ポリイミド多層配線基板の製造方法 |
JP2638518B2 (ja) * | 1994-11-18 | 1997-08-06 | 日本電気株式会社 | ポリイミド多層配線基板の製造方法 |
JP2003142624A (ja) * | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | 受動素子を内臓した半導体装置の製造方法、中継基板及びその製造方法 |
US6875638B2 (en) | 2001-10-31 | 2005-04-05 | Fujitsu Limited | Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board |
US6995044B2 (en) | 2001-10-31 | 2006-02-07 | Fujitsu Limited | Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board |
JP2015198114A (ja) * | 2014-03-31 | 2015-11-09 | 富士通株式会社 | インターポーザ構造体及び半導体装置の製造方法 |
WO2018047861A1 (ja) * | 2016-09-08 | 2018-03-15 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
JPWO2018047861A1 (ja) * | 2016-09-08 | 2019-06-24 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100272156B1 (ko) | 배선기판 조립체와 그 전기적 접합부 형성방법 | |
KR900008665B1 (ko) | 반도체장치의 제조방법 | |
CN101013686B (zh) | 互连衬底、半导体器件及其制造方法 | |
US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
US4918811A (en) | Multichip integrated circuit packaging method | |
US4783695A (en) | Multichip integrated circuit packaging configuration and method | |
JP3891838B2 (ja) | 半導体装置およびその製造方法 | |
JP2717993B2 (ja) | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 | |
JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
US7759240B2 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
TW200522228A (en) | Semiconductor device containing stacked semiconductor chips and manufacturing method thereof | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
TW200806133A (en) | Printed wiring board with a pin for mounting a component and an electronic device using the same | |
JP2000091371A (ja) | 半導体装置およびその製造方法 | |
JP2004363573A (ja) | 半導体チップ実装体およびその製造方法 | |
US20090014897A1 (en) | Semiconductor chip package and method of manufacturing the same | |
JPH04291993A (ja) | 薄膜ユニットの接合方法 | |
TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
JPH0922883A (ja) | 半導体装置の製造方法 | |
TW201239987A (en) | Protection of reactive metal surfaces of semiconductor devices during shipping by providing an additional protection layer | |
JP3111590B2 (ja) | 多層回路の製造方法 | |
TWI849372B (zh) | 測試基板及其製造方法及探針卡 | |
JPH118250A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 |