KR100272156B1 - 배선기판 조립체와 그 전기적 접합부 형성방법 - Google Patents

배선기판 조립체와 그 전기적 접합부 형성방법 Download PDF

Info

Publication number
KR100272156B1
KR100272156B1 KR1019930004249A KR930004249A KR100272156B1 KR 100272156 B1 KR100272156 B1 KR 100272156B1 KR 1019930004249 A KR1019930004249 A KR 1019930004249A KR 930004249 A KR930004249 A KR 930004249A KR 100272156 B1 KR100272156 B1 KR 100272156B1
Authority
KR
South Korea
Prior art keywords
hole
thin film
wiring
metal
insulating layer
Prior art date
Application number
KR1019930004249A
Other languages
English (en)
Other versions
KR930020640A (ko
Inventor
류지 와따나베
오사무 미우라
구니오 미야자끼
유끼오 오오고시
아끼오 다까하시
Original Assignee
가나이 쓰도무
가부시키가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시키가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR930020640A publication Critical patent/KR930020640A/ko
Application granted granted Critical
Publication of KR100272156B1 publication Critical patent/KR100272156B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping

Abstract

다층 배선 조립체는 보통 구리로된 배선패턴(4)과 교대로, 예를 들어 폴리이미드로된 절연층(3)의 적층(2)으로 구성된다. 회로패턴을 만들기 위해, 연속 배선패턴(4)이 금속 스터드 접합부(5)에 의해, 복수의 소정위치에서 사이에 놓인 절연층을 통해 서로에 접합된다. 스터드(5)는 절연층(3)의 관통구멍을 통해 밑에 놓인 배선 패턴 상에 스터드를 도선 결합하고, 다음에 도선 결합된 스터드의 도출 단부를 스탬핑하여 이것을 최상부 배선패턴(4)과 접촉하게 퍼지게 함으로써 적층의 조립 동안 형성된다. 예를 들어 Au로 된 도선 결합 스터드(5)는 밑에 놓인 전도체와 강한 결합을 형성하고 도선 결합 머신을 이용해 자동공정에서 인가가 빠르다.

Description

배선기판 조립체와 그 전기적 접합부 형성방법
제1도는 다층배선반 조립체의 단면도.
제2도는 스터드 마이크로범프(stud microbump)의 전기 커넥터의 스탬핑을 설명하는 도면.
제3도는 스터드를 처음으로 형성하는 배선접합 방법을 나타낸 도면.
제4도는 스터드의 기계적 압착 모드를 설명하는 도면.
제5도는 결합패드 상에서 스터드가 퍼진 노출단부를 나타낸 평면도.
제6도는 이중 Cu 도금된 절연체 시트를 통한 전기적 접합부 형성을 설명하는 도면.
제7도는 LSI가 장착된 박막 조립반의 개략사시도.
본 발명은 예를 들면 집적회로 칩의 장착에 전형적으로 이용되는 배선기판 조립체의 제작에 관한 것이다. 특히, 본 발명은 전기 접합부가 절연층에 의해 분리된 배선기판 조립체의 연속 전도층 사이에 형성되는 방법에 관한 것이다.
다층 배선기판은 컴퓨터의 회로에 이용된다. 컴퓨터의 연산속도는 계속 빨라지고 있다. 이러한 고속의 연산을 성취하기 위해, 고속신호 전송이 필요하다. 상기 고속 전송을 위해, 신호지연은 집적회로에 접속된 배선조립체를 포함하는 시스템의 모든 부분에서 최소화되어야 한다.
통상 층으로 된 배선조립은 대개 구리로된 전도체 회로층을 지지 및 분리하는 한개 이상의 절연막이 적층되는 세라믹 기판을 갖는다. 종래의 제작에서, 절연체층과 패턴 회로층은, 각각의 전도체층이 각 단계의 공정에서 절연체층의 관통구멍을 통해 원하는 위치에서 이전의 전도체층에 접합되어, 세라믹 기판 상에 교대로 층으로 놓여진다.
상기 순차적인 적층 과정에서 만들어지는 전기 접합부의 갯수는 매우 많은데, 일반적으로 층당 수천개이다. 가장 우수한 종래의 공정은 국부적인 금속도금, 통상적인 무전해 구리도금을 이용하여, 관통구멍(또는 “vias”)를 통해 도금하여 관통 구멍에 인접한 상측 전도체의 접합패드와 아래 놓인 전도체를 접합한다. 도금과정은 많은 열순환과 화학처리 단계를 포함하므로, 도금접합은 손상받기 쉽고 패드부분에서 벗겨지기 쉽다. 따라서, 값비싸고, 10개 이상의 많은 층수를 갖는 배선조립을 어렵게 만드는 신뢰성 문제가 발생한다.
다른 종래의 방법은, 그 덩어리가 관통구멍에 놓여 노출된 전도체 위에서 흐르도록 가열됨으로써 응해되는 전도성 납땜 페이스트를 이용한다. 상기 납땜 페이스트의 전도성이 낮으므로, 이들은 고속신호 전송에 부적당하다. 또한 부스러지기 쉬워, 이들의 접착성은 좋지 않다.
본 발명의 목적은 배선기판 조립을 위한 새로운 상호접속 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 전기 접속부와 결합되는 배선기판 조립체를 제공하는 것이다.
본 발명에서, 전도체중 하나 위에 관통구멍을 형성하고, 3 μΩ·cm 이하의 전기저항치를 갖는 금속으로 된 금속 스터드를 관통구멍을 통해 전도체 상에 접합시키고, 다음에 이것이 노출된 면의 전도체와 접촉하게 기계적으로 퍼지도록 금속 스터드의 노출단부를 압착함으로써 배선기판 조립체의 절연막에 의해 분리된 전도체 사이의 전기 접속부를 형성한다.
바람직하게 스터드는 인가된 열, 압력 그리고 또한 바람직하게 초음파를 이용하여 금속 결합을 형성함으로써 아래 놓인 전도체에 결합된다. 특히, 상기 결합은, 스터드가 먼저 도선의 단부를 아래 놓인 전도체 상에 결합하고 나서 그 결합된 단부를 도선의 나머지에서 분리하여 형성되는 도선 결합 기법으로 형성되는 것이 바람직하다. 상기 기법은 적절한 장치가 쉽게 유용가능하고 편리하게 적용될 수 있는 종래의 도선접합 단계를 이용하여 실행될 수 있기 때문에 매우 실용적인 효과를 가진다. 마쯔시다에 의해 개발되어 널리 알려져 있는 종래의 도선 접합 공정은 칩 결합패드 상에 접합도선을 결합하기 위해 이용된다. 현재의 공정에서, 이 방법은 스터드를 형성하기 위해 또는 부분적으로 형성하기 위해 결합된 단부를 도선의 나머지로부터 분리하는 단계를 포함하는데 적합하다.
스터드의 노출 단부의 압착은 임의의 적당한 기계적 압착기, 예를 들면,(스터드 상으로 아래방향으로 스탬핑하는)스탬퍼 또는 롤러에 의해 수행될 수 있다. 스탬핑은 결합을 위해 아래쪽으로 압착하는 수단을 구비한 접합기계의 동작 방향과 편리하게 결합되는 이점을 갖는다. 예를 들면, 스탬핑은 도선 결합에 이용된 압착 모세관과 관련된다.
종전 기술인 납땜 페이스트 공정에서 이용되는 리플로우 용융과는 반대로 기계적 압착을 이용하는 것이 효과적이다. 먼저 이것은 관통구멍이 양호한 전도가 성취되도록 스터드로 채워지는 것을 확실히 도우면서, 가열단계를 피하게 한다. 둘째로, 스터드의 노출 단부가 리플로우에 의해 형성되는 둥근 돔과 대조적으로 평평한 상부를 형성하는 것을 가능하게 하고, 이것은 바람직하지 않은 틈과 비균일성 없는 연속층의 인가를 조장하여 제조 신뢰성에 기여한다. 세째로, 최상부의 전도체와 접촉하도록 플랜지를 압착한다. 원한다면, 압착은 가열 및/또는 초음파 같은 부가적인 결합 상태를 포함한다.
본 방법은 예를 들어 금, 구리 또는 알루미늄과 같은 일반적으로 저항치가 3μΩ·cm 이하인 매우 높은 전도성의 물질이 이용되는 납땜 페이스트 리플로우 방법보다 또한 우수하다. 그러나 상기 기술은 예를 들면 비고속 회로에서 주석/납 땜납 같은 저전도성 물질이 이용되더라도, 실질적인 처리효과를 제공한다.
원한다면, 밑에 놓인 전도체가 스터드 인가전에 도금된다.
이 기법은 사이에 놓인 절연체층을 통해 하나의 패턴 배선층이 다른 것에 접합하도록 이용된다. 또한 최하부 절연층의 배선층을 배선 조립체의 기판, 전형적으로 세라믹이나 실리콘의 접합 단자에 접합하는 이점을 가지고 이용된다. 보통 텅스텐으로된 이들 단자는 스터드 인가전에 도금되는 것이 바람직하다.
본 발명의 실시예가 첨부 도면을 참조하여 예를 통해 기술된다.
제1도는 기판(1) 상에 중첩된 배전기판층(2)으로 구성된 다층 배선반의 부분 단면도이다.
기판(1)은 일반적으로 종래의 형태이다. 그 주요층(11)은 예를 들면, 세라믹, 글래스 세라믹, 실리콘, 글래스-에폭시, 글래스-폴리이미드, 유기파이버(예를 들면, 아라미드)가 강화된 에폭시, 유기 파이버가 강화된 폴리이미드 등이다. 세라믹, 글래스-에폭시 및 글래스 폴리이미드는 내열성, 유연성, 내수분성, 내전기성 및 치수안정성 등이 잘 조화되어 있어 바람직하다. 이 실시예에서, 3mm 멀라이트 층(11)이 이용된다. 신호, 전원, 접지등에 전기 접속하는 단자핀(12)이 층(11)을 관통하여 연장된다. 층(11)의 상측면에서 각 단자핀(12)의 상부는 접합패드(13)를 갖는다.
단자핀(12)은 텅스텐으로 되어 있는 것이 바람직하다 텅스텐에의 결합을 개선하기 위해, 접합패드(13)가 도금된다. 본 실시예에서는, 1㎛ 니켈층과 0.5㎛금층이 이용된다.
배선기판층(2)은 고유전 상수의 절연층(3) 상에 형성되고 이것에 의해 분리되어 있는, 각각이 소정의 패턴을 형성한 금속배선 패턴(4)으로 구성된다. 도시된 실시예에서, 각 배선패턴(4)은 절연층(3)의 각각의 것의 상부면 상에 제작되어 집적된 배선층을 형성한다.
본 실시예에서는 5개의 배선층을 갖는다. 그러나 그 갯수는 예를 들면 1 내지 20까지 가변적이고, 보통은 최소한 2개이다.
절연층(3)은 0.1과 500㎛ 사이, 보통은 5 내지 100㎛의 두께이다. 여러 적당한 물질이 본 기술에서 공지되어 있다. 예를 들면, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리술폰, 폴리파라반산, 폴리히단토인, 폴리에테르에테르케톤, 폴리어디션형 이미드, 에폭시수지, 페놀수지, 폴리-피-하이드록시스티렌 중합체, 플루오르수지, 실리콘이나 포스하젠수지, 또는 글래스 파이버, 아라미드 파이버 등 같은 강화 물질과 상기한 중합체의 합성물이 있다. 이들 가운데 폴리이미드는 내열성, 유연성, 내전기성 및 접착강도가 잘 연합되어 있기 때문에 특히 바람직하다. 폴리이미드막 가운데에서, 폴리어디션형 폴리이미드로 응축형 방향족 폴리이미드(또는 폴리이미드 같은 것의 프리커서(precursor), 예를 들면, 폴리아미드산)를 이용한 결합형 막이 특히 바람직하다.
전도체 패턴이나 배선용 물질이 또한 공지되어 있다. 구리, 알루미늄 및 금이 모두 적절하나; 구리가 가장 보편적으로 이용된다. 배선 패턴은 예를들어 방식제(resist)로 패턴한 후 금속 도금방법에 의해 또는 방식제로 보호된 회로를 구성하도록 의도된 부분과 다른 부분에서 금속막이 덮힌 절연막에서 금속막을 에칭하는 에칭방법에 의해 미리 형성된 절연막(또는 기판) 상에 형성되는 것이 바람직하다.
인접한 배선층의 배선패턴(4)은 관통구멍(31)을 통해 연장한 금속스터드(5)를 이용하여 절연막(3)을 통해 서로에 접합된다. 각 층의 영역이 100에서 500cm2범위에 있는 보통의 조립체에서, 층당 전기적 접속부가 2000 내지 100,000개가 있다.
관통구멍을 통한 전기 접속부의 형성은 종래 방식이고, 관통구멍(31)을 형성하는 기술이 공지되어 있다. 바람직한 기술은 엑시머 레이저를 이용한다. 보통, 구멍의 직경은 30과 70㎛ 사이이다. 구멍(31)은 아래층상의 전도체의 일부를 덮는 위치에서 만들어지고, 이들의 상부는 노출된 상측 배선 패턴(4)의 결합패드(41)에서 개방된다.
제1도에서 볼 수 있듯이, 각 금속접합 스터드(5)는 관통구멍(31)을 완전히 채운 단일의 부품으로 되어 있고 서로 대면하는 관계로 아래 전도체에 접경하는 저부 단부(52)와 배선(4)의 결합패드(41)와 접촉하여 겹친 플랜지(54)를 형성하도록 방사상으로 퍼진 상부단부(53)를 갖는다.
스터드(5)의 대부분은 밑에 놓인 배선의 편평한 면에 대해 정면으로 접촉한다. 그러나 어떤 것은 아래층의 스터드의 헤드(53)에 부분적으로 또는 전체적으로 결합한다.
이들 스터드(5)용으로 바람직한 물질은 회로가 컴퓨터 이용으로 의도되면, 3μΩ·cm 이하의 전기저항치를 갖는 금속이다. 금, 그리고 인듐, 실리콘, 게르마늄, 안티모니 또는 은 중 하나 이상과의 금중합체, 구리 또는 알루미늄 모두 우수한 전도성을 갖는 적절한 물질이므로, 패드-스터드 결합에서 열발생을 줄이고 우수한 제품 신뢰성을 성취하면서 신호 전송지연을 감소시킨다.
스터드(5)를 형성하는 방법이 이제 기술된다.
제2(a)도 내지 2(f)도는 기판단자핀(12)중 하나의 접합자 패드(13)에 제1절연층(3)상의 배선의 결합패드(41)의 접속부를 형성하는 단계를 나타낸다. 배선층은 한 면에 18㎛ 구리 도금층(4')을 갖는 25㎛ 폴리이미드 판이다(제2(a)도).
구리 도금은 공지된 공정에 따라 배선패턴을 형성하도록 광에칭되어, 결합패드(41)가 형성된다(제2(b)도). 248 nm 파장의 엑시머 레이저가 기판 단자핀에 관통 접속을 위한 위치에서 폴리이미드를 통해 구멍을 뚫는데 이용되어, 관통구멍(31)을 형성한다(제2(c)도).
다음에, 종래의 위치조정 장치가 기판층(11)과 절연층(3)에 위치 조정 마크를 표시하는데 이용되어, 시트(3)의 관통구멍(31)과 일렬된 기판 접합자 패드(13)로 기판(1) 및 시트(3)을 중첩한다. 시트와 기판은 다음에 이들을 위치 고정하는 종래의 수단에 의해 함께 고정된다. 제2(d)도가 이것을 나타낸다. 다음에 제2(e)도에서 도시되듯이, 금속 범프 또는 스터드(5')는 관통구멍(31)에 위치 결정되고 니켈과 금도금으로 이전에 준비된 아래 놓인 접합자 패드(13)에 결합되어, 열, 압력 및 초음파를 이용한 금속 열압착 결합을 형성한다. 금 범프(5')가 본 실시예에서 이용된다.
다음에 스터드된 범프(5')는 위로부터 스탬프되어 그 본체가 관통구멍(31)을 완전히 채운 생크(shank)(51)를 형성하게 하고, 그 노출된 단부(53)가 상측 배선의 결합패드(41)와 중첩하여 접촉하여 플랜지(54)로 퍼지게 한다(제2(f)도). 사용된 스탬퍼는 히터와 초음파원에 접속되어, 플랜지(54)가 상부 결합패드(41)에 강하게 부착된다.
스터드의 저부와 면하는 결합을 위한 결합상태는 알려진 방법에서 초음파 에너지와 함께 150℃ 내지 400℃의 온도를 이용한다.
부분 형성된 범프 또는 스터드(5')는 여러 가지 수단에 의해 관통구멍 안으로 도입된다. 예를 들면, 적당한 금속덩이가 구멍 안으로 압착된다. 그러나, 이제까지 가장 바람직한 방법은 도선결합 방법을 이용하여 구멍(31) 안으로 직접 스터드를 형성 및 결합하는 것이고, 도선 결합기술은 이들 물질을 이용하는데 적당하기 때문에, 이들은 우수한 강도의 결합을 성취하고, 매우 많은 도선 결합 작업의 정확한 위치를 위한 기술이 이미 이용가능하다.
따라서, 제3도에서 나타내듯이, 부분 형성된 스터드(5')는 도선(64)의 단부가 이를 통해 돌출하게 한 안내 모세관(61), 모세관 개구 위에 도선(64)을 이탈 가능하게 잡고 있는 이탈가능한 클램프(63), 및 공지된 방법으로 도선(64)의 단부에 인접하여 위치 결정될 수 있는 가동전극(62)를 구비하여 전기적 아크로 도선 단부에서 연화된 볼(65)를 형성하는 도선결합 헤드(6)를 이용하여 용착될 수 있다. 제3(a)도는 상기 형성된 볼을 나타낸다.
제3(b)도는 전극(62)의 제거, 클램프(63)의 이탈 그리고(종래의 도선 결합 방법에서와 같이) 기계적 압력뿐만 아니라 열과 초음파 에너지를 인가하는데 적합한 모세관(61)의 길이방향으로 구동 가능한 단부에 의해 가공된 결합영역에 대해 볼(65)을 압착하는 것을 설명한다. 따라서 상기 볼은 아래 놓인 전도체상에서 평평하게 퍼져 결합된다.
다음에, 제3(c)도에서 나타내듯이, 클램프(63)는 도선(64)를 다시 잡고 결합된 볼을, 부분 형성된 스터드(5')를 나머지 도선에서 분리하도록 상측으로 잡아당긴다. 대안적으로, 이것은 결합위치에 대해서 모세관(61)의 측면 이동으로 행해질 수 있다. 결합헤드(6)는 다음에 제어 프로그램에 따라서 다음 접합부 위치로 이동한다.
가장 바람직하게는, 결합 머신은 또한 제4(a)도에서 나타낸 평평한 스탬핑면(68)을 갖는 것을 제외하고 결합 모세관(61)과 동일한 성질 및 조절 가능성을 갖는 스탬핑 헤드(61)가 제공된다. 이것은 가열 및 초음파원에 바람직하게 접속된다. 이것은 부분 형성된 스터드(5') 상으로 스탬프하여 이것이 구멍(31)을 채우게하고 또한 플랜지(54)를 형성하도록 그 헤드를 퍼지게 하고, 이로써 플랜지는 상측 전도성 단자(41)에 대해 단단히 결합된다. 평평한 스탬핑면(68)은 스터드의 상부의 균일성 및 평평성을 확실히 하고, 구조물에서 접촉의 신뢰성 및 균일성을 개선한다.
각 스터드에 인가된 금속량은 층 두께와 관통구멍 영역에 관련하여 미리 결정되어, 초과 금속은 상부 플랜지(54)를 형성하도록 퍼지는데 유용하다. 보통, 관통 구멍(31)의 크기보다 20 내지 30% 많은 금속량이 이용된다.
도선 결합 방법에서, 20 내지 40㎛ 직경의 도선이 이용될때, 스터드 직경은 예를 들면 60 내지 120㎛이고 스터드 높이는 40 내지 500㎛, 더욱 일반적으로는 40내지 100㎛ 이다. 물론, 이것은 층두께와 관통구멍 규모에 알맞게 결정된다.
제4(b)도는 다른 실시예에서 부분 형성된 스터드(5')의 상부(53)가 임의의 층에 대한 모든 스터드가 부분 형성된 상태에서 결합된 후 롤 프레스의 롤러(69) 사이에서 어떻게 압착되는지를 개략적으로 나타낸다.
제5도는 스터드 관통 접합이 결합패드(41)에서 만들어진 후의 층의 표면을 평면도로 나타낸다. 원형 관통구멍(31)은 도선(4)의 결합패드(41)와 겹쳐있고, 금속 스터드(5)의 생크(51)에 의해 점유된다. 스터드의 상부에서 플랜지(54)는 결합패드(41)를 중첩하여 퍼지지만, 그 가장자리를 지나 연장되지는 않는다. 일반적으로, 퍼진 플랜지의 두께는 3과 40㎛ 사이일 것이다. 그러나, 일반적으로 말해서 아래 놓인 절연층(3) 보다 더 두껍지는 않고, 그렇지 않으면 다음층 인가시에 문제가 될 것이다.
한개 이상의 연속 배선층에 관하여 상기 기술된 공정을 반복함으로써, 제1도에 나타낸 것과 같은 조립체가 원하는 층수로 형성될 수 있다. 절연층(3)은 밑에 놓인 구조에 인가전에 Cu 도금되고, 미리 에칭되고, 미리 구멍이 뚫어질 필요는 없다고 이해된다. 예를 들어 각 절연층이 액체 프리커서로부터의 위치에서 단단해지고 다음에 배설이 그 표면 상에 융착되는 방법이 구조체의 형성의 어떠한 모드에도 적용 가능하다.
비교를 통하여, 배선 결합 기술에 금선을 이용하여 상기와 같이 형성된 스터드의 금속 결합 강도를 종래 형태의 납땜된 범프와 비교하였다. 테스트에서, 테스트 소구조는 실리콘 기판, 10㎛ 폴리이미드층 및 표면 금/니켈 도금으로 구성된다. 80과 100㎛ 사이의 직경인 금 범프는 이 소구조와 또한 금/니켈 도금을 갖는 유연한 폴리이미드 사이에서 결합된다. 시트는 소구조물에서 떨어져 수직으로 벗겨지고, 벗기는 힘은 스트레인 게이지로 측정된다. 각 스터드 범프와 층 사이의 대응 결합 강도가 종래의 납땜 피스용 범프당 5 내지 15g인 것과 비교하여 본 발명의 경우는 범프당 40 내지 70g 범위이다.
제6도는 그 두면에 유사한 상측 및 하측 구리박 도금층(14'),(15')을 갖는 중심 폴리이미드층(13)으로 구성된 이중 구리도금 폴리이미드 시트에 적응된 방법을 나타낸다. 광에칭은 표면에 패턴(14),(15)을 배선한 다음(제6(b)도)상부 배선층(15)의 결합패드(151)의 구멍에 대응하지만 하측 배선층(14)의 연속한 부분(141) 위에 덮는 소정 위치의 관통구멍(131)을 뚫는 것에(제6(c)도) 이용된다.
배선 패턴의 접촉면상의 결합 강도를 개선하기 위해, 이들 면은 니켈과 금(16)으로 선택적으로 도금된다. 금 스터드(5')는 다음에 상기 기술된 적당한 방법에 의해 관통구멍(131) 안으로 스탬프 된다(제6(d)도). 다음에 상측 결합패드(151)와 접촉하여 그들의 상측 단부를 단단하게 하도록 스탬프되어 효과적인 스터드 접합부(5)를 형성한다.
제7도는 다층 테이프 자동결합(TAB)에 적용된 현재의 기법이다. 밑에 놓인 Cu 폴리이미드 시트(100)상에 접지층(101), 전원층(102) 및 단일층(103)이 연속으로 형성된다. LSI(110)은 종래의 수단에 의해 단일층의 접합 단자상에 결합된다. 이 전에, 구성물의 각 층 사이의 결합은 가열 공구로 배치(batch) 결합에 의하거나 단일 결합 공정에 의한다. 금속 접합부는 이전에 금속덩이나 피스를 도금하거나 프린팅하여 만들어졌다. 본 실시예에서는, 상기 기술된 도선 결합 기술은 전기적 접합 스터드를 형성하여 프린팅 또는 도금 공정을 제거하도록 이용된다. 도선 결합된 스터드는 다음에 상호 접합부를 형성하도록 직접 스탬프될 수 있어 확실한 다층 TAB가 저비용으로 제조되는 것을 가능하게 한다.
따라서, 본 발명은 메인 프레임 컴퓨터에 이용되는 박막 다층 고밀도 패키징 모듈의 배선반 구성뿐만 아니라, 큰 규모의 프린트판, 다층 TAB가 저비용으로 제조되는 것을 가능하게 한다.

Claims (9)

  1. 관통구멍을 갖는 절연층과, 박막배선접속용 패드를 갖는 두개의 배선층을 가지며, 두개의 상기 배선층은 상기 절연층을 사이에 끼우고, 상기 관통구멍의 두개의 개구부에 각각 배치된 상기 패드는 상기 관통구멍에 충전된 금속으로 전기적으로 접속되어 있는 박막다층배선기판에 있어서, 상기 관통구멍에 충전된 금속은 저항치가 3μΩ·cm 이하이며, 하나의 상기 개구부에서 상기 금속의 둘레가장자리가 반경방향으로 신장되어 얇아져서 상기 패드에 밀착되어 있는 것을 특징으로 하는 박막다층배선기판.
  2. 박막배선접속용 패드를 갖는 기판과, 관통구멍을 갖는 절연층과, 박막배선접속용 패드를 갖는 배선층을 가지며, 상기 절연층은 상기 기판과 상기 배선층사이에 끼워지고, 상기 관통구멍의 두개의 개구부에 각각 배치된 상기 기판의 상기 패드 및 상기 배선층의 패드는 상기 관통구멍에 충전된 금속으로 전기적으로 접속되어 있는 박막다층배선기판에 있어서, 상기 관통구멍에 충전된 금속은 저항치가 3μΩ·cm 이하이며, 상기 배선층쪽의 상기 개구부에서 상기 금속의 둘레가장자리가 반경방향으로 신장되어 얇아져서 상기 배선층의 패드에 밀착되어 있는 것을 특징으로 하는 박막다층배선기판.
  3. 제1항 또는 제2항에 있어서, 상기 금속이 Au, 또는 Au와 In, Si, Ge, Sb 중 적어도 1종으로 이루어지는 합금, 또는 Ag, Cu, Al 중 어느 하나인 것을 특징으로 하는 박막다층배선기판.
  4. 제1항 또는 제2항에 있어서, 상기 절연층이 막두께 0.1 ∼ 500㎛의 폴리이미드계 필름인 것을 특징으로 하는 박막다층배선기판.
  5. 제2항에 있어서, 상기 기판이 세라믹, 유리세라믹, 유리-에폭시, 유리-폴리이미드, 유기섬유-에폭시, 유기섬유-폴리이미드 중 어느 하나인 것을 특징으로 하는 박막다층배선기판.
  6. 관통구멍을 갖는 절연층과, 박막배선접속용 패드를 갖는 두개의 배선층을 가지며, 두개의 상기 배선층은 상기 절연층을 사이에 끼우고, 상기 관통구멍의 두개의 개구부에 각각 배치된 상기 패드는 상기 관통구멍에 충전된 금속으로 전기적으로 접속되어 있는 반도체 소자를 탑재한 박막다층모듈기판에 있어서, 상기 관통구멍에 충전된 금속은 저항치가 3μΩ·cm 이하이며, 하나의 상기 개구부에서 상기 금속의 둘레가장자리가 반경방향으로 신장되어 얇아져서 상기 패드에 밀착되어 있는 것을 특징으로 하는 박막다층모듈기판.
  7. 관통구멍을 갖는 절연층과, 박막배선접속용 패드를 갖는 두개의 배선층을 가지며, 두개의 상기 배선층은 상기 절연층을 사이에 끼우는 박막다층배선기판의 제조방법으로서, 금속박을 붙인 절연층의 금속박면을 에칭에 의하여 상기 배선층을 형성하는 공정과 상기 절연층에 상기 관통구멍을 형성하는 관통구멍가공공정과, 상기 관통구멍의 두개의 개구부에 각각 배치된 상기 패드를 전기적으로 접속하는 공정을 포함하는 박막다층배선기판의 제조방법에 있어서, 상기 관통구멍에 저항치가 3μΩ·cm 이하인 금속범프를 와이어본딩법에 의하여 때려넣는 공정과, 매립된 상기 금속범프를 평탄화하는 공정을 포함하는 것을 특징으로 하는 박막다층배선기판의 제조방법.
  8. 제7항에 있어서, 상기 금속범프를 와이어본딩법에 의하여 때려넣는 공정은 상기 금속범프에 열 또는 초음파를 부여하면서 행하는 것을 특징으로 하는 박막다층배선기판의 제조방법.
  9. 제7항에 있어서, 상기 관통구멍을 엑시머레이저에 의하여 형성하는 것을 특징으로하는 박막다층배선기판의 제조방법.
KR1019930004249A 1992-03-19 1993-03-19 배선기판 조립체와 그 전기적 접합부 형성방법 KR100272156B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-063146 1992-03-19
JP4063146A JP2748768B2 (ja) 1992-03-19 1992-03-19 薄膜多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR930020640A KR930020640A (ko) 1993-10-20
KR100272156B1 true KR100272156B1 (ko) 2000-12-01

Family

ID=13220820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004249A KR100272156B1 (ko) 1992-03-19 1993-03-19 배선기판 조립체와 그 전기적 접합부 형성방법

Country Status (5)

Country Link
US (1) US5497545A (ko)
EP (1) EP0561620B1 (ko)
JP (1) JP2748768B2 (ko)
KR (1) KR100272156B1 (ko)
DE (1) DE69325404T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124547B1 (ko) * 2004-06-09 2012-03-15 신꼬오덴기 고교 가부시키가이샤 반도체 패키지의 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
US6252179B1 (en) * 1995-04-27 2001-06-26 International Business Machines Corporation Electronic package on metal carrier
US5914533A (en) * 1995-06-06 1999-06-22 International Business Machines Corporation Multilayer module with thinfilm redistribution area
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
KR100186752B1 (ko) * 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
JP2820108B2 (ja) * 1996-03-13 1998-11-05 日本電気株式会社 電子部品の実装構造およびその製造方法
US6045416A (en) * 1996-04-02 2000-04-04 Aries Electronics, Inc. Universal production ball grid array socket
US5730606A (en) * 1996-04-02 1998-03-24 Aries Electronics, Inc. Universal production ball grid array socket
TW406454B (en) 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US6310300B1 (en) 1996-11-08 2001-10-30 International Business Machines Corporation Fluorine-free barrier layer between conductor and insulator for degradation prevention
US5853517A (en) * 1996-11-08 1998-12-29 W. L. Gore & Associates, Inc. Method for coining solder balls on an electrical circuit package
DE69725689T2 (de) * 1996-12-26 2004-04-29 Matsushita Electric Industrial Co., Ltd., Kadoma Gedruckte Leiterplatte und elektronische Bauteile
JPH1174651A (ja) 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JPH11238831A (ja) * 1997-12-16 1999-08-31 Shinko Electric Ind Co Ltd テープキャリア及びその製造方法
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3167296B2 (ja) * 1998-07-31 2001-05-21 日本特殊陶業株式会社 樹脂製配線基板
US6449840B1 (en) * 1998-09-29 2002-09-17 Delphi Technologies, Inc. Column grid array for flip-chip devices
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
US6354850B1 (en) * 1998-12-15 2002-03-12 Fci Americas Technology, Inc. Electrical connector with feature for limiting the effects of coefficient of thermal expansion differential
US6259039B1 (en) * 1998-12-29 2001-07-10 Intel Corporation Surface mount connector with pins in vias
US6164993A (en) * 1999-02-12 2000-12-26 Micron Technology, Inc. Zero insertion force sockets using negative thermal expansion materials
US20020076917A1 (en) * 1999-12-20 2002-06-20 Edward P Barth Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors
DE10035175C1 (de) * 2000-07-19 2002-01-03 Fraunhofer Ges Forschung Verfahren zur Herstellung einer elektrischen und/oder mechanischen Verbindung von flexiblen Dünnfilmsubstraten
WO2002085380A1 (en) * 2001-04-18 2002-10-31 Geltex Pharmaceuticals, Inc. Method for treating gout and reducing serum uric acid
DE10125497C2 (de) 2001-05-23 2003-06-05 Pac Tech Gmbh Verfahren zur Herstellung eines Kontaktsubstrats sowie Kontaktsubstrat
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
EP1395100B1 (de) * 2002-08-29 2011-06-15 Asetronics AG Verfahren zur Bearbeitung und Herstellung von Leiterplatten sowie Leiterplatte
DE102005020087A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung von einem bondbaren Flächenbereich auf einem Träger
JP4503578B2 (ja) * 2006-11-13 2010-07-14 大日本印刷株式会社 プリント配線板
US8716867B2 (en) * 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3103547A (en) * 1963-09-10 ansley
US2990533A (en) * 1958-04-09 1961-06-27 Stokes D Hughes Terminal post for circuit board
US3201851A (en) * 1960-10-05 1965-08-24 Sanders Associates Inc Method of making interconnecting multilayer circuits
US3281923A (en) * 1964-08-27 1966-11-01 Corning Glass Works Method of attaching leads to thin films
US3445929A (en) * 1966-08-03 1969-05-27 Nicholas L Wolf Method of connecting a terminal to a printed circuit panel
US3446908A (en) * 1966-11-01 1969-05-27 Sanders Associates Inc Printed circuit terminations and methods of making the same
GB1260468A (en) * 1968-03-28 1972-01-19 Nat Res Dev Improvements in or relating to the formation of connections on microelectronic circuits
FR2137227B2 (ko) * 1971-05-17 1973-11-30 Vayda Pierre Andre
US3926360A (en) * 1974-05-28 1975-12-16 Burroughs Corp Method of attaching a flexible printed circuit board to a rigid printed circuit board
JPS5824037B2 (ja) * 1980-05-26 1983-05-18 富士通株式会社 導体ボ−ル配列方法
JPS59208751A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd バンプ形成方法
JPS6129080A (ja) * 1984-07-19 1986-02-08 アルプス電気株式会社 フイルム被覆端子およびその製造法
US4727633A (en) * 1985-08-08 1988-03-01 Tektronix, Inc. Method of securing metallic members together
US4771537A (en) * 1985-12-20 1988-09-20 Olin Corporation Method of joining metallic components
US4881906A (en) * 1988-02-25 1989-11-21 Helwett-Packard Company Method for obtaining electrical interconnect using a solderable mechanical fastener
JPH02148878A (ja) * 1988-11-30 1990-06-07 Toshiba Lighting & Technol Corp スルホール端子
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124547B1 (ko) * 2004-06-09 2012-03-15 신꼬오덴기 고교 가부시키가이샤 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
KR930020640A (ko) 1993-10-20
DE69325404D1 (de) 1999-07-29
EP0561620B1 (en) 1999-06-23
JPH05267402A (ja) 1993-10-15
DE69325404T2 (de) 2000-03-02
US5497545A (en) 1996-03-12
EP0561620A2 (en) 1993-09-22
JP2748768B2 (ja) 1998-05-13
EP0561620A3 (ko) 1994-04-06

Similar Documents

Publication Publication Date Title
KR100272156B1 (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
KR100478314B1 (ko) 다층구조의 플렉시블 배선판과 그 제조방법
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
CN1302455A (zh) 层叠的集成电路封装
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
WO2007043639A9 (ja) プリント配線基板及びプリント配線基板の製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
US6207550B1 (en) Method for fabricating bump electrodes with a leveling step for uniform heights
JP3378171B2 (ja) 半導体パッケージの製造方法
JP3455602B2 (ja) 半導体素子実装基板の製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
JP2000013029A (ja) 高密度配線基板、その製造方法、及びそれを用いた電子装置
JPH04291993A (ja) 薄膜ユニットの接合方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2000058705A (ja) 半導体装置およびその製造方法
JPH0669620A (ja) 印刷配線板の接続構造
JPH11150150A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPS6386536A (ja) 電子部品装置
JP2000090999A (ja) 厚さ方向導電シート及びその製造方法
JPH1064954A (ja) 半導体装置の製造方法および製造装置
JP2001160565A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee