JP3455602B2 - 半導体素子実装基板の製造方法 - Google Patents
半導体素子実装基板の製造方法Info
- Publication number
- JP3455602B2 JP3455602B2 JP04762995A JP4762995A JP3455602B2 JP 3455602 B2 JP3455602 B2 JP 3455602B2 JP 04762995 A JP04762995 A JP 04762995A JP 4762995 A JP4762995 A JP 4762995A JP 3455602 B2 JP3455602 B2 JP 3455602B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor element
- layer
- adhesive resin
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子実装基板の
製造方法に関し、詳しくは半導体素子の外部電極と接続
端子との接続信頼性に優れる半導体素子実装基板の製造
方法に関するものである。
製造方法に関し、詳しくは半導体素子の外部電極と接続
端子との接続信頼性に優れる半導体素子実装基板の製造
方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化・軽量化・高機
能化に伴い、配線回路のパターンが高集積化され、多ピ
ンおよび狭ピッチのファインパターン化が進んでいる。
このような回路基板への高密度な実装方式として、半導
体素子の電極面にバンプ（突出電極）を形成し、このバ
ンプを利用して回路基板に加圧・加熱によって接合する
方法が提案されている。電極面へのバンプ形成工程は、
メッキ法であれば複雑な工程が必要で半導体素子の汚染
や損傷を免れることが難しく決して優れた方法とはいえ
ないものであり、また、ワイヤーボンディング法であれ
ば接続端子がＡｕなどに制限されてしまう。さらに、こ
れらの方法ではバンプを回路基板に接合した後、樹脂を
充填して封止するなどの工程が必要である。また、メッ
キ法により形成したＡｕバンプと回路基板の電極との間
に光硬化性樹脂を介して樹脂の収縮力により圧接する方
法は、電極間に絶縁性物質を介するため接続信頼性の点
で充分であるとはいい難い。また、バンプを用いない接
続方式として、樹脂中に金属微粒子を分散させた異方導
電性シートを半導体素子と回路基板の電極間に介在させ
加圧・加熱により接続する方式が提案されているが、均
質な異方導電性を発揮する膜を得るには製法上煩雑であ
り、狭ピッチへの対応は充分とはいえないものである。
能化に伴い、配線回路のパターンが高集積化され、多ピ
ンおよび狭ピッチのファインパターン化が進んでいる。
このような回路基板への高密度な実装方式として、半導
体素子の電極面にバンプ（突出電極）を形成し、このバ
ンプを利用して回路基板に加圧・加熱によって接合する
方法が提案されている。電極面へのバンプ形成工程は、
メッキ法であれば複雑な工程が必要で半導体素子の汚染
や損傷を免れることが難しく決して優れた方法とはいえ
ないものであり、また、ワイヤーボンディング法であれ
ば接続端子がＡｕなどに制限されてしまう。さらに、こ
れらの方法ではバンプを回路基板に接合した後、樹脂を
充填して封止するなどの工程が必要である。また、メッ
キ法により形成したＡｕバンプと回路基板の電極との間
に光硬化性樹脂を介して樹脂の収縮力により圧接する方
法は、電極間に絶縁性物質を介するため接続信頼性の点
で充分であるとはいい難い。また、バンプを用いない接
続方式として、樹脂中に金属微粒子を分散させた異方導
電性シートを半導体素子と回路基板の電極間に介在させ
加圧・加熱により接続する方式が提案されているが、均
質な異方導電性を発揮する膜を得るには製法上煩雑であ
り、狭ピッチへの対応は充分とはいえないものである。
【０００３】かかる実情下に本発明者等は、厚み方向に
複数の貫通孔を有する絶縁性フィルムの片面開口部にリ
ードを有し、かつリード形成貫通孔にのみ金属物質によ
る導通路が形成され、該貫通孔の他面開口部にはバンプ
状の金属突出物が形成されてなり、前記絶縁性フィルム
のバンプ状金属突出物形成面に熱接着性樹脂層を形成し
てなるフィルムキャリアを提案した（特開平３−６４９
３８号公報参照）。
複数の貫通孔を有する絶縁性フィルムの片面開口部にリ
ードを有し、かつリード形成貫通孔にのみ金属物質によ
る導通路が形成され、該貫通孔の他面開口部にはバンプ
状の金属突出物が形成されてなり、前記絶縁性フィルム
のバンプ状金属突出物形成面に熱接着性樹脂層を形成し
てなるフィルムキャリアを提案した（特開平３−６４９
３８号公報参照）。
【０００４】該フィルムキャリアによれば、半導体素子
とリードとをボンディングする際の位置決めが容易であ
るため半導体装置の製造が極めて容易であり、さらに、
このボンディングと同時に熱接着性樹脂層によって半導
体素子を接着することができるので、接続と樹脂封止と
を同時に行うことができて製造工程が簡略化される。
とリードとをボンディングする際の位置決めが容易であ
るため半導体装置の製造が極めて容易であり、さらに、
このボンディングと同時に熱接着性樹脂層によって半導
体素子を接着することができるので、接続と樹脂封止と
を同時に行うことができて製造工程が簡略化される。
【０００５】
【発明が解決しようとする課題】本発明は、上記提案に
改良を加え、半導体素子の外部電極との接続信頼性の点
でさらに優れる半導体素子実装基板の製造方法を提供す
ることを目的とするものである。
改良を加え、半導体素子の外部電極との接続信頼性の点
でさらに優れる半導体素子実装基板の製造方法を提供す
ることを目的とするものである。
【０００６】
【課題を解決するための手段】本発明者等は鋭意検討を
重ねた結果、以下の本発明によって上記課題が達成され
ることを見出した。即ち、本発明の半導体素子実装基板
の製造方法は、導電体層、絶縁性フィルムおよび熱接着
性樹脂層の順に積層された積層物を形成する工程と、該
積層物の導電体層を、線状パターン状に形成しリードと
する工程と、該積層物の熱接着性樹脂層の側から、熱接
着性樹脂層および絶縁性フィルムを厚み方向に貫通し、
リードに当接する貫通孔を設ける工程と、該貫通孔内に
導電性物質を充填して導通路を形成する工程と、該導通
路の開口部に、半導体素子の外部電極と電気的に接続す
るための接続端子を形成する工程とを、有することを特
徴とするものである。
重ねた結果、以下の本発明によって上記課題が達成され
ることを見出した。即ち、本発明の半導体素子実装基板
の製造方法は、導電体層、絶縁性フィルムおよび熱接着
性樹脂層の順に積層された積層物を形成する工程と、該
積層物の導電体層を、線状パターン状に形成しリードと
する工程と、該積層物の熱接着性樹脂層の側から、熱接
着性樹脂層および絶縁性フィルムを厚み方向に貫通し、
リードに当接する貫通孔を設ける工程と、該貫通孔内に
導電性物質を充填して導通路を形成する工程と、該導通
路の開口部に、半導体素子の外部電極と電気的に接続す
るための接続端子を形成する工程とを、有することを特
徴とするものである。
【０００７】
【作用】本発明は、半導体素子実装基板の接続端子を熱
接着性樹脂層表面と同高にまたは熱接着性樹脂層面から
突出して設け、これによって、半導体素子の外部電極と
接続端子とを、接着剤等の絶縁性皮膜を介在させること
なく直接接続し得るようにしたものである。
接着性樹脂層表面と同高にまたは熱接着性樹脂層面から
突出して設け、これによって、半導体素子の外部電極と
接続端子とを、接着剤等の絶縁性皮膜を介在させること
なく直接接続し得るようにしたものである。
【０００８】以下に本発明を図面に基づいてさらに詳細
に説明する。図１は本発明の製造方法によって得られた
半導体素子実装基板の一実施例を示す拡大断面図であ
り、Ｓは半導体素子実装基板で、厚み方向に複数の貫通
孔５を有する絶縁性フィルム２と熱接着性樹脂層４との
積層物の絶縁性フィルム２面開口部にリード３を有し、
かつリード３形成貫通孔に導電性物質による導通路６が
形成され、該貫通孔の熱接着性樹脂層４側開口部には半
導体素子の外部電極と電気的に接続するための接続端子
７が熱接着性樹脂層４面から突出して設けられた構成と
なっている。
に説明する。図１は本発明の製造方法によって得られた
半導体素子実装基板の一実施例を示す拡大断面図であ
り、Ｓは半導体素子実装基板で、厚み方向に複数の貫通
孔５を有する絶縁性フィルム２と熱接着性樹脂層４との
積層物の絶縁性フィルム２面開口部にリード３を有し、
かつリード３形成貫通孔に導電性物質による導通路６が
形成され、該貫通孔の熱接着性樹脂層４側開口部には半
導体素子の外部電極と電気的に接続するための接続端子
７が熱接着性樹脂層４面から突出して設けられた構成と
なっている。
【０００９】上記絶縁性フィルム２としては、電気絶縁
特性を有するフィルムであれればその素材に制限はな
く、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系
樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリカ
ーボネート樹脂、シリコーン樹脂などの熱硬化性樹脂や
熱可塑性樹脂を問わず使用できる。これらのうち、耐熱
性が良好な樹脂としてポリイミド、ポリエーテルスルホ
ン、ポリフェニレンスルフィドなどの耐熱性樹脂、特に
ポリイミド樹脂を用いることが好ましい。
特性を有するフィルムであれればその素材に制限はな
く、ポリエステル系樹脂、エポキシ系樹脂、ウレタン系
樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリ
アミド系樹脂、ポリイミド系樹脂、ＡＢＳ樹脂、ポリカ
ーボネート樹脂、シリコーン樹脂などの熱硬化性樹脂や
熱可塑性樹脂を問わず使用できる。これらのうち、耐熱
性が良好な樹脂としてポリイミド、ポリエーテルスルホ
ン、ポリフェニレンスルフィドなどの耐熱性樹脂、特に
ポリイミド樹脂を用いることが好ましい。
【００１０】上記絶縁性フィルム２の厚さは任意に設定
できるが、フィルム厚の精度（バラツキ）や形成する貫
通孔の孔径精度の点からは通常、５〜２００μｍ、好ま
しくは１０〜１００μｍが望ましい。
できるが、フィルム厚の精度（バラツキ）や形成する貫
通孔の孔径精度の点からは通常、５〜２００μｍ、好ま
しくは１０〜１００μｍが望ましい。
【００１１】上記絶縁性フィルム２の片面に積層する熱
接着性樹脂層４は、半導体装置の電気的、機械的および
化学的な信頼性を向上させるために極めて重要である。
この熱接着性樹脂層４の素材としては、エポキシ系樹脂
のような熱硬化性樹脂やフッ素系樹脂のような熱可塑性
樹脂を問わず使用できる。具体的にはポリイミド系樹
脂、エポキシ系樹脂、シリコーン系樹脂、フッ素系樹脂
などが挙げられ、また熱可塑性樹脂に熱硬化性樹脂を混
合してもよい。これらのうち、耐熱性や機械的強度の点
から熱可塑性ポリイミド樹脂を用いることが好ましい。
接着性樹脂層４は、半導体装置の電気的、機械的および
化学的な信頼性を向上させるために極めて重要である。
この熱接着性樹脂層４の素材としては、エポキシ系樹脂
のような熱硬化性樹脂やフッ素系樹脂のような熱可塑性
樹脂を問わず使用できる。具体的にはポリイミド系樹
脂、エポキシ系樹脂、シリコーン系樹脂、フッ素系樹脂
などが挙げられ、また熱可塑性樹脂に熱硬化性樹脂を混
合してもよい。これらのうち、耐熱性や機械的強度の点
から熱可塑性ポリイミド樹脂を用いることが好ましい。
【００１２】上記熱可塑性ポリイミド樹脂は、耐熱性の
点から、４００℃における溶融粘度が１×１０8 ポイズ
以下、好ましくは１×１０3 〜１×１０7 ポイズのもの
を用いることが好ましく、この特性を満足しポリイミド
骨格を有するものであれば特にその構造は限定されな
い。溶融粘度が１×１０8 ポイズを越えるような高粘性
のものでは、接着の際に充分に溶融することができず、
確実な接続構造を得ることが困難である。またガラス転
移温度は耐熱性の点から４７３Ｋ以上のものを用いるこ
とが好ましい。
点から、４００℃における溶融粘度が１×１０8 ポイズ
以下、好ましくは１×１０3 〜１×１０7 ポイズのもの
を用いることが好ましく、この特性を満足しポリイミド
骨格を有するものであれば特にその構造は限定されな
い。溶融粘度が１×１０8 ポイズを越えるような高粘性
のものでは、接着の際に充分に溶融することができず、
確実な接続構造を得ることが困難である。またガラス転
移温度は耐熱性の点から４７３Ｋ以上のものを用いるこ
とが好ましい。
【００１３】このような熱可塑性ポリイミド樹脂として
は、例えばウルテム１０００（ジェネラルエレクトリッ
ク社製、ポリエーテルイミド）、ＬＡＲＣ−ＴＰＩ（三
井東圧社製、ポリイミド）、４，４’−オキシジフタル
酸二無水物と３，３’−ジアミノジフェニルスルホンか
ら得られるポリイミドなどが挙げられ、これらは、一種
または二種以上混合して用いることができる。
は、例えばウルテム１０００（ジェネラルエレクトリッ
ク社製、ポリエーテルイミド）、ＬＡＲＣ−ＴＰＩ（三
井東圧社製、ポリイミド）、４，４’−オキシジフタル
酸二無水物と３，３’−ジアミノジフェニルスルホンか
ら得られるポリイミドなどが挙げられ、これらは、一種
または二種以上混合して用いることができる。
【００１４】また、上記熱接着性樹脂層４と半導体素子
との密着性を向上させるために、シランカップリング剤
やシラン化合物を熱接着性樹脂層４中に含有させたり該
層４表面へ塗布してもよい。
との密着性を向上させるために、シランカップリング剤
やシラン化合物を熱接着性樹脂層４中に含有させたり該
層４表面へ塗布してもよい。
【００１５】このような熱接着性樹脂層４の厚みは特に
制限されないが、厚み精度（バラツキ）や接続信頼性の
点からは通常、３〜２００μｍ、好ましくは５〜１００
μｍが望ましい。
制限されないが、厚み精度（バラツキ）や接続信頼性の
点からは通常、３〜２００μｍ、好ましくは５〜１００
μｍが望ましい。
【００１６】上記リード３は、例えば金、銀、銅、ニッ
ケル、コバルトなどの各種金属、またはこれらを主成分
とする各種合金などの導電性材料によって形成され、半
導体素子の外部電極、基板Ｓの接続端子７および導通路
６を介して該半導体素子と電気的に接続され、半導体素
子の所定の機能を発揮せしめるように所望の線状パター
ンにて配線される。
ケル、コバルトなどの各種金属、またはこれらを主成分
とする各種合金などの導電性材料によって形成され、半
導体素子の外部電極、基板Ｓの接続端子７および導通路
６を介して該半導体素子と電気的に接続され、半導体素
子の所定の機能を発揮せしめるように所望の線状パター
ンにて配線される。
【００１７】上記リード３の厚みは特に制限されない
が、厚み精度（バラツキ）や接続信頼性の点からは通
常、３〜２００μｍ、好ましくは５〜１００μｍが望ま
しい。
が、厚み精度（バラツキ）や接続信頼性の点からは通
常、３〜２００μｍ、好ましくは５〜１００μｍが望ま
しい。
【００１８】上記絶縁性フィルム２と熱接着性樹脂層４
との積層物に設けられている貫通孔５は、リード３と半
導体素子上の外部電極との接続を果たすために重要であ
り、リード当接領域内または該領域とその近傍領域にリ
ードの幅よりも小さな孔間ピッチにて少なくとも１個の
貫通孔が絶縁性フィルム２と熱接着性樹脂層と４の積層
物の厚み方向に設けられる。
との積層物に設けられている貫通孔５は、リード３と半
導体素子上の外部電極との接続を果たすために重要であ
り、リード当接領域内または該領域とその近傍領域にリ
ードの幅よりも小さな孔間ピッチにて少なくとも１個の
貫通孔が絶縁性フィルム２と熱接着性樹脂層と４の積層
物の厚み方向に設けられる。
【００１９】上記貫通孔５の孔径は、隣り合う貫通孔５
同士が繋がらない程度まで大きくし、さらに孔間ピッチ
もできるだけ小さくしてリードに接する貫通孔５の数を
増やすことが、後の工程にて充填する導電性物質の電気
抵抗を小さくする上で好ましい。
同士が繋がらない程度まで大きくし、さらに孔間ピッチ
もできるだけ小さくしてリードに接する貫通孔５の数を
増やすことが、後の工程にて充填する導電性物質の電気
抵抗を小さくする上で好ましい。
【００２０】上記のようにして設けられた貫通孔５のう
ち、リード３当接領域内の貫通孔には導電性物質を充填
することによって導通路６が形成されている。さらに、
導通路６が形成されている貫通孔５のリード当接面と反
対面の熱接着性樹脂層４面開口部には接続端子７が形成
されている。
ち、リード３当接領域内の貫通孔には導電性物質を充填
することによって導通路６が形成されている。さらに、
導通路６が形成されている貫通孔５のリード当接面と反
対面の熱接着性樹脂層４面開口部には接続端子７が形成
されている。
【００２１】本発明においては、上記接続端子７は、熱
接着性樹脂層４表面と同高にまたは熱接着性樹脂層４面
から突出するようにして設けられている。例えば、この
接続端子７は熱接着性樹脂層４面より高さ０〜１００μ
ｍ、好ましくは０．１〜５０μｍ、さらに好ましくは１
〜１０μｍのバンプ状に形成される。該接続端子７の高
さが０μｍ以上であれば、接続端子７と半導体素子の外
部電極との間に熱接着性樹脂層４が回り込むことが少な
く、したがって十分な接続が得られ、一方、１００μｍ
以下であれば熱接着性樹脂層４と半導体素子とが十分に
接着することができる。
接着性樹脂層４表面と同高にまたは熱接着性樹脂層４面
から突出するようにして設けられている。例えば、この
接続端子７は熱接着性樹脂層４面より高さ０〜１００μ
ｍ、好ましくは０．１〜５０μｍ、さらに好ましくは１
〜１０μｍのバンプ状に形成される。該接続端子７の高
さが０μｍ以上であれば、接続端子７と半導体素子の外
部電極との間に熱接着性樹脂層４が回り込むことが少な
く、したがって十分な接続が得られ、一方、１００μｍ
以下であれば熱接着性樹脂層４と半導体素子とが十分に
接着することができる。
【００２２】導通路６および接続端子７を構成する導電
性物質としては、例えば金、銀、銅、ニッケル、すず、
鉛、パラジウム、ロジウムなどの各種金属を用いること
ができるが、単一の金属物質に限定されず合金もしくは
数種類の金属を用い多層構造とすることもできる。この
ように導電性物質を多層構造としたものとして、例えば
図２に示すような３層構造のものが例示される。同図に
示す例では、貫通孔５のリード３当接側には安価な金属
物質（例えば銅、鉛等）よりなる第１層が、該貫通孔５
の熱接着性樹脂層４側開口部には接続信頼性の高い金属
物質（例えば金、銀等）よりなる第３層（接続端子７）
が設けられ、該第１層と第３層との間には、第１層と第
３層とを構成する金属物質間の相互反応を防止し得る金
属物質（例えばニッケル、クロム等）よりなる第２層が
設けられた構成となっている。なお上記第３層におい
て、金、銀等の金属物質は硬度が低いため、これを用い
て第３層を構成すると、加圧接続時に金属が変形するこ
とにより接触面積が増加するため特に好適である。
性物質としては、例えば金、銀、銅、ニッケル、すず、
鉛、パラジウム、ロジウムなどの各種金属を用いること
ができるが、単一の金属物質に限定されず合金もしくは
数種類の金属を用い多層構造とすることもできる。この
ように導電性物質を多層構造としたものとして、例えば
図２に示すような３層構造のものが例示される。同図に
示す例では、貫通孔５のリード３当接側には安価な金属
物質（例えば銅、鉛等）よりなる第１層が、該貫通孔５
の熱接着性樹脂層４側開口部には接続信頼性の高い金属
物質（例えば金、銀等）よりなる第３層（接続端子７）
が設けられ、該第１層と第３層との間には、第１層と第
３層とを構成する金属物質間の相互反応を防止し得る金
属物質（例えばニッケル、クロム等）よりなる第２層が
設けられた構成となっている。なお上記第３層におい
て、金、銀等の金属物質は硬度が低いため、これを用い
て第３層を構成すると、加圧接続時に金属が変形するこ
とにより接触面積が増加するため特に好適である。
【００２３】このような半導体素子実装基板Ｓに半導体
素子の外部電極を接続した場合、接続と樹脂封止とを同
時に行うことができて製造工程を簡略化できる上、接続
端子７と半導体素子の外部電極との間に接着剤などの絶
縁性皮膜が介在しない直接接続とすることができるた
め、電気的に安定であり信頼性も高いものとなる。
素子の外部電極を接続した場合、接続と樹脂封止とを同
時に行うことができて製造工程を簡略化できる上、接続
端子７と半導体素子の外部電極との間に接着剤などの絶
縁性皮膜が介在しない直接接続とすることができるた
め、電気的に安定であり信頼性も高いものとなる。
【００２４】図３は本発明によって得られた半導体素子
実装基板Ｓを用いてなる半導体装置の一例を示す拡大断
面図であり、半導体素子１は、片側表面にアルミニウム
電極の外部電極８を有し、この電極８と上記半導体素子
実装基板Ｓの接続端子７とを通常の接着により電気接続
することによって、樹脂封止された半導体装置が構成さ
れている。
実装基板Ｓを用いてなる半導体装置の一例を示す拡大断
面図であり、半導体素子１は、片側表面にアルミニウム
電極の外部電極８を有し、この電極８と上記半導体素子
実装基板Ｓの接続端子７とを通常の接着により電気接続
することによって、樹脂封止された半導体装置が構成さ
れている。
【００２５】本発明によって得られた半導体素子実装基
板は、単独で用いてもよいが、例えば図４に示すよう
に、従来公知の方法でリード３を介して外部基板と接続
してもよい。図４においては、半導体素子実装基板Ｓの
リード３と外部基板の電極とが、金、銀、銅、ニッケル
等の導電性物質を介在させて接続されている。また、該
リード３は、ポリイミド系樹脂、ポリエステル系樹脂、
ポリアミド系樹脂等よりなるカバーコートで被覆されて
いる。
板は、単独で用いてもよいが、例えば図４に示すよう
に、従来公知の方法でリード３を介して外部基板と接続
してもよい。図４においては、半導体素子実装基板Ｓの
リード３と外部基板の電極とが、金、銀、銅、ニッケル
等の導電性物質を介在させて接続されている。また、該
リード３は、ポリイミド系樹脂、ポリエステル系樹脂、
ポリアミド系樹脂等よりなるカバーコートで被覆されて
いる。
【００２６】本発明の半導体素子実装基板の製造は、例
えば、接続端子を形成する工程を、絶縁性フィルムと熱
接着性樹脂層とを積層させる工程よりも後に行うことに
よってなされる。
えば、接続端子を形成する工程を、絶縁性フィルムと熱
接着性樹脂層とを積層させる工程よりも後に行うことに
よってなされる。
【００２７】ここで、例えば絶縁性フィルムに接続端子
を形成した後に熱接着性樹脂層を設けるようにすると、
接続端子が熱接着性樹脂で覆われやすくなるが、本発明
においては接続端子を形成するよりも前に熱接着性樹脂
層を設けておくようにするため、接続端子を、熱接着性
樹脂で覆われないようにして形成することが容易であ
り、したがって半導体素子の外部電極と該接続端子との
接続を、電気的に安定で信頼性も高いものとすることが
できる。
を形成した後に熱接着性樹脂層を設けるようにすると、
接続端子が熱接着性樹脂で覆われやすくなるが、本発明
においては接続端子を形成するよりも前に熱接着性樹脂
層を設けておくようにするため、接続端子を、熱接着性
樹脂で覆われないようにして形成することが容易であ
り、したがって半導体素子の外部電極と該接続端子との
接続を、電気的に安定で信頼性も高いものとすることが
できる。
【００２８】図５は、本発明の半導体素子実装基板の製
造方法の一実施例を示す模式図である。以下、同図に基
づき本発明の方法を工程にしたがって説明する。
造方法の一実施例を示す模式図である。以下、同図に基
づき本発明の方法を工程にしたがって説明する。
【００２９】ａ．まず、図５（ａ）に示すように、導電
体層３０、絶縁性フィルム２および熱接着性樹脂層４を
この順に積層させる。
体層３０、絶縁性フィルム２および熱接着性樹脂層４を
この順に積層させる。
【００３０】この積層物は、例えば、金属箔上に溶液状
の樹脂材料を塗布する方法等によって絶縁性フィルム２
を形成し、さらに熱接着性樹脂層４を上記絶縁性フィル
ム２上に全面もしくはパターン状に塗布したり、フィル
ムやリボン状にしたものを熱接着することによって得ら
れる。該絶縁性フィルム２および熱接着性樹脂層４のそ
れぞれにポリイミド系樹脂を用いる場合は、いずれもポ
リイミド前駆体の状態で塗布により積層し、加熱、脱水
閉環してイミド化することが、両層の接着性の点から好
ましい。
の樹脂材料を塗布する方法等によって絶縁性フィルム２
を形成し、さらに熱接着性樹脂層４を上記絶縁性フィル
ム２上に全面もしくはパターン状に塗布したり、フィル
ムやリボン状にしたものを熱接着することによって得ら
れる。該絶縁性フィルム２および熱接着性樹脂層４のそ
れぞれにポリイミド系樹脂を用いる場合は、いずれもポ
リイミド前駆体の状態で塗布により積層し、加熱、脱水
閉環してイミド化することが、両層の接着性の点から好
ましい。
【００３１】ｂ．ついで、図５（ｂ）に示すように、上
記のようにして得られた積層物の導電体層３０をエッチ
ング等により所定の線状パターン状に形成してリード３
を設ける。
記のようにして得られた積層物の導電体層３０をエッチ
ング等により所定の線状パターン状に形成してリード３
を設ける。
【００３２】ｃ．ついで、図５（ｃ）に示すように、上
記積層物の絶縁性フィルム２および熱接着性樹脂層４の
厚み方向に貫通孔５を設ける。上記貫通孔５は、機械加
工やレーザー加工、光加工、化学エッチングなどの方法
を用い、任意の孔径や孔間ピッチにて設けることがで
き、例えばエキシマレーザーの照射による穿孔加工を行
うことが好ましい。
記積層物の絶縁性フィルム２および熱接着性樹脂層４の
厚み方向に貫通孔５を設ける。上記貫通孔５は、機械加
工やレーザー加工、光加工、化学エッチングなどの方法
を用い、任意の孔径や孔間ピッチにて設けることがで
き、例えばエキシマレーザーの照射による穿孔加工を行
うことが好ましい。
【００３３】ｄ．ついで、図５（ｄ）に示すように、上
記のようにして設けられた貫通孔５のうちのリード３当
接領域内の貫通孔に、導電性物質を充填して導通路６を
形成し、さらに、該導通路６が形成されている貫通孔の
リード当接面と反対面の熱接着性樹脂層４面開口部に接
続端子７を形成して、半導体素子実装基板Ｓを得る。
記のようにして設けられた貫通孔５のうちのリード３当
接領域内の貫通孔に、導電性物質を充填して導通路６を
形成し、さらに、該導通路６が形成されている貫通孔の
リード当接面と反対面の熱接着性樹脂層４面開口部に接
続端子７を形成して、半導体素子実装基板Ｓを得る。
【００３４】上記導通路６および接続端子７の形成は、
例えばリード３を電極として電解メッキすることによっ
て、リード３当接領域内の貫通孔にのみ選択的に行うこ
とができる。
例えばリード３を電極として電解メッキすることによっ
て、リード３当接領域内の貫通孔にのみ選択的に行うこ
とができる。
【００３５】図５に示す例では、接続端子７を形成する
工程（ｄ）を、絶縁性フィルム２と熱接着性樹脂層４と
を積層させる工程（ａ）よりも後に行うようにしてい
る。このため、接続端子７を、熱接着性樹脂で覆われな
いようにして形成することが容易であり、したがって半
導体素子の外部電極と接続端子７との接続を電気的に安
定で信頼性も高いものとすることができる。
工程（ｄ）を、絶縁性フィルム２と熱接着性樹脂層４と
を積層させる工程（ａ）よりも後に行うようにしてい
る。このため、接続端子７を、熱接着性樹脂で覆われな
いようにして形成することが容易であり、したがって半
導体素子の外部電極と接続端子７との接続を電気的に安
定で信頼性も高いものとすることができる。
【００３６】
【実施例】以下に本発明の実施例を示し、さらに具体的
に説明する。
に説明する。
【００３７】実施例１
銅箔１８μｍ上に、ポリイミド樹脂層１０μｍと熱接着
性樹脂（ポリイミド系樹脂）層１０μｍとが積層された
三層基材であるＭＴフレックス（三井東圧社製）を用
い、銅箔を所定パターン状にエッチングしてリードを形
成し、半導体素子の接続を意図するリード近傍領域の樹
脂層表面に発振波長２４８ｎｍのＫｒＦエキシマレーザ
ー光をマスクを通して照射してドライエッチングを施
し、両樹脂層に６０μｍφ、ピッチ２００μｍの貫通孔
を５個／ｍｍで５ｃｍ2の領域に設けた。次いで、銅箔
表面にレジストを塗工、硬化させて絶縁し、銅箔部を電
極に接続して６０℃のＮｉメッキ浴に浸漬し、銅箔をマ
イナス極とし二層フィルムの貫通孔部にＮｉメッキを成
長させ、樹脂層表面からやや突出した時点（突出高さ３
μｍ）でＮｉメッキ処理を中断し、水洗後、６０℃のＡ
ｕメッキ浴に浸漬し、Ｎｉメッキの上にさらにＡｕメッ
キを１μｍ成長させた。この後、塗工したレジスト層を
剥離して、半導体素子実装基板を得た。
性樹脂（ポリイミド系樹脂）層１０μｍとが積層された
三層基材であるＭＴフレックス（三井東圧社製）を用
い、銅箔を所定パターン状にエッチングしてリードを形
成し、半導体素子の接続を意図するリード近傍領域の樹
脂層表面に発振波長２４８ｎｍのＫｒＦエキシマレーザ
ー光をマスクを通して照射してドライエッチングを施
し、両樹脂層に６０μｍφ、ピッチ２００μｍの貫通孔
を５個／ｍｍで５ｃｍ2の領域に設けた。次いで、銅箔
表面にレジストを塗工、硬化させて絶縁し、銅箔部を電
極に接続して６０℃のＮｉメッキ浴に浸漬し、銅箔をマ
イナス極とし二層フィルムの貫通孔部にＮｉメッキを成
長させ、樹脂層表面からやや突出した時点（突出高さ３
μｍ）でＮｉメッキ処理を中断し、水洗後、６０℃のＡ
ｕメッキ浴に浸漬し、Ｎｉメッキの上にさらにＡｕメッ
キを１μｍ成長させた。この後、塗工したレジスト層を
剥離して、半導体素子実装基板を得た。
【００３８】この半導体素子実装基板の樹脂層面に形成
したバンプ状接続端子と半導体素子の外部電極とを接合
し３００℃、３０ｋｇ／ｃｍ2 で２０秒間加熱圧着し
て、熱接着性樹脂層と半導体素子とを接着した。電極と
リードとは電気的に接続されていることが確認された。
また、この試料を８５℃／８５％ＲＨに調整された恒温
恒湿機中に１０００時間放置した後の初期接続抵抗に対
する接続抵抗変化率は１０％であった。
したバンプ状接続端子と半導体素子の外部電極とを接合
し３００℃、３０ｋｇ／ｃｍ2 で２０秒間加熱圧着し
て、熱接着性樹脂層と半導体素子とを接着した。電極と
リードとは電気的に接続されていることが確認された。
また、この試料を８５℃／８５％ＲＨに調整された恒温
恒湿機中に１０００時間放置した後の初期接続抵抗に対
する接続抵抗変化率は１０％であった。
【００３９】実施例２
上記実施例１において、導電性物質としてＮｉメッキを
樹脂層表面より２μｍ低い位置まで成長させ、Ｎｉメッ
キの上にさらにＡｕメッキを１０μｍ成長させる以外は
全て同様にして半導体素子実装基板を作製した。得られ
た半導体素子実装基板に実施例１と同様にして半導体素
子を実装したところ、電極間の接続状態は良好であっ
た。また、この試料を８５℃／８５％ＲＨに調整された
恒温恒湿機中に１０００時間放置した後の初期接続抵抗
に対する接続抵抗変化率は５％であった。
樹脂層表面より２μｍ低い位置まで成長させ、Ｎｉメッ
キの上にさらにＡｕメッキを１０μｍ成長させる以外は
全て同様にして半導体素子実装基板を作製した。得られ
た半導体素子実装基板に実施例１と同様にして半導体素
子を実装したところ、電極間の接続状態は良好であっ
た。また、この試料を８５℃／８５％ＲＨに調整された
恒温恒湿機中に１０００時間放置した後の初期接続抵抗
に対する接続抵抗変化率は５％であった。
【００４０】実施例３
上記実施例１において、導電性物質としてＣｕメッキを
樹脂層表面より３μｍ突出させ、Ｃｕメッキの上にさら
にＡｕメッキを１μｍ成長させる以外は全て同様にして
半導体素子実装基板を作製した。得られた半導体素子実
装基板に実施例１と同様にして半導体素子を実装したと
ころ、電極間の接続状態は良好であった。また、この試
料を８５℃／８５％ＲＨに調整された恒温恒湿機中に１
０００時間放置した後の初期接続抵抗に対する接続抵抗
変化率は７％であった。
樹脂層表面より３μｍ突出させ、Ｃｕメッキの上にさら
にＡｕメッキを１μｍ成長させる以外は全て同様にして
半導体素子実装基板を作製した。得られた半導体素子実
装基板に実施例１と同様にして半導体素子を実装したと
ころ、電極間の接続状態は良好であった。また、この試
料を８５℃／８５％ＲＨに調整された恒温恒湿機中に１
０００時間放置した後の初期接続抵抗に対する接続抵抗
変化率は７％であった。
【００４１】比較例１
上記実施例１において、導電性物質としてＮｉメッキを
樹脂層表面より５μｍ低い位置まで成長させ、Ｎｉメッ
キの上にさらにＡｕメッキを１μｍ成長させる以外は全
て同様にして半導体素子実装基板を作製した。得られた
半導体素子実装基板に実施例１と同様にして半導体素子
を実装し、電極間の接続抵抗を測定したが、電極間に熱
接着性樹脂が流れ込んでしまい導通は見られなかった。
樹脂層表面より５μｍ低い位置まで成長させ、Ｎｉメッ
キの上にさらにＡｕメッキを１μｍ成長させる以外は全
て同様にして半導体素子実装基板を作製した。得られた
半導体素子実装基板に実施例１と同様にして半導体素子
を実装し、電極間の接続抵抗を測定したが、電極間に熱
接着性樹脂が流れ込んでしまい導通は見られなかった。
【００４２】
【発明の効果】以上詳述したように、本発明は、半導体
素子実装基板の接続端子を熱接着性樹脂層表面と同高に
または熱接着性樹脂層面から突出して設けたものである
ので、半導体素子の外部電極と接続端子とを、接着剤等
の絶縁性皮膜を介在させることなく直接接続することが
可能である。
素子実装基板の接続端子を熱接着性樹脂層表面と同高に
または熱接着性樹脂層面から突出して設けたものである
ので、半導体素子の外部電極と接続端子とを、接着剤等
の絶縁性皮膜を介在させることなく直接接続することが
可能である。
【００４３】したがって、半導体素子の外部電極と接続
端子との接続を、電気的に安定で信頼性も高いものとす
ることができる。
端子との接続を、電気的に安定で信頼性も高いものとす
ることができる。
【図１】本発明によって得られた半導体素子実装基板の
一実施例を示す模式断面図である。
一実施例を示す模式断面図である。
【図２】本発明によって得られた半導体素子実装基板の
他の実施例を示す模式断面図である。
他の実施例を示す模式断面図である。
【図３】本発明によって得られた半導体素子実装基板を
用いてなる半導体装置の一例を示す模式断面図である。
用いてなる半導体装置の一例を示す模式断面図である。
【図４】本発明によって得られた半導体素子実装基板を
用いてなる半導体装置の他の例を示す模式断面図であ
る。
用いてなる半導体装置の他の例を示す模式断面図であ
る。
【図５】本発明の半導体素子実装基板の製造工程を示す
模式図である。
模式図である。
２ 絶縁性フィルム
３ リード
４ 熱接着性樹脂層
５ 貫通孔
６ 導通路
７ 接続端子
Ｓ 半導体素子実装基板
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−102474（ＪＰ，Ａ)
特開 平８−195417（ＪＰ，Ａ)
特開 平３−64938（ＪＰ，Ａ)
特開 平３−177034（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 23/12
Claims (3)
- 【請求項１】 導電体層、絶縁性フィルムおよび熱接着
性樹脂層の順に積層された積層物を形成する工程と、 該積層物の導電体層を、線状パターン状に形成しリード
とする工程と、 該積層物の熱接着性樹脂層の側から、熱接着性樹脂層お
よび絶縁性フィルムを厚み方向に貫通し、リードに当接
する貫通孔を設ける工程と、 該貫通孔内に導電性物質を充填して導通路を形成する工
程と、 該導通路の開口部に、半導体素子の外部電極と電気的に
接続するための接続端子を形成する工程とを、 有することを特徴とする、半導体素子実装基板の製造方
法。 - 【請求項２】 上記接続端子を、熱接着性樹脂層の表面
と同じ高さ、または熱接着性樹脂層の表面から突出する
ように形成する、請求項１記載の製造方法。 - 【請求項３】 導通路と接続端子とからなる構造が３層
構造であって、 該３層構造は、貫通孔のリード当接側に銅または鉛から
なる第１層が設けられ、該貫通孔の熱接着性樹脂層側の
開口部には金または銀からなる第３層が接続端子として
設けられ、第１層と第３層との間にはニッケルまたはク
ロムからなる第２層が設けられてなるものである、請求
項１記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04762995A JP3455602B2 (ja) | 1995-03-07 | 1995-03-07 | 半導体素子実装基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04762995A JP3455602B2 (ja) | 1995-03-07 | 1995-03-07 | 半導体素子実装基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250541A JPH08250541A (ja) | 1996-09-27 |
| JP3455602B2 true JP3455602B2 (ja) | 2003-10-14 |
Family
ID=12780522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04762995A Expired - Fee Related JP3455602B2 (ja) | 1995-03-07 | 1995-03-07 | 半導体素子実装基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3455602B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3973340B2 (ja) | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| JP2007067245A (ja) * | 2005-08-31 | 2007-03-15 | Sumitomo Bakelite Co Ltd | フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法 |
| JP5039908B2 (ja) * | 2005-10-17 | 2012-10-03 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP2012195465A (ja) * | 2011-03-17 | 2012-10-11 | Canon Inc | 貫通電極基板及びその製造方法 |
| KR20190125888A (ko) * | 2018-04-30 | 2019-11-07 | 에스케이하이닉스 주식회사 | 반도체 다이들을 스택하는 방법 |
-
1995
- 1995-03-07 JP JP04762995A patent/JP3455602B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250541A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3205548B2 (ja) | 多層フレキシブル配線板 | |
| US5746868A (en) | Method of manufacturing multilayer circuit substrate | |
| KR100272156B1 (ko) | 배선기판 조립체와 그 전기적 접합부 형성방법 | |
| US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
| EP0368262B1 (en) | Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device | |
| US8110245B2 (en) | Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument | |
| JP2899540B2 (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH08316271A (ja) | フィルムキャリアおよびこれを用いた半導体装置 | |
| US9426887B2 (en) | Wiring board and electronic device using the same | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| CN107770946A (zh) | 印刷布线板及其制造方法 | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO1998043295A1 (fr) | Plaquette de circuit et son procede de production | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JP2001250842A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US9673063B2 (en) | Terminations | |
| JPH05258790A (ja) | 異方導電性接着フィルムおよびこれを用いた接続構造 | |
| JP2634672B2 (ja) | 半導体装置 | |
| JP2000013029A (ja) | 高密度配線基板、その製造方法、及びそれを用いた電子装置 | |
| JP2008024941A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |