JP5039908B2

JP5039908B2 - 半導体装置の製造方法

Info

Publication number: JP5039908B2
Application number: JP2006281306A
Authority: JP
Inventors: 恵一郎林; 敬彦中村
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2005-10-17
Filing date: 2006-10-16
Publication date: 2012-10-03
Anticipated expiration: 2026-10-16
Also published as: JP2008066685A

Description

本発明は、半導体装置の製造方法に関する。

近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においてもベアチップ実装に適した半導体装置が強く要望されるようになってきた。このような半導体装置では、ＩＣチップと回路基板とを直接実装する信頼度の高い接続構造が必要である。

例えば、特許文献１には、ベアチップ実装における高密度化や多端子接続性を確保しながら導電ペーストによるバンプレスによる構成が可能な半導体装置およびその製造方法が開示されている。
この技術について簡単に説明すると、図１４に示すように、まず、両面に離型フィルムを張り合わせた被圧縮性を有する多孔質基材を予備圧縮する（ステップＳ１０１）。次に、この予備圧縮した多孔質基材の所定部位に貫通孔を明ける（ステップＳ１０２）。次に、貫通孔に導電性ペーストを充填する（ステップＳ１０３）。次に、多孔質基材の離型フィルムを剥離した一方の面にＩＣチップの電極パッド形成面を、電極パッドが貫通孔に合致するように位置合わせして接合する（ステップＳ１０４）。次に、多孔質基材の離型フィルムを剥離した他方の面に金属箔層を貼り合わせる（ステップＳ１０５）。次に、ＩＣチップおよび金属箔層を取り付けた多孔質基材を加熱圧縮し、導電性ペースト中の導電物質を緻密化する（ステップＳ１０６）。次に、金属箔層に貫通孔の導電性ペーストにつながる所定の導体パターンを形成するためのレジストパターンを形成する（ステップＳ１０７）。そして、レジストパターンを介して金属箔層をエッチング処理することにより、所定形状の導体パターンを得ている（ステップＳ１０８）。
特開平７−８６３３１号公報

しかしながら、特許文献１に記載された技術では、電子機器を支持する基材として多孔質基材を用いているため、多孔質基材を予備圧縮するための工程が必要になる、また、多孔質基材の導電性ペーストを充填した後に電子部品と導電性ペーストを電気的に接続させるときに、導電性ペーストごと多孔質基材を加熱・加圧する工程が必要になる、というように製造工程が複雑になる問題があった。
また、電子機器を支持する基材として被圧縮性を有する多孔質基材に限定されるため廉価な一般的に使用される絶縁基材を使用できないため、汎用性が低下するという問題があった。

本発明は、上記事情に鑑みてなされたもので、小型化・高密度化が図れるのに加えて、工程の大幅な簡素化が図れかつ電子機器を支持する基材として廉価な一般的に使用される絶縁基材を利用することができる半導体装置の製造方法を提供することを目的とするものである。

本発明の半導体装置の製造方法は、電気絶縁性基材の所定箇所に貫通孔を形成する孔明け工程と、前記電気絶縁性基材の一方の面にＩＣチップの電極パッド形成面を前記貫通孔と位置合わせして接合する接合工程と、前記電気絶縁性基材の一方の面とは逆側の他方の面にレジストパターンを形成するレジストパターン形成工程と、前記電気絶縁性基材の他方の面から、前記レジストパターンを用いたメッキ法により、前記電気絶縁性基材の貫通孔に貫通電極を形成すると同時に、前記電気絶縁性基材の他方の面に前記貫通電極と電気的に接続する導体パターンを有する金属箔層を形成する金属メッキ工程と、前記レジストパターンを除去するレジストパターン除去工程と、を有することを特徴とする。
本発明によれば、ＩＣチップの電極パッドと導体パターンとをバンプを介さずに、メッキ法により形成された貫通電極により直接接続してから、小型化・高密度化が図れる。また、被圧縮性を有する多孔質基材の貫通孔に導電性ペーストを充填して電気的に接続させる場合に比べて、多孔質基材を予備圧縮するための工程や、その後の導電性ペーストごと多孔質基材を加熱・加圧する工程が不要になり、大幅に簡易かつ短時間な工程で半導体装置を製造することが可能となる。また、電気絶縁性基材として廉価な一般的絶縁基材を利用することも可能となる。さらに、電気絶縁性基材の貫通孔に貫通電極を形成すると同時に、電気絶縁性基材の他方の面に金属箔層を形成するから、この点においても、大幅に簡易かつ短時間な工程で半導体装置を製造することが可能となる。

本発明の半導体装置の製造方法では、前記接合工程の前に、前記電気絶縁基材の他方の面に導電性を有するメッキ用シード層を設けるシード層形成工程を有することが好ましい。
これにより、メッキ用シード層を介して金属メッキ層を電気絶縁基材に固着させることができ、金属メッキ層をより確実に固着できるからである。

また、本発明の半導体装置の製造方法は、電気絶縁性基材の所定箇所に貫通孔を形成する孔明け工程と、前記電気絶縁性基材の一方の面にＩＣチップの電極パッド形成面を前記貫通孔と位置合わせして接合する接合工程と、前記電気絶縁性基材の他方の面から、印刷法により、前記電気絶縁性基材の貫通孔に貫通電極を形成するための導電ペーストを充填すると同時に、前記電気絶縁性基材の他方の面に前記貫通電極と電気的に接続する導体パターンを有する金属箔層を形成するための導電ペーストを塗布する印刷工程と、前記印刷工程の導電ペーストを硬化させる加熱工程と、を有することを特徴とする。

本発明の半導体装置の製造方法は、電気絶縁性基材の所定の位置に設けた貫通孔にメッキ法または印刷法によって貫通電極を形成し、この貫通電極を介して導体パターンとＩＣチップの電極パッドとを直接接続するので、小型化・高密度化が図れるほか、被圧縮性を有する多孔質基材の貫通孔に導電性ペーストを充填して電気的接続させる場合に比べて、多孔質基材を予備圧縮するための工程や、その後の導電性ペーストごと多孔質基材を加熱・加圧する工程が不要になり、大幅に簡易かつ短時間な工程で半導体装置を製造することが可能となる。また、電気絶縁性基材として廉価な一般的に使用される絶縁基材を利用することも可能となる。さらに、電気絶縁性基材の貫通孔に貫通電極を形成すると同時に、電気絶縁性基材の他方の面に金属箔層を形成するから、この点においても、大幅に簡易かつ短時間な工程で半導体装置を製造することが可能となり、しかも、ＩＣチップと金属箔層との電気的接続の確実性を高めることができる。

また、前記貫通電極をメッキ法により形成する場合には、導電ペーストを貫通孔に充填し接続する方法よりも接続抵抗値が低く、高温高湿環境における非常に高い接続の信頼性を得ることができる。また、高価な導電ペーストに限定されない材料を使用できるので安価に製造できる。
また、アディティブ法およびセミアディティブ法を使用すれば、導体パターン形成と同時に貫通電極が形成されるため、短時間でかつ低コストで半導体装置を製造できる。
また、上記貫通電極を印刷法により形成する場合には、工程のさらなる簡素化並び製作時間の短縮化を図ることができる。

以下、本発明の各実施形態について説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態を示す半導体装置の製造方法により製造される半導体装置の断面図である。ここに示す第１実施形態は、電気絶縁基板として最も薄い可撓性フィルム基材３を使用した例である。
図において符号１はＩＣチップである。ＩＣチップの所定位置には電極パッド２が設けられている。
ＩＣチップ１は、シリコンウエハ上に回路素子等を集積化し、チップ状に分割したもので、公知の各種ＩＣチップの使用が可能である。また、ＩＣチップ１上の電極パッド２は、微量のシリコンや銅を含むアルミニウム電極で構成してあるが、その表面にニッケル、銅、金などの各種電極材料を設けても差し支えない。
ＩＣチップ１は、前記可撓性フィルム基材３の一方の面３ａに取り付けられる。なお、ここでは、可撓性フィルム基材３において、ＩＣチップ１が接合される面を一方の面３ａ、それとは逆側の面を他方の面３ｂという。

このとき、ＩＣチップ１は、電極パッド２の位置が可撓性フィルム基材３に予め形成された貫通孔３ｃに合致するように、ＩＣチップ１の電極パッド形成面を位置決めされて、可撓性フィルム基材３の一方の面３ａに接合される。可撓性フィルム基材３の他方の面３ｂには金属箔層５が設けられている。この金属箔層５には、所定の導体パターンが形成されている。なお、導体パターンは、回路を形成するための導体パターン（狭義の意の導体パターン）のみならず、外部接続のためのリード端子を含む場合もある。また、可撓性フィルム基材３の貫通孔３ｃには、メッキ法により貫通電極４が設けられている。この貫通電極４を介してＩＣチップ１の電極パッド２と金属箔層５の導体パターンとが電気的に接続されている。

上記半導体装置では、アディティブ法で導体パターンを形成することにより、ＩＣチップ１の電極パッド２と導体パターンとをバンプを介さずに直接接続している。

次に、上記半導体装置の製造方法について図２および図３（ａ）〜（ｅ）を参照しながら説明する。図２は、半導体装置の製造方法の各工程を説明するフロー図、図３（ａ）〜（ｅ）は各工程の半導体装置の製作途中の断面図である。
まず、可撓性フィルム基材３用の可撓性フィルム基材１２を用意する。この可撓性フィルム基材１２としては、回路パターンを形成する工程とＩＣチップを実装する工程における熱プロセスに耐えるだけの耐熱性を備えていれば良く、上述したアラミドフィルムとは異なるプラスチックフィルムを用いてもよい。具体的には、ポリカーボネイト、ポリエーテルサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリイミド、ポリアミド、液晶ポリマーなどから選択される。耐熱性や耐薬品性を考慮した場合、ポリイミドフィルムが好適に採用される。また、低誘電損失など電気的特性を考慮した場合、液晶ポリマーが好適に採用される。

このほかに可撓性のガラス繊維補強樹脂板を採用することも可能である。ガラス繊維補強樹脂板の樹脂としては、エポキシ、ポリフェニレンサルファイド、ポリフェニレンエーテル、マレイミド（共）重合樹脂、ポリアミド、ポリイミドなどが挙げられる。

図３（ｂ）に示すように、可撓性フィルム基材１２の所定の箇所にドライエッチング、ウエットエッチングおよびレーザ加工法などを利用して貫通孔１３を形成する。つまり、孔明け工程（ステップＳ１）である。

次に、図３（ｃ）に示すように可撓性フィルム基材１２の一方の面１２ａにＩＣチップ１の電極パッド形成面を電極パッド２と貫通孔１３とを位置合わせして接合して固定する。つまり、ＩＣチップの可撓性フィルム基材１２への接合工程（ステップＳ２）である。
次に、図３（ｃ）に示すように、可撓性フィルム基材１２の一方の面１２ａとは逆側の他方の面１２ｂに導体パターンをアディティブ法で製造するためのレジストパターン１４を形成する。つまり、レジストパターン形成工程（ステップＳ３）である。メッキ金属が付着するのを防止するレジストパターン１４の形成は、薄膜形成後公知のリソグラフィ工程を用いた方法でも、あるいは印刷法を用いた方法でもよい。

次に、図３（ｄ）に示すように、貫通孔１３にメッキをして貫通電極４を作製すると同時に、可撓性フィルム基材１２の他方の面１２ｂ上に、導体パターンを有する金属箔層５を作製する。つまり、金属メッキ工程（ステップＳ４）である。

次に、図３（ｅ）に示すように、レジストパターン１４を剥離し、導体パターンによる回路を形成すること、つまりレジストパターン除去工程（ステップ５）を経て、図１に示すような半導体装置を得ることができる。

なお、第１実施形態では、メッキ法により、導体パターンを有する金属箔層５と貫通電極４とを同時一体的に形成しているが、これに限られることなく、メッキ法により貫通電極４のみを設け、金属箔層５は、エッチング法により形成しても良い。
＜第２実施形態＞

図４（ａ）〜（ｅ）は、本発明の第２実施形態である、半導体装置の製造方法を説明するためのものであって、同製造方法の各工程の半導体装置の製作途中の断面図である。
第２実施形態では、まず、図４（ａ）に示すように、他方の面１２ｂの表面にメッキ用シード層１１を例えばスパッタリング等の加工方法により形成した可撓性フィルム基材１２を準備する（シード層形成工程）。この可撓性フィルム基材１２としては、前記第１実施形態で説明したものと同様な材料が用いられる。メッキ用シード層１１には可撓性フィルム基材とのメッキの密着性を上げるため、ニッケルおよびクロムの材料またはそれらの複合材料が用いられる。

次に、図４（ｂ）に示すように、可撓性フィルム基材１２の所定の箇所に、ドライエッチング、ウエットエッチングおよびレーザ加工法などを利用して、メッキ用シード層１１ごと貫通するように貫通孔１３を形成する（孔明け工程）。

次に、図４（ｃ）に示すように可撓性フィルム基材１２のメッキ用シード層に相対する面、つまり可撓性フィルム基材１２の前記他方の面とは逆側の一方の面１２ａにＩＣチップ１の電極パッド形成面を、電極パッド２と貫通孔１３とを位置合わせして固定して接合する（接合工程）。また、図４（ｃ）に示すように導体パターンをセミアディティブ法で製造するためのレジストパターン１４を、メッキ用シード層１１上に形成する（レジストパターン形成工程）。

次に、図４（ｄ）に示すように、貫通孔１３にメッキをして貫通電極４を作製すると同時に、導体パターンを有する金属箔層５を作製する（金属メッキ工程）。
次に、図４（ｅ）に示すように、レジストパターン１４を剥離し、かつメッキ用シード層１１をエッチングすることにより、導体パターンによる回路を有する、図１に示す半導体装置を得る。

この方法では、可撓性フィルム基材１２の他方の面１２ｂに予めメッキ用シード層１１を形成しているので、可撓性フィルム基材１２上に金属メッキによって導体パターンを有する金属箔層５を作製するとき、該金属箔層５と可撓性フィルム基材１２との接合強度を高めることができ、半導体装置の品質を向上させることができる。
＜第３実施形態＞

図５（ａ）〜（ｆ）は、本発明の第３実施形態である、半導体装置の製造方法を説明するためのものであって、同製造方法の各工程の半導体装置の製作途中の断面図である。
第３実施形態では、まず、図５（ａ）に示すように、片面、つまり他方の面１２ｂに金属箔層５を張り付けた可撓性フィルム基材１２を準備する。この可撓性フィルム基材１２としては、半導体装置の製造方法の第１実施形態と同様な材料が用いられる。金属箔層５を張り付け方法は接着剤による銅箔張り合わせ法、キャスティング法、ラミネート法、およびスパッタリング・メッキ法いずれの方法でも良い。

次に、図５（ｂ）に示すように、可撓性フィルム基材１２の所定の箇所にドライエッチング、ウエットエッチングおよびレーザ加工法などを利用して金属箔層５ごと貫通するように貫通孔１３を形成する。

次に、図５（ｃ）に示すように可撓性フィルム基材１２の金属箔層５に相対する面、つまり一方の面１２ａに予め設けられた離型フィルムを剥離し、この剥離した一方の面１２ａにＩＣチップ１の電極パッド形成面を、電極パッド２が貫通孔１３に合致するよう位置合わせして固定する。

次に、図５（ｄ）に示すように、貫通孔１３にメッキをして貫通電極４を作製する。このとき、貫通孔１３以外のところは、金属メッキが付着しないようにレジスト材で覆ってもよく、あるいはそのまま金属箔層５上に金属メッキを付着させても良い。金属箔層５上の金属メッキ層は、後述するエッチング工程で金属箔層５とともに除去すればよい。
次に、図５（ｅ）に示すように、金属箔層５の所定の導体パターンを作製するために、レジストパターン１４を形成し、金属箔層５の所定部分をエッチングすることにより導体パターンによる回路を形成する。

次に、図５（ｆ）に示すように、レジストパターン１４を剥離することで、図１に示すような半導体装置を得る。
なお、第３実施形態では、貫通電極４をメッキ法によって形成する例に挙げて、可撓性フィルム基材１２の一方の面に予め金属箔層５を設けているが、このように予め可撓性フィルム基材１２の一方の面に金属箔層５を設けることは、後述する貫通電極を印刷法により形成する場合にも、適用可能である。
＜第４実施形態＞

図６は、本発明の第４実施形態を示す半導体装置の製造方法により製造される半導体装置の断面図である。
図において符号２１はＩＣチップである。ＩＣチップの片面所定位置には電極パッド２２が設けられている。ＩＣチップ２１は、前記可撓性フィルム基材２３の一方の面２３ａに取り付けられる。なお、ここでは、可撓性フィルム基材２３において、ＩＣチップ２１が接合される面を一方の面２３ａ、それとは逆側の面を他方の面２３ｂという。

このとき、ＩＣチップ２１は、電極パッド２２の位置が可撓性フィルム基材２３に予め形成された貫通孔２３ｃに合致するように、位置決めされた状態で、可撓性フィルム基材２３の一方の面２３ａに接合される。可撓性フィルム基材２３の他方の面２３ｂには金属箔層２５が設けられている。この金属箔層２５には、所定の導体パターンが形成される。導体パターンには、金属箔層２５の端部に外部接続のためのリード端子も含まれる。また、可撓性フィルム基材２３の貫通孔２３ｃには、印刷法により貫通電極２４が設けられている。この貫通電極２４を介してＩＣチップ２１の電極パッド２２と金属箔層２５の導体パターンとが電気的に接続されている。
上記半導体装置では、印刷法で導体パターンを形成することにより、ＩＣチップ２１の電極パッド２２と導体パターンとをバンプを介さずに直接接続している。

次に、上記半導体装置の製造方法について図７および図８（ａ）〜（ｄ）を参照しながら説明する。図７は、半導体装置の製造方法の各工程を説明するフローチャート、図８（ａ）〜（ｄ）は各工程の半導体装置の製作途中の断面図である。
ＩＣチップ２１は、前述の第１実施形態で説明したＩＣチップと同様、公知の各種ＩＣチップの使用が可能である。また、ＩＣチップ２１上の電極パッド２２についても前述の第１実施形態で説明したＩＣチップと同様、微量のシリコンや銅を含むアルミニウム電極で構成したもの、あるいは、その表面にニッケル、銅、金などの各種電極材料を設けたものであっても差し支えない。

まず、図８（ａ）に示すように可撓性フィルム基材２３用の可撓性フィルム基材３３としては、前記第１実施形態で用いたものと同様の材料が用いられる。
図８（ｂ）に示すように、可撓性フィルム基材３３の所定の箇所にドライエッチング、ウエットエッチング、レーザ加工法、パンチ加工、ドリル加工などを利用して貫通孔３３ｃを形成する。つまり、孔明け工程（ステップＳ１１）である。

次に、図８（ｃ）に示すように可撓性フィルム基材３３の一方の面３３ａにＩＣチップ２１の電極パッド形成面を、電極パッド２２が貫通孔３３ｃに合致するよう位置合わせした状態で、固定して接合する。つまり、ＩＣチップ２１の可撓性フィルム基材３３への接合工程（ステップＳ１２）である。電極パッド形成面の可撓性フィルム基材３３への接合方法としては、接着剤を用いる方法、あるいは可撓性フィルム基材３３を溶着する方法がある。

次に、図８（ｄ）に示すように、可撓性フィルム基材３３の一方の面３３ａとは逆側の他方の面３３ｂから、前記貫通孔３３ｃ内に導電ペースト３４を充填する（図９参照）。これと同時に、あるいは貫通孔３３ｃへの充填後に、可撓性フィル基材３３の他方の面３３ｂ上に、導体パターンを形成するための、導電ペースト３４を塗布する。これら導電ペーストの充填および塗布は、図９に示したように印刷マスク３５を利用した印刷法により行う。つまり、貫通電極および金属箔層を形成するための印刷工程（ステップＳ１３）である。

次に、加熱炉等を利用して可撓性フィルム基材３３やＩＣチップ２１ごと導電ペースト３４を所定温度まで加熱し、この導電ペースト３４を硬化させる。つまり、加熱工程（テップＳ１４）である。これにより、導体パターンおよびシード端子を有する金属箔層２５を得るとともに、導体パターンとＩＣチップ２１とを電気的に接合する貫通電極２４を得る。
その後、可撓性フィルム基材３３を切断して、図６に示すような、１つの半導体装置を作成することができる。つまり、切断工程（ステップＳ１５）である。
なお、上述した半導体装置の製造方法は、一連の工程で、半導体装置を多数形成し、それを切断して、個々の半導体装置を作製しているが、これに限られることなく、１つだけ単独に半導体装置を作製してもよい。

上述した半導体装置によれば、貫通電極２４や導体パターンを形成するのに印刷法を用いているので、コストを無理なく低減できる。また、ＩＣチップ等を導体パターンに電気的に接続するにあたり、印刷法を用いてそのまま直に配線しているので、半導体装置の薄型化を実現できる。
また、予め孔加工を行った後の可撓性フィルム基材３３にＩＣチップ２１を取り付けているので、先に、ＩＣチップ２１を可撓性フィルム基材３３に取り付けその後レーザ加工等により貫通孔を形成する方法に比べて、ＩＣチップ２１にダメージを与えるおそれがなく、半導体装置の品質を向上させることができる。

なお、第４実施形態では、印刷法により、導体パターンを有する金属箔層２５と貫通電極２４とを同時一体的に形成しているが、これに限られることなく、印刷法により貫通電極２４のみを設け、金属箔層２５は、エッチング法により形成しても良い。
＜第１変形例＞

図１０は、本発明の第４実施形態の半導体装置の製造方法の第１変形例を示す断面図である。この第１変形例が前述と異なるところは、可撓性フィルム基材３３に組み付ける電子部品として、ＩＣチップ２１に加えて、他の電子部品であるチップコンデンサ４１やチップ抵抗器を組み付けた点である（図では、チップコンデンサ４１を組み付ける場合しか示していない）。
すなわち、図１０（ｂ）で示す孔明け工程において、可撓性フィルム基材３３に貫通孔３３ｃを形成するときに、ＩＣチップ２１を電気的に接続するための貫通電極用の貫通孔に加えて、他の電子部品を電気的に接続するための貫通電極用の貫通孔３３ｄも予め明けておく。

次に、図１０（ｃ）に示すように、ＩＣチップ２１の他にチップコンデンサ等の他の電子部品も、それらの各電極パッド２２，４２が貫通孔３３ｃ、３３ｄに合致するよう位置合わせし、この状態で電極パッド２２，４２を可撓性フィルム基材２３に固定して接合する。
次に、図１０（ｄ）で示す印刷工程では、前記貫通孔３３ｃ、３３ｄ内に導電ペーストを充填すると同時に、可撓性フィル基材３３の他方の面３３ｂ上に、導体パターンを形成するための導電ペーストを、印刷マスクを利用して塗布する。
その後、導電ペーストを可撓性フィルム基材２３や電子部品ごと加熱することにより、導電ペーストを硬化させる。これにより、ＩＣチップの他、チップコンデンサ等の他の電子部品も一体的に組み付けた半導体装置を得ることができる。
＜第２変形例＞

図１１は、本発明の第４実施形態の半導体装置の製造方法の第２変形例を示す断面図である。この第２変形例が前述した第１の変形例と異なるところは、一連の工程で、半導体装置を多数形成しておき、その後、可撓性フィルム基材の適宜箇所を切断することにより、個々の半導体装置を作製することである。なお、第１の変形例と同一構成要素には同一符号を付してその説明を省略する。
このような製造方法では、一連の工程で多数の半導体装置を作成することができ、大幅なコスト削減が実現できる。
なお、これら、ＩＣチップに加え他の電子部品を可撓性フィルム基材にも組み付けることや、多数の半導体装置を同時に作成して後工程で各半導体装置に切断することは、貫通電極を印刷法により形成する場合のみならず、貫通電極をメッキ法により形成する場合にも適用可能である。
＜第５実施形態＞

本発明の第５実施形態について、図１２、図１３（ａ）〜（ｅ）を参照しながら説明する。図１２は、半導体装置の製造方法の各工程を説明するフロー図、図１３（ａ）〜（ｅ）は、半導体装置の製造方法の各工程の半導体装置の製作途中の断面図である。
第５実施形態では、まず、図１３（ａ）に示すように、可撓性フィルム基材４２を準備する。この可撓性フィルム基材４２としては、前記第１実施形態で説明したものと同様な材料が用いられる。

次に、図１３（ｂ）に示すように、可撓性フィルム基材４２の一方の面４２ａ（図１３（ｂ）における下側の面）にＩＣチップ１の電極パッド形成面を固定して接合する。つまり、ＩＣチップ１の電気絶縁基材４２への接合工程である（ステップＳ２１）である。このとき、ＩＣチップ１の可撓性フィルム基材４２への位置合わせは、ＩＣチップ１の外形を基準に行っても良く、あるいはＩＣチップ１の隅部等に予め設けられた位置合わせようのマークを基準に行っても良い。
次に、図１３（ｃ）に示すように、可撓性フィルム基材４２のＩＣチップ接合面と相対する面つまり他方の面４２ｂに、レジストパターン４３を、ＩＣチップ１の電極パッド２に対向する部分を除いた所定箇所に形成する。つまり、貫通孔形成用のレジストパターン形成工程（ステップＳ２２）である。
なお、このように可撓性フィルム基材４２のＩＣチップ接合後にレジストパターン４３を所定箇所に堆積、塗布形成するのでなく、初めからレジストが全面に張り付いた可撓性
製フィルムにＩＣチップ接合後にレジストパターンをエッチングにより形成しても良い。

次に、図１３（ｄ）に示すように、可撓性フィルム基材４２においてレジスト４３が形成されていない箇所に、ドライエッチングあるいはウエットエッチング等の加工法を利用して貫通孔４４を形成する。つまり、電気絶縁基材のエッチング工程（ステップＳ２３）である。ここで、レジストパターン４３を形成する際に、ＩＣチップ１に予め形成された位置合わせようのマークを利用してＩＣパッド１の電極パッド２の正確な位置を割り出したり、あるいは直接電極パッド２の位置を認識しながら形成する。

次に、図１３（ｅ）に示すように貫通電極４および導体パターン５をアディティブ法で製造するためのレジストパターン４５を形成する。つまり、メッキ用のレジストパターン形成工程（ステップＳ２４）である。このとき、前記レジストパターン４３は、すべて一旦取り除きその後、新たにレジストパターン４５を形成しても良く、あるいは前記レジストパターン４３を利用できる場合には、それを再利用しつつその一部を除去することで、レジストパターン４５を形成しても良い。
次に、図１３（ｆ）に示すように、レジストパターン４５を利用したメッキ法により、貫通孔１３に貫通電極４６を製作すると同時に、所定の導体パターンを有する金属箔層４７を作製する。つまり、金属メッキ工程（ステップＳ２５）である。
次に、図１３（ｇ）に示すように、レジストパターン４５を剥離することで（レジストパターン除去工程（ステップＳ２６））、所望の半導体装置を得る。

この第５実施形態では、電気絶縁基材４２の一方の面４２ａにＩＣチップ１の電極パッド形成面を、ＩＣチップの外形基準、あるいはＩＣチップに予め設けたマーク基準で位置あわせして接合するため、第１〜第４実施形態で説明したように、電気絶縁基材に予め貫通孔を形成した貫通孔に電極パッドが合致するよう、ＩＣチップを位置合わせして接合する場合に比べて、高精度の位置合わせが不要になる分、簡易で安価な設備を利用して高速での接合が可能になる。
また、前記第１〜第４実施形態の半導体装置の製造方法では、電気絶縁基材に予め形成した貫通孔に電極パッドが合致するよう、ＩＣチップを位置合わせして接合するため、ＩＣチップ１の電極パッド２のサイズが２０μｍ角以下になると、例え、高精度位置合わせ装着装置を使用する場合でも、±５μｍのばらつきでしか接合することができなくなる。このため、例えば、５μｍ程度位置がずれて、貫通孔とＩＣチップの電極パッドとを接合した場合、環境試験による接合の信頼性が低く、断線が発生するおそれがでてくる。

これに対し、第５実施形態の半導体装置の製造方法では、ＩＣチップ１を電気絶縁基材４２に接合した後に、ＩＣチップの電極パッド形成面がわに予め形成した基準マークに合わせてあるいは電極パッド２自体に合わせて、レジストパターン４３を形成するため、位置ずれはレジストパターンのマスクの精度によることとなり、サブミクロンで貫通孔４４をＩＣチップ１の電極パッド２に合わせて形成することができる。
さらに、次工程の金属メッキ工程はウェットプロセスであるため、金属メッキ工程と同様の設備で電気絶縁基材４２の所定位置に貫通孔４４を形成することができるため、製造設備に多額の費用がかからず、かつ、製作時間の短縮化を図ることができる。

なお、このように先に電気絶縁基材にＩＣチップを接合させておき、その後、ＩＣチップの電極パッドに合わせて電気絶縁基材に貫通孔を形成することは、貫通電極をメッキ法により形成する場合のみならず、貫通電極を印刷法により形成する場合にも適用可能である。

なお、本発明の技術範囲は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前述した第１〜第３実施形態においては、貫通電極４はメッキできる金属として、金、ニッケル、銅およびこれらの合金の一種以上のものが使用できるが、貫通電極４の形状としては問わないものの、円柱状であることが望ましい。すなわち、貫通電極４として形状を円柱状にすることにより、金属メッキされたＩＣチップの電極パッド表面全体が円柱状の貫通電極と強固に金属接合することにより、半導体装置に外部から圧力が加えられた時に発生する金属疲労による金属破断がなくなり、導通接続不良を皆無にすることができるからである。
また、前述した第４実施形態では、貫通電極２４と金属箔層２５を形成する前提として、導電ペーストを充填塗布するにあたり、一度の工程で、充填・塗布しているが、貫通孔２３ｃへの充填工程と、金属箔層を形成するための塗布工程とを分けて行っても良い。
以上説明した半導体装置は、回路基板上に位置合わせして搭載し、半田リフロー等の手段を用いてリード端子を接続して使用するが、その内容については一般的であるので省略する。

本発明の第１実施形態を説明する半導体装置の製造方法により製造される半導体装置の断面図である。同半導体装置の製造方法を説明する工程フロー図である。同半導体装置の製造方法を説明する半導体装置の製作途中の断面図である。本発明の第２実施形態を説明する半導体装置の製造方法を説明する半導体装置の製作途中の断面図である。本発明の第３実施形態を説明する半導体装置の製造方法を説明する半導体装置の製作途中の断面図である。本発明の第４実施形態を説明する半導体装置の製造方法により製造される半導体装置の断面図である。同半導体装置の製造方法を説明する工程フロー図である。同半導体装置の製造方法を説明する半導体装置の製作途中の断面図である。同半導体装置の製造方法における印刷法の一例を示す断面図である。本発明の第４実施形態の第１の変形例の半導体装置の製造方法を説明する半導体装置の製作途中の断面図である。本発明の第４実施形態の第２の変形例の半導体装置の製造方法を説明する半導体装置の製作途中の断面図である。本発明の第５実施形態の半導体装置の製造方法を説明する工程フロー図である。本発明の第５実施形態を説明する半導体装置の製造方法を説明する半導体装置の製作途中の断面図である。従来例を説明する工程フロー図。

符号の説明

１、２１ＩＣチップ
２、２２ＩＣチップの電極パッド
３、４２電気絶縁基材
４、４６貫通電極
５、４７金属箔層
１１メッキ用シード層
１２，２３，３３、４２可撓性フィルム基材（電気絶縁基材）
３ａ、１３、３３ｃ貫通孔
１４，４３、４５レジストパターン

Claims

電気絶縁性基材の所定箇所に貫通孔を形成する孔明け工程と、
前記電気絶縁性基材の一方の面にＩＣチップの電極パッド形成面を前記貫通孔と位置合わせして接合する接合工程と、
前記電気絶縁性基材の一方の面とは逆側の他方の面にレジストパターンを形成するレジストパターン形成工程と、
前記電気絶縁性基材の他方の面から、前記レジストパターンを用いたメッキ法により、前記電気絶縁性基材の貫通孔に貫通電極を形成すると同時に、前記電気絶縁性基材の他方の面に前記貫通電極と電気的に接続する導体パターンを有する金属箔層を形成する金属メッキ工程と、
前記レジストパターンを除去するレジストパターン除去工程と、
を有することを特徴とする半導体装置の製造方法。
前記接合工程の前に、前記電気絶縁性基材の他方の面に導電性を有するメッキ用シード層を設けるシード層形成工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
電気絶縁性基材の所定箇所に貫通孔を形成する孔明け工程と、
前記電気絶縁性基材の一方の面にＩＣチップの電極パッド形成面を前記貫通孔と位置合わせして接合する接合工程と、
前記電気絶縁性基材の他方の面から、印刷法により、前記電気絶縁性基材の貫通孔に貫通電極を形成するための導電ペーストを充填すると同時に、前記電気絶縁性基材の他方の面に前記貫通電極と電気的に接続する導体パターンを有する金属箔層を形成するための導電ペーストを塗布する印刷工程と、
前記印刷工程の導電ペーストを硬化させる加熱工程と、
を有することを特徴とする半導体装置の製造方法。