KR20020022122A - 트랙 및 마이크로비어로 이루어지는 다단 회로 소자의제조방법 - Google Patents
트랙 및 마이크로비어로 이루어지는 다단 회로 소자의제조방법 Download PDFInfo
- Publication number
- KR20020022122A KR20020022122A KR1020010005552A KR20010005552A KR20020022122A KR 20020022122 A KR20020022122 A KR 20020022122A KR 1020010005552 A KR1020010005552 A KR 1020010005552A KR 20010005552 A KR20010005552 A KR 20010005552A KR 20020022122 A KR20020022122 A KR 20020022122A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- photosensitive resin
- metallization
- metal
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 트랙 및 마이크로비어로 이루어지는 다단 배선 회로 소자의 제조방법에 관한 것이다. 이 방법은 적어도 하나의 단에서 제조하기 위해,
a) 표면상에 금속화될 수 있는 부분 또는 잠재적으로 금속화될 수 있는 부분을 갖는 기판상에, 후속하는 금속화를 유도할 수 있는 화합물을 함유하는 절연 감광성 수지의 제 1 층을 형성하는 단계,
b) 기판의 금속화될 수 있는 부분 또는 잠재적으로 금속화될 수 있는 부분을 선택적으로 노출시키도록 제 1 층을 조사하고 현상하는 단계, 및
c) 금속화에 의해, 선택적인 보호부를 형성하는 감광성 수지의 제 2 층을 사용하여, 절연 감광성 수지의 제 1 층, 및 단계 b) 시 노출된 부분의 표면상에 금속 트랙 및 마이크로비어를 형성하는 단계로 이루어지고, 감광성 수지의 제 2 층이 제거된다.
Description
본 발명은 도전성 트랙 및 마이크로비어 (microvia) 로 이루어지고 패드를 포함할 수도 있는 다단 배선 회로 소자의 향상된 제조방법에 관한 것이다.
본 발명의 내용에서, "마이크로비어" 라는 용어는 유전체층의 두께를 통해 곧장 통과하는 마이크로접속을 의미한다.
전자공학 분야에서, 최적의 생산비용 저가화 및 속도의 면에서 향상된 성능을 얻기 위한 경향이 있다. 이 경향은 BGA, CGA, CSP 또는 다른 플립칩 구성요소와 같은 표면에 장착된 구성요소의 점차적인 사용에 의해 가속화된다.
다단층을 얻기 위해서, 더 얇은 유전체/구리층 모두를 축 방향으로 연속적으로 적층하고, 축 방향에 수직인 평면으로 더 미세한 트랙 및 패드를 더욱 근접하게 함으로써, 집적 밀도의 제고는 3 가지 측면에서 바람직하다.
본 발명의 방법은 100 ㎛ 미만인 폭의 트랙 및 인터트랙, 및 100 ㎛ 미만인 직경의 홀 또는 비어를 특징으로 하는 "미세 라인" 회로 소자를 생산함으로써 이 조건들을 만족한다.
또한, 이 방법은 유전체 기판에 금속층을 확실하게 부착할 수 있고, 층의 연속적인 적층에 기인한 부정확을 감소시킨다.
또한, 본 발명의 방법은 적은 수의 단계를 포함하므로 경제적으로 이점이 있다.
제 1 태양에 따르면, 본 발명은 제 1 회로 소자단 또는 제 1 금속화층에 손상을 주지 않고, 제 1 회로 소자단 또는 제 1 금속화층을 덮는 유전체의 도전성 트랙 및 마이크로비어를 형성하는 방법을 제공한다.
미국 특허 제 5 260 170 호에는 도전성 마이크로비어로 이루어지는 회로 소자를 제조하는 방법이 기재되어 있다. 이 방법은,
1. 기판에 전기화학적 금속화 촉매를 함유하는 감광성 수지의 제 1 층을 도포하는 단계,
2. 기판의 일정 부분을 노출시키도록 제 1 층을 조사하고 현상하는 단계,
3. 촉매 금속을 함유하지 않는 감광성 수지의 제 2 층을 도포하는 단계,
4. 기판과 제 1 층의 일정 부분을 노출시키도록 제 2 층을 조사하고 현상하는 단계, 및
5. 전기화학적으로 금속화하는 단계로 이루어진다.
단계 3, 4 및 5 는 선택적인 보호부를 형성하는 감광성 수지의 제 2 층을 사용하여, 트랙 및 마이크로비어를 형성하는데 사용된다.
이 방법은 다단층 회로 소자를 얻도록 수차례 반복될 수 있다.
상술한 방법에 따라 얻은 회로 소자는 정확도에 결함이 되는 불량한 평면을갖는다. 이 결점은 촉매의 활성화 또는 금속화와 같은 다양한 처리과정에 사용되는 용액과 접촉하고 있는 감광성 수지의 확장 현상에 기인한다. 이는 또한 층들의 너무 큰 중첩을 유발할 수도 있다.
본 발명은 더 나은 평탄도를 얻을 수 있는 회로 소자를 제조하는 향상된 방법을 제공한다. 이 방법은, 층들의 중첩 및 마이크로비어의 위치설정의 부정확의 결과로서 명세서상에서 생략된 회로 소자의 양을 감소시킴으로써 더욱 신뢰성이 있게 되는 이점을 갖는다.
도 1a 내지 1g 는 제 1 실행 방법에 따른 제조공정에서 각종의 단계의 회로 소자를 나타내는 단면도,
도 2a 내지 2h 는 제 2 실행 방법에 따른 제조공정에서 각종의 단계의 회로 소자를 나타내는 단면도,
도 3a 내지 3i 는 제 3 실행 방법에 따른 제조공정에서 각종의 단계의 회로 소자를 나타내는 단면도, 및
도 4a 내지 4c 는 제조공정에서 각종의 단계의 다단 회로 소자를 나타내는 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명
101, 201, 301, 401 : 기판
102, 202, 302 : 금속화될 수 있는 부분
103, 113, 203, 303, 314 : 제 1 층
104, 204, 304 : 포토비어 105, 207, 307 : 제 2 층
106, 208, 308, 309 : 비어 107, 205, 209, 210, 305 : 서브층
108, 206, 306 : 금속층 109 : 금속 배선
110, 211, 311, 402 : 마이크로비어
111, 112, 212, 213, 312, 313, 403, 411 : 트랙
310 : 강화부
이와 같은 목적을 달성하기 위해서, 본 발명은 금속 트랙 및 마이크로비어로 이루어지고, 적어도 일 단을 제조하기 위해,
a) 표면상에 금속화될 수 있는 부분 및/또는 잠재적으로 금속화될 수 있는 부분을 갖는 기판상에 후속하는 금속화를 유도할 수 있는 화합물을 함유하는 감광성 수지를 절연하는 제 1 층을 형성하는 단계,
b) 기판의 금속화될 수 있는 부분 및/또는 잠재적으로 금속화될 수 있는 부분을 선택적으로 노출시키도록 제 1 층을 조사하고 현상하는 단계, 및
c) 선택적인 보호부를 형성하는 감광성 수지의 제 2 층을 사용하여, 절연 감광성 수지의 제 1 층의 표면 및 단계 b) 시 노출된 부분상에 금속 트랙 및 마이크로비어를 금속화에 의해 형성하는 단계로 이루어지고,
당해 단을 제조하기 위해, 감광성 수지의 제 2 층을 제거하는 단계를 더 포함하는 다단 배선 회로 소자의 제조방법을 제공한다.
회로 소자는 소정의 부분상에 서로 다른 형태의 금속의 층의 형성 및/또는 층의 증착에 의해 얻어진다. 즉, 절연 금속의 층에 의해 각각 분리되고 지지되는 금속 트랙 및 금속 마이크로비어가 얻어지고 금속 패드도 얻어질 수 있다.
트랙, 마이크로비어 및 패드는 배선 회로를 형성한다.
트랙은 절연 금속의 표면상에 위치한 회로 소자부이다. 트랙은 통상 얇은 두께의 라인으로 형성되어 있다.
본 발명에 따른 회로 소자는 수 개의 회로 소자단으로 이루어진다.
각각의 회로 소자단은 절연 금속의 표면상에 트랙의 결합에 대응한다. 따라서, 회로 소자단은 절연 금속층에 의해 분리되어, 단 사이에 금속 접속 영역을 갖는다. 2 이상의 단 사이의 금속 접속 영역을 마이크로비어라고 한다. 이러한 구조 및 이러한 용어는 당업자에게 공지되어 있다.
적어도 일 단에서 회로 소자의 제조방법은, 단계 a), b) 및 c) 로 이루어지고, 이 단에서 제 2 층을 제거한다.
본 발명에 따르면, 회로 소자단을 분리하는 절연 금속의 층은 후속하는 금속화를 유도할 수 있는 화합물을 함유하는 절연 감광성 수지로 이루어진다. 이 층을 "제 1 층" 이라 부른다. 이 층을 통해 단 사이에 금속 접속을 제공하는 마이크로비어는 제 1 층의 부분이 조사되고 현상됨으로써 제거되는 지점에 위치한다. 이것들을 "포토비어" 라고 종종 부른다.
단계 a) 시, 금속화될 수 있는 부분 및/또는 잠재적으로 금속화될 수 있는 부분을 갖는 기판의 표면상에 감광성 수지의 제 1 층을 형성한다.
"잠재적으로 금속화될 수 있는 표면" 이라는 표현은 직접 전해적 금속화 및/또는 전기화학적 금속화될 수 없고, 적당한 처리를 거친 후에 금속화될 수 있는 부분을 의미한다. 예를 들어, 후속하는 금속화를 유도할 수 있는 화합물을 함유하는 절연, 감광성 또는 비감광성 수지의 표면부일 수도 있다. 특히, 하부단의 제조시 절연 감광성 수지의 제 1 층으로서 작용되는 층부일 수도 있다.
"금속화될 수 있는 표면부" 라는 표현은 직접 전해적 금속화 및/또는 전기화학적 금속화될 수 있는 표면을 의미한다. 예를 들어, 금속부, 예를 들어, 기판의 표면상에 트랙, 패드 또는 마이크로비어일 수도 있다.
감광성 수지의 제 1 층, 및 단계 b) 시 노출된 기판의 부분의 표면상에 금속화에 의해 트랙 및 마이크로비어를 형성한다. 단계 b) 시 노출된 부분의 표면상에 형성된 금속부는 마이크로비어에 대응한다.
트랙 및 마이크로비어를 형성하기 위해서, 선택적인 보호부가 감광성 수지의 제 2 층을 사용함으로써 얻어진다. 감광성 수지에 의한 선택적인 보호부를 갖는 금속 배선을 형성하는 방법은 당업자에게 공지되어 있다. 특히, 멘션 (mention) 은 패턴형 방법 및 패널형 방법으로 만들어질 수도 있다. 본 발명에 따른 방법에서, 감광성 수지의 제 1 층의 부분상의 금속화는 후속하는 금속화를 유도할 수 있고 금속화에 앞서 적당한 처리에 의해 가능한, 감광성 수지에 함유된 화합물에 의해 만들어질 수 있다.
본 발명에 따르면, 선택적인 보호부를 형성하는데 사용되는 감광성 수지의 층 (감광성 수지의 제 2 층) 이 공정시 제거된다.
층간 회로 소자단에 대해, 감광성 수지의 제 2 층의 제거는 평탄도를 향상시킨다. "층간 단" 이라는 표현은 최종 단이 아니고 상부층이 형성될 때 하부단으로서 사용되는 단을 의미한다. 일정 부분상에, 후속하는 금속화를 유도할 수 있는 화합물을 함유하는 절연 감광성 수지의 표면상에 유용하게 남는다. 상부 회로 소자단을 제조시 또는 마이크로비어의 위치를 설정시 부정확이 있다면, 금속화 및 접촉의 형성이 양호한 응착성으로 가능할 수 있고, 감광성 수지의 제 2 층이 제거되지 않으면, 그렇지 않는다.
기판은 본 발명의 방법, 또는 다른 방법에 따라 제조된 하부 회로 소자단일 수도 있다. 기판이 본 발명의 방법에 따라 제조된 하부 회로 소자단이라면, 금속화될 수 있는 부분은 하부단의 회로 소자부이고, 트랙 및/또는 마이크로비어에서, 잠재적으로 금속화될 수 있는 부분은 하부단을 제조할 때 절연 감광성 수지의 제 1 층의 미금속화 부분이다.
기판은 도전성 비어로 가능할 수 있는, 견고하거나 유연한 지지부상에의 일이상의 단을 갖는 인쇄 기판일 수 있다. 지지부에 대해서는, 인쇄 회로 소자의 분야에서 종래 주입하여 형성된 절연 재료 및 화합물 재료일 수도 있다. 멘션은, 예를 들어, 에폭시/유리 섬유 지지부로 만들어질 수도 있다. 유전성 수지가 주입된, 비직포 섬유의 웹 또는 종이로 이루어지는 유전성 재료일 수도 있다. 웹 또는 종이가 있음으로써 열적 확장계수 (TEC;Thermal Expansion Coefficients) 가 양호한 균일성을 갖을 수 있다.
특히, 지지부는 에폭시 수지, 폴리이미드 (polyimide) 수지 또는 이 수지들의 혼합물이 주입된 비직포 아라미드 (상업상의 아로마틱 폴리아미드 (polyamide)) 섬유로 이루어지는 웹이라는 점에서 이점을 갖는다. 더욱 더, 이 아라미드 섬유 (메타 아라미드 섬유, 파라 아라미드 섬유 또는 이러한 섬유들의 혼합이 바람직함) 는 기능화된 폴리아미드이미드 (polyamideimide) (열적으로 교차 결합가능한 화학적 유닛으로 기능화됨) 으로 주입된다. 이 기능화는 유럽 특허 제 0 336 856 호 또는 미국 특허 제 4 927 900 호에 기재된 것과 같은 이중 결합 또는 말이미드 (maleimide) 그룹으로 달성될 수도 있다. 이점이 있게도, 웹은 유전성 수지의 중량의 35 내지 60 %, 바람직하게는 44 내지 55 %, 또한 바람직하게는 40 내지 50 % 로 이루어진다.
예로서, 웹의 두께는 10 과 70 ㎛ 사이에서, 바람직하게는 15 와 50 ㎛ 사이에서, 더욱 바람직하게는 20 과 40 ㎛ 사이에서 변화한다.
통상, 웹의 중량은 10 과 50 g/㎡ 사이, 더욱 양호하게는 15 와 40 g/㎡ 사이에서 변화한다.
본 발명에 따른 방법으로 얻어진 회로 소자는 일 면 또는 양면상에 제조될 수도 있다.
단계 a) 시, 절연 감광성 수지의 제 1 층을 기판상에 형성한다.
절연 감광성 수지의 제 1 층은 후속하는 금속화를 유도할 수 있는 화합물을 함유한다. 바람직하게는 금속 화합물의 입자로 이루어진다. 금속 산화물은 Cu, Co, Cr, Ni, Pb, Sb 및 Sn 산화물 및 혼합물로부터 선택된다. 특히, 구리 산화물 Cu2O 가 바람직하다. 감광성 수지는 비활성이고 비도전성인 필러를 함유할 수도 있다.
금속 산화물에 대해서는, 작은 크기의 입자의 형태이고, 입자의 크기는 통상 0.1 과 5 ㎛ 사이에 있다.
감광성 수지는 네거티브 또는 포지티브 감광성 수지로부터 선택된다. 이점이 있게도, 용매의 용액의 형태 및/또는 상호 연결되지 않은 상태 A, 즉, 유체의 형태로 기판 또는 하부 회로 소자단에 도포된다. 수지의 예로서, 멘션이 Vantico 에 의해 판매되는 PROBIMER 범위로 만들어질 수도 있다. 후속하는 금속화를 유도할 수 있는 화합물은 원칙상 층이 형성되기 전에 수지로 도입된다.
수지의 두께는 도전성 재료의 2 개의 층 사이에 충분한 절연이 되도록 된다. 이점이 있게도, 100 ㎛ 미만, 예를 들어 10 과 20 ㎛ 사이, 바람직하게는 20 내지 40 ㎛ 사이이다. 층의 유전율은 5 미만인 것이 이점이 있다.
후속하는 금속화를 유도할 수 있는 화합물은 처리, 예를 들어, 서브층을 형성하는 처리 후의 금속화에 사용된다. 사용될 수 있는 처리를 설명한다.
단계 b) 시, 수지의 제 1 층이 조사되고 현상된다. 포지티브 또는 네거티브의 수지의 특성에 따라, 현상 동작시 제거되는 부분이 조사되거나 조사되지 않는 부분이다.
인접층의 부분을 노출시키기 위한, 감광성 수지의 조사 동작 및 현상 동작은 당업자에게 공지되어 있다. 관련 기술분야에서 공지된 2 개의 기술이 매우 적당하다.
제 1 기술은 소정의 마스크를 사용하여 수지의 층을 조사하는 기술로 이루어진다. 제 2 기술은 감광성 수지의 직접적인 노출을 위한 LDI (Laser Direct Imaging) 기술이다.
제 2 기술은 마스크를 사용하지 않아도 되기 때문에 경제적인 관점에서 유리하다.
제 2 기술에 따르면, 감광성 수지로 코팅된 유전체의 표면을 레이저 빔 주사함으로써, 하나의 픽셀씩 감광성 수지는 선택적으로 조사된다.
수지의 용해화가능한 부분은 포지티브 및 네거티브 감광성 수지를 사용하는 종래의 기술과 동일하게 제거된다.
제 2 기술을 실행하기 위해서, 2 개의 형태의 레이저가 적당하다. 적외선에서 동작하는 레이저 (열적 LDI) 및 330 ~ 370 nm 파장범위에서 동작하는 UV 레이저 (UV-LDI) 이다.
단계 c) 자체는 수 개의 단계로 이루어진다. 서로 다른 순서의 단계에 대응하는, 단계 c) 를 실행하는 수 개의 단계가 있다. 실행의 서로 다른 특정의 방법에 대응하는 3 개의 순서를 설명한다.
단계 c) 시, 감광성 수지의 제 2 층이 사용된다. 유리하게도, 제 2 층은 후속하는 금속화를 유도할 수 있는 화합물을 함유하지 않는다.
제 2 층에 대한 수지는 포지티브 또는 네거티브 감광성 수지로부터 선택될 수도 있다. 레이저는 용매의 용액의 형태 및/또는 상호 연결되지 않은 상태 A, 즉, 유체의 형태로 도포함으로써 형성될 수도 있다. 수지의 예로써, 멘션이 Vantico 에 의해 판매되는 PROBIMER 범위로 만들어질 수도 있다.
감광성 수지의 층, 특히 제 1 층은 분말성 미네랄 필러와 같은 적당한 화합물, 다른 비도전성 및 비활성 화합물을 포함할 수도 있다. 예를 들어, 칼슘 카보네이트 입자일 수도 있다. 이러한 필러의 존재는, 특히 제 1 층에서, 형성된 금속층의 부착을 향상하고 고정을 향상할 수도 있다. 필러의 입자 크기는 수지의 도포 과정과 양립할 수 있도록 선택된다.
단계 c) 시, 제 2 층은 제 2 층이 형성되기 전에 제 1 층 및/또는 기판 및/또는 일정 금속층 부분의 일정 부분을 노출시키도록 조사되고 현상된다. 노출된 부분의 특성은 사용되는 특정의 실행 방법에 따라 변화할 수도 있다. 실행 방법을 설명한다. 예를 들어, 제 1 실행 방법의 경우, 제 1 층의 일정 부분 및 기판의 단계 b) 시 노출된 부분이 노출되고, 다른 실행 방법의 경우, 제 1 층의 전체 표면위에 형성된 금속층의 일정 부분이 노출된다. 포지티브 또는 네거티브인 수지의 특성에 따라 현상 동작 동안 제거되는 부분이 조사되거나 조사되지 않는 부분이다.
감광성 수지의 제 2 층의 조사 및 현상이 감광성 수지의 제 1 층에 설명하는 방법을 사용하여 실행될 수도 있다.
제 2 층이 도포되기 전에 또는 제 2 층의 일정 부분이 제거된 후에, 감광성 수지의 제 2 층에 의해 보호되지 않는 표면의 전체 또는 일부위에 금속화에 의해 형성된다. 금속화는 전기화학적으로 (무전해) 및/또는 전해적으로 (전류로 함)실행될 수도 있다. 후반 공정이 급속이므로 더욱 특히 바람직하다. 또한, 산 매질에서 실행될 수도 있음으로써, 감광성 수지가 팽창하는 것을 방지하여 다양한 조사 및 현상 단계에서 정확한 위치설정을 향상시키고 회로 소자의 신뢰성 및 수명을 향상시킨다. 전해적인 금속화에 대해서, 증가하는 전류와 동작하는 것이 이점이 있다. 금속은 구리인 것이 바람직하다.
전기화학적 (무전해) 금속화는 "Encyclopedia of Polymer Science and Technology, 1968, vol. 8, 658-61" 에 기재되어 있는 공지의 기술이다.
전해적 (전류로 함) 금속화는 "Encyclopedia of Polymer Science and Technology, 1968, vol. 8, 661-63" 에 기재되어 있는 공지의 기술이다.
본 발명을 실행하는 특히 바람직한 방법에 따르면, 전기화학적 금속화이든지 전해적 금속화이든지간에, 적어도 5 ㎛ 의 두께, 바람직하게는 10 과 20 ㎛ 사이의 두께를 갖는 금속층을 얻을 때까지 금속화가 계속된다.
단계 c) 는 금속화전에, 금속화될 수 있는 서브층을 형성하는 단계로 이루어진다. 이러한 서브층은 감광성 수지의 제 1 층의 표면, 또는 제 2 층에 의해 다른 부분의 선택적인 보호부를 갖는 제 2 층의 노출된 부분상에 형성된다. 경우에 따라서, 형성된 서브층은 연속이거나 또는 불연속적이고 전해적 금속화에 직접 적당하거나 또는 적당하지 않을 수도 있다. 한편, 전기화학적 금속화에는 항상 적당하다. 이 경우, 금속의 전기화학적 증착이 서브층에 의해 촉진되고, 금속화는 팔라듐 또는 백금을 사용하는 것과 동일하다.
금속화될 수 있는 서브층을 얻기 위한 2 개의 제조방법이 바람직하다.
서브층의 제 1 제조방법에 따르면, 후속하는 금속화를 유도할 수 있는 화합물은 상술한 금속 산화물로부터 선택되고 제 1 층 또는 제 1 층의 노출된 부분을 산화물 입자에 의해 환원될 수 있는 귀금속염 용액에 접촉하도록 함으로써 서브층이 형성된다.
이 단계시, 다른 층이 용액에 접촉되게 할 수도 있다. 후자는 다른 층상에 유용한 동작을 하지 않는다. 또한, 귀금속의 연속적인 서브층은 제 1 층의 노출된 표면상에 형성된다. 서브층의 표면 저항은 106과 103Ω/□사이다. 바람직하게는 103Ω/□미만이다. 이는 전기화학적 금속화가 바람직하게는 증가하는 전류로 실행되게 한다. 서브층의 부착은 산화물 입자의 농도가 증가함에 따라 향상된다는 것을 지시한다.
바람직한 귀금속염의 용액은 Cl-, NO- 3및 CH3COO-로부터 선택된 반대이온과 Au, Ag, Rh, Pd, Cs, Ir 및 Pt 염용액으로 만들어질 수도 있다. 접촉 방법은 용액에 침지하고, 분사하거나 롤러의 통과에 의해 실행될 수도 있다. 귀금속염의 용액은 통상 산성으로, 0.5 과 3.5 사이의 pH, 바람직하게는 1.5 과 2.5 사이의 pH 이다. pH 는 산을 첨가함으로써 조절될 수도 있다. 또한, 산성 매질의 처리는 수지층의 팽창을 제한하여, 기본 매질에서 발생할 수 있다. 따라서, 우수한 정확도 및 우수한 평탄도가 회로 소자의 제 1 제조 방법을 사용하여 얻을 수 있다. 감광성 수지의 제 1 층이 칼슘 카보네이트 입자들을 함유한다면, 산성용액, 예를 들어, 아세트산으로 세척한 후 귀금속염의 산성 용액으로 처리할 수도 있다. 이 세척으로 표면의 조도 및 용해되는 표면상에 칼슘 카보네이트 입자들을 증가시킬 수 있음으로써, 금속막의 응착을 향상시킨다.
서브층을 형성하는 제 1 방법에서, 금속 산화물 입자는 바람직하게는 MnO, NiO, Cu20 및 SnO 로부터 선택되고 바람직하게는 중량의 2.5 ~ 90 % 의 양, 더욱 바람직하게는 10 내지 30 % 의 양으로 함유되어 있다. 바람직한 금속 산화물은 구리 산화물 Cu20 이다. 이점이 있게도, 용액은 적어도 10-5㏖/ℓ, 바람직하게는 0.0005 내지 0.005 ㏖/ℓ의 귀금속염을 함유한다. 1 ㎛ 미만의 두께를 갖는 귀금속의 연속적인 층이 얻어진다. 얻어진 서브층은 우수한 균일성을 나타냄으로써, 금속화후에 얻어진 접속의 질을 향상시킨다. 이용가능한 염에 의해, 멘션은, AuBr3(HAuBr4), AuCl3(HAuCl4) 또는 Au2Cl6, 은 아세테이트, 은 벤조에이트, AgBrO3, AgClO4, AgOCN, AgNO3, Ag2SO4, RuCl4·5H2O, RhCl3·H2O, Rh(NO3)2·2H2O, Rh2(SO4)3·4H2O, Pd(CH3COOH)2, Rh2(SO4)3·12H2O, Rh2(SO4)3·15H2O, PdCl2, PdCl2·2H2O, PdSO4, PdSO4·2H2O, Pd(CH3COO)2, OsCl4, OsCl3, OsCl3·3H2O, OsI4, IrBr3·4H2O, IrCl2, IrCl4, IrO2, PtBr4, H2PtCl6·6H2O, PtCl4, PtCl3, Pt(SO4)2·4H2O 및 Pt(COCl2)Cl2, 및 NaAuCl4, (NH4)2PdCl4, (NH4)2PdCl6, K2PdCl6및 KAuCl4와 같은 대응하는 화합물로 만들어질 수도 있다.
얻어진 서브층은 전해적 금속화에 특히 적합하다. 예를 들어, 증가하는 전류를 갖는 전해적 금속화가 사용될 수도 있다.
제 1 방법의 내용에서 서브층의 형성은 다음과 같은 동작을 특히 포함할 수도 있다.
- 감광성 수지의 제 1 층에 함유되는 금속 산화물 입자의 노출. 이 동작은 바람직하게는 알칼리성 에칭 (예를 들어, 물/알코올 매질의 수산화나트륨 또는 수산화칼륨 용액을 사용함) 에 의해 실행되는 것이 바람직하고, 물로, 가능하다면 초음파로 세척하여, 노출된 산화물 입자를 제거한다.
- 감광성 수지의 제 1 층이 칼슘 카보네이트 필러와 같은 비활성 필러를 함유한다면, 표면은 산성 에칭에 의해 약간 거칠게 만들어진다. 이 동작은 금속 서브층의 형성의 동작으로부터 분리되는 것이 바람직하다.
- 귀금속염의 산성 수용액과 접촉함으로써 귀금속의 연속적인 금속 서브층을 형성한다. 귀금속이 산화 환원 반응의 계속에 대한 배리어로서 작용하기 때문에 얻어진 서브층은 통상 단원자성 층이다. 그 층은 금속 산화물 입자들의 일부가 용해에 의해 이온들을 방출함에 따라 연속적이다. 이 이온들은 귀금속염과 물 매질에서 반응하고, 증착되는 금속을 환원시킴으로써, 내부 입자 공간을 채운다. 수성 귀금속염 매질를 더욱 한정할 수록, 반응은 더욱더 효과적이고 경제적이다. 이와 같은 이유로, 박층에 반응을 실행, 즉, 귀금속염을 함유하는 용액에 침지하고, 그 후 신속하게 제거하는 것이 바람직하다. 물체와 동반하는 수성 용액층에서 반응이 발생한다.
서브층의 제 2 제조방법에 따르면, 후속하는 금속화를 유도할 수 있는 화합물은 상술한 금속 산화물로부터 선택되고 서브층은 제 1 층 또는 제 1 층의 노출된 부분을 산화물 입자를 환원시킬 수 있는 환원제에 접촉하게 함으로써 형성된다.
이 단계 동안, 다른 층이 환원제에 접촉하게 될 수도 있지만, 이는 유용한 작용을 하지 않는다. 즉, 환원되고 도전성의 형태의 서브층이 금속 산화물로부터 제 1 층의 표면상에 형성된다.
서브층을 형성하는 제 2 방법의 내용에서, 바람직한 금속 산화물은 구리 산화물 Cu2O 이다. 이 방법에 따르면, 제 1 층은 금속 산화물의 중량의 10 내지 90 %, 바람직하게는 25 내지 90 % 를 함유한다. 대체적인 형태에서, 10 % 미만의 구리 산화물을 함유한다. 경우에 따라서, 형성된 서브층은 연속적이거나 불연속적이고, 0.01 과 106Ω/□사이의 표면 저항을 갖는다.
서브층에서 달성할 수 있는 표면 저항은 감광성 수지의 제 1 층에 따라 변화한다. 서브층의 응착은 산화물 입자의 농도가 높을수록 더욱 향상된다.
감광성 수지의 제 1 층이 금속 산화물의 중량의 10 내지 90 %, 일 이상의 비활성 및 비도전성 필러의 중량의 0 내지 50 %, 폴리머 수지의 중량의 10 내지 90 % 로 이루어질 때, 0.01 내지 103Ω/□의 표면 저항을 얻을 때까지 환원이 지속되는 것이 바람직하다. 통상, 연속적인 서브층이 얻어진다. 연속성 및 표면 저항은 서브층상의 직접적인 전해적 금속화를 사용하게 할 수 있다. 예를 들어, 증가되는 전류를 갖는 전해적 금속화가 사용될 수도 있다.
감광성 수지의 제 1 층이 금속 산화물의 중량의 적어도 10 %, 일 이상의 비활성 및 비도전성 필러의 중량의 0 내지 50 %, 폴리머 수지의 중량의 50 내지 90 % 로 이루어질 때, 106Ω/□이상의 표면 저항을 얻을 때까지 환원이 지속되는 것이 바람직하다. 이 경우, 서브층은 불연속적일 수도 있다.
연속적이거나 불연속적인 서브층은 단계 g) 시 제조된 후속하는 금속 증착의 촉매작용을 하게 하고, 완전히 양립할 수 있다.
구체적으로 설명하면, 이 단계는 후속하는 금속 증착의 응착을 향상시키게 하고, 금속화된 비어내의 도전체의 균열을 방지할 수 있다.
제 2 방법의 내용에서 서브층의 형성은 특히 다음과 같은 단계를 포함한다.
- 감광성 수지의 제 1 층에 함유된 금속 산화물 입자의 노출. 이 동작은 바람직하게는 알칼리성 에칭 (예를 들어, 물/알코올 매질의 수산화나트륨 또는 수산화칼륨을 사용함) 후, 물로 세척, 가능하다면 초음파 세척을 하여, 노출된 산화물 입자를 제거한다.
- 감광성 수지의 제 1 층이 칼슘 카보네이트 필러와 같은 비활성 필러를 함유한다면, 표면은 산성 에칭에 의해 약간 거칠게 만들어진다. 이 동작은 금속 서브층의 형성의 동작으로부터 분리되는 것이 바람직하다.
- 환원제를 함유하는 수용액과 접촉함으로써 금속 서브층의 형성. 서브층은, 상술한 방법과 유사하게 환원제를 함유하는 수용액에 침지하고, 중간을 제거함으로써, 바람직하게는 박층으로 형성된다.
금속 산화물이 구리 산화물일 때, 구리의 일부가 CuH 상태로 환원되고, 이 상태에서 구리는 서브층의 형성에 대한 촉매로서 작용한다. 초과 CuH 가 있다면, 실내 온도에서 수소를 외부로 발산하면서 천천히 구리 금속으로 변환된다. 과도 상태의 수소는 자세히 설명하지 않고 금속층의 형성에 있어서 간단히 언급한다.
환원을 실행시키기 위해서, 당업자는 금속 산화물을 산화 상태 0 의 금속으로 환원시킬 수 있는 환원제들중 하나를 선택할 수도 있다.
이 단계 동안 원하는 저항값을 얻는 것은, 한편으로는, 유전체를 형성하는 폴리머결합에 함유된 금속 산화물의 비율 및 특성에 따라, 다른 한편으로는, 실행되는 환원의 정도, 특히 사용되는 환원제의 형태 및 이전의 스트리핑 단계에 따라 다르다.
증착된 금속층의 특성은 사용되는 환원제의 형태 및 환원되는 금속 산화물의 특성에 따라 다르다. 본 발명을 실행하는 바람직한 방법에 따르면, 환원제는 수소화붕소이다.
금속 산화물이 구리 산화물일 때, 수소화붕소의 작용을 더욱 상세하게 설명한다.
Cu2O 는 수소화붕소의 작용으로 금속성 구리로 환원된다.
이러한 형태의 환원제를 사용하여, 유전체의 표면상에 형성된 층은 연속적이거나 불연속적인 구리 금속층이다.
사용가능한 수소화붕소는 대체적인 수소화붕소 및 부대체적인 수소화붕소를 포함한다. 수소화붕소 이온의 3 개의 수소 원자가 예를 들어 알킬기, 아릴기 및 알콕시기와 같은 환원 상태에서 비활성인 대체적인 수소화붕소로 대체되는 대체적인 수소화붕소가 사용될 수도 있다. 적당한 화합물의 전형적인 예는 수소화붕소나트륨, 수소화붕소칼륨, 디에틸수소화붕소나트륨 및 쓰리페닐수소화붕소칼륨이다.
환원 처리는 유전체 표면을 물 또는 물과 예를 들어 낮은 알리패틱 알코올과 같은 비활성 극성 용매의 혼합물의 수소화붕소 용액과 접촉하게 할 수 있다.
순수 수소화붕소 용액이 바람직하다. 이 용액들의 농도는 넓은 리믹스에 대해 다양할 수도 있고 바람직하게는 0.05 과 1 % 사이 (용액의 수소화붕소의 활성 수소의 중량에 대해) 이다. 환원 처리는 고온에서 실행될 수도 있다. 그런데, 예를 들어 15 과 30 ℃ 사이의 실내 온도와 가까운 온도에서 하는 것이 바람직하다. 반응의 실행에 관해서는, 환원시 매질의 pH 를 증가시키는 효과를 갖는 B(OH)3및 OH-이온을 유발한다. 그런데, 예를 들어 13 이상의 높은 pH 값에서, 환원율이 감소되어 소정의 환원율을 갖도록 버퍼링된 매질에서 동작되는 것이 바람직하다.
처리 시간을 주로 변화시킴으로써, 환원의 정도를 쉽게 조절할 수 있다. 원하는 값에 대응하는 표면 저항을 얻기 위해서, 요구되는 처리 시간이 통상 매우 짧고, 유전체에 포함된 산화물의 양에 따라서, 약 1 분 내지 약 15 분 사이다.소정의 처리 시간에 대해서, 예를 들어 붕산, 옥살산, 구연산, 주석산, 또는 염화코발트(Ⅱ), 염화니켈(Ⅱ), 염화망간(Ⅱ) 및 염화구리(Ⅱ) 와 같은 염화 금속과 같은 매질로 다양한 활성제를 첨가함으로써 환원율을 변화시킬 수 있다.
환원의 정도를 제어할 수 있도록 사용되는 수소화붕소의 양을 변화시킬 수 있다. 바람직한 동작 방법은 상대적으로 점성인 수소화붕소 용액으로 환원되는 기판을 침지하는 단계, 및 공기중에서 발생하는 환원 동작을 위해서 기판을 후퇴시키는 단계로 이루어진다. 소비되는 수소화붕소 이온 BH4 -의 양은 점성에 따라 다르다. 따라서, BH4 -는 환원되는 표면상의 박층에서 반응한다. 또한, 초기 세척을 오염화시키거나 불안전하게 하지 않는 이점을 갖는다.
수소화붕소에 의한 환원의 정확하고 간결한 조건은 유럽 특허 제 82 094 호에 기재되어 있다. 그런데, 본 발명의 내용에서, 유전체의 표면 부분만이 환원되어야 한다.
서브층상의 금속화는 상술한 방법으로 만들어진다.
회로 소자단의 제조시, 감광성 수지의 층이 제거된다. 이 동작은 실행 방법에 따라 다양하게 실행될 수도 있다. 제거는 용해 또는 스트립핑에 의해 실행될 수도 있다. 감광성 수지의 층을 완전히 제거하는 기술은 공지되어 있다.
감광성 수지의 제 2 층이 처리의 향상된 상태에 있지 않다면 제거는 더 쉽다. 바람직하게는, 제거시 A 상태에 있다.
절연 감광성 수지의 제 1 층을, 예를 들어, B 상태인 경화의 향상된 단계에 위치시키도록 의도된 처리 단계를 포함할 수도 있다. 예를 들어, 처리는 경화 동작으로 이루어진다. 감광성 수지의 제 2 층이 제거된 후 실행되는 것이 바람직하다. 처리는 회로 소자에 더 큰 안정성, 특히 더 큰 크기상 안정성을 제공하고, 조사 및 방사의 위치 정확성이 향상되게 한다. 또한, 다양한 처리시 사용되는 용액에 접촉하는 수지의 확장 현상을 제한한다.
방법은 고집적도를 갖는 인쇄 회로 소자 및 다단 모듈의 생산에 특히 적당하다.
또한, 본 발명의 자세한 설명 및 이점은 특정의 실행 방법에서 더욱 분명해진다. 구체적으로 설명하면, 3 개의 실행 방법이 제공되고, 방법의 다양한 단계에서 본 발명에 따른 방법에 의해 제조된 회로 소자의 개략 단면도를 나타내는 도에 의해 설명된다.
제 1 실행 방법에 따르면, 이 방법은,
a1) 금속화될 수 있는 부분 (102) 및/또는 잠재적으로 금속화될 수 있는 부분을 갖는 기판 (101) 상에, Cu, Co, Cr, Ni, Pb, Sb 및 Sn 산화물 및 이들의 혼합물중에서 선택된 산화물인 금속 산화물 입자, 및 적당한 일 이상의 다른 비도전성 및 비활성 필러를 함유하는 절연 감광성 수지의 제 1 층 (103) 을 형성하는 단계,
b1) 기판의 금속화될 수 있거나 잠재적으로 금속화될 수 있는 부분을 선택적으로 노출시키도록 제 1 층을 조사하고 현상하는 단계,
c1) 제 1 층, 및 기판의 노출된 부분상에, 선택적인 보호부를 형성하기 위해 의도된, 금속 산화물 입자를 함유하지 않는 제 2 층 (105) 을 형성하는 단계,
d1) 제 1 층의 일정 부분 및 기판의 일정 부분을 선택적으로 노출시키도록 제 2 층을 조사하고 현상하는 단계,
e1) 금속 산화물 입자에 의해 환원될 수 있는 귀금속의 용액으로 접촉하도록 하거나, 금속 산화물 입자를 환원시킬 수 있는 환원제로 접촉하도록 하게 함으로써, 금속화될 수 있는 서브층 (107) 을 형성하는 단계,
f1) 제 1 층 및 기판의 노출된 부분상에 금속층 (108) 을 증착시키도록 전기화학적 금속화 및/또는 전해적 금속화하는 단계, 및
g1) 감광성 수지의 제 2 층을 제거하는 단계로 이루어진다.
제 1 실행 방법은 패턴형 방법에 따른 금속화에 대응한다.
제 1 실행 방법에 대해서, 감광성 수지의 제 2 층이 단계 g1) 시 제거된다. 단계 a1) 및 b1) 는 단계 a) 및 b) 와 일치한다. 후속하는 금속화를 유도할 수 있는 절연 감광성 수지의 제 1 층의 화합물은 Cu, Co, Cr, Ni, Pb 및 Sn 산화물로부터 선택된 금속 산화물이다. 트랙 및 마이크로비어를 형성하는 단계 c) 는 단계 c1), d1), e1), f1) 및 g1) 로 이루어지는 일련의 단계이다.
각각의 단계를 실행하는 방법은 설명하였다. 제 1 실행 방법에 따른 제조시, 포토비어 (104), 즉, 금속화될 수 있는 부분 (102) 및/또는 잠재적으로 금속화될 수 있는 부분내로 도입되는 절연 감광성 수지의 비어가 단계 b1) 시 형성된다. 단계 d1) 시, 금속화될 수 있는 부분 (102) 을 노출시키도록 선택적인 보호부가 포토비어 (104) 의 영역의 비어 (106) 를 만들고, 감광성 수지의 제 1 층의 부분의 영역내의 비어 (107) 를 만듬으로써 얻어진다.
단계 e1) 시, 금속화될 수 있는 서브층 (107) 은 2 개의 방법중의 일 방법, 바람직하게는 제 1 방법에 따라 산성 매질의 귀금속염의 도움으로 형성된다. 단계 f1) 시, 금속화는 바람직하게는 전해적으로 만들어진다. 특히 트랙 및 마이크로비어를 형성하는 금속 배선 (109) 이 얻어진다. 단계 g1) 시, 감광성 수지의 제 2 층이 제거된다. 얻어진 회로 소자의 표면은
- 감광성 수지의 제 1 층 (113),
- 기판과 접촉하지 않은 제 1 층의 표면상의 트랙 (111) 의 부분,
- 기판과 접촉하고 있는 마이크로비어 (110), 및
- 마이크로비어와 접촉하고 있는 제 1 층의 표면상의 트랙 (112) 의 부분을 포함한다.
제 2 실행 방법에 따르면, 이 방법은,
a2) 금속화될 수 있는 부분 (202) 및/또는 잠재적으로 금속화될 수 있는 부분을 갖는 기판 (201) 상에, Cu, Co, Cr, Ni, Pb, Sb 및 Sn 산화물 및 이들의 혼합물중에서 선택된 산화물인 금속 산화물 입자, 및 적당한 일 이상의 다른 비도전성 및 비활성 필러를 함유하는 절연 감광성 수지의 제 1 층 (203) 을 형성하는 단계.
b2) 기판의 금속화될 수 있는 부분 및/또는 잠재적으로 금속화될 수 있는 부분으 선택적으로 노출시키도록 제 1 층을 조사하고 현상하는 단계,
c2) 금속 산화물 입자에 의해 환원가능한 귀금속염의 용액에 접촉하게 하거나, 금속 산화물 입자를 환원시킬 수 있는 환원제에 접촉하게 함으로써, 감광성 수지의 제 1 층 및 기판의 노출된 부분의 표면상에 금속화될 수 있는 서브층 (205) 을 형성하는 단계,
d2) 제 1 층 및 기판의 노출된 부분상에 금속층 (206) 을 증착시키도록 전기화학적 금속화 및/또는 전해적 금속화하는 단계,
e2) 금속화된 표면상에 감광성 수지의 제 2 층 (207) 을 형성하는 단계,
f2) 금속층의 일정 부분을 선택적으로 노출시키도록 제 2 층을 조사하고 현상하는 단계,
g2) 단계 f2) 시 노출된 부분의 영역으로부터 금속층을 제거하는 단계, 및
h2) 감광성 수지의 제 2 층을 제거하는 단계로 이루어진다.
제 2 실행 방법은 패널형 방법에 따라 금속화에 일치한다.
제 2 실행 방법에 대해서는, 감광성 수지의 제 2 층이 단계 h2) 시 제거된다. 단계 a2) 및 b2) 는 단계 a) 및 b) 와 일치한다. 후속하는 금속화를 유도할 수 있는 절연 감광성 수지의 제 1 층의 화합물은 Cu, Co, Cr, Ni, Pb 및 Sn 산화물로부터 선택된 금속 산화물이다. 트랙 및 마이크로비어를 형성하는 단계 c) 는 c2), d2), e2), f2), g2) 및 h2) 로 이루어지는 연속적인 단계이다.
각각의 단계의 실행 방법은 상세하게 설명하였다. 제 2 실행 방법에 따른 공정시, 포토비어 (204), 즉, 금속화될 수 있는 부분 (202) 및/또는 잠재적으로 금속화될 수 있는 부분으로 도입되는 절연 감광성 수지의 비어를 단계 b2) 시 형성한다. 단계 c2) 시, 2 개의 방법중 일 방법, 바람직하게는 제 1 방법에 따라,산성 매질의 귀금속염의 도움으로, 제 1 층의 전체 사용가능한 표면위에 금속화될 수 있는 층 (205) 을 형성한다. 단계 d2) 시, 금속화는 전체 사용가능한 표면위에 연속적인 금속층 (206) 을 얻기 위해서 금속화를 실행한다. 바람직하게는 산성 매질에서 전해적으로 금속화를 실행한다. 단계 f2) 시, 제 2 층의 비어 (208) 를 만듬으로써 선택적인 보호부를 얻어, 감광성 수지의 제 2 층이 금속층의 표면상에 위치에 잔류하게 한다. 비어 (204) 의 영역의 제 2 층 (209) 의 보호부, 및 제 1 층에 비어가 없는 부분 위의 제 2 층 (210) 의 보호부가 잔류한다.
단계 g2) 시, 단계 f2) 시 노출된, 금속층의 부분을 제거한다. 공지의 방법을 사용하여, 에칭하거나 용해시킴으로써 이 제거를 실행할 수 있다. 통상, 제거되는 부분은 금속화전의 단계 b2) 시 노출된 부분과 접촉하고 있지 않은 금속층의 부분이다. 바람직하게는, 산성 매질에서, 에칭함으로써 제거를 실행한다.
감광성 수지의 제 2 층을 단계 h2) 시 제거한 후, 얻어진 회로 소자의 표면은,
- 감광성 수지의 제 1 층 (214),
- 기판과 접촉하고 있지 않은 제 1 층의 표면상의 트랙 (212) 의 부분,
- 기판과 접촉하고 있는 마이크로비어 (211), 및
- 마이크로비어와 접촉하고 있는 제 1 층의 표면상의 트랙의 부분 (213) 으로 이루어진다.
제 3 실행 방법에 따르면, 이 방법은,
a3) 금속화될 수 있는 부분 (302) 및/또는 잠재적으로 금속화될 수 있는 부분을 갖는 기판상에 Cu, Co, Cr, Ni, Pb, Sb 및 Sn 산화물 및 이들의 혼합물중에서 선택된 산화물인 금속 산화물 입자, 및 적당한 일 이상의 다른 비도전성이고 비활성인 필러를 함유하는 절연 감광성 수지의 제 1 층 (303) 을 형성하는 단계,
b3) 금속화될 수 있는 부분 및/또는 잠재적으로 금속화될 수 있는 부분을 선택적으로 노출시키도록 제 1 층을 조사하고 현상하는 단계,
c3) 금속 산화물 입자에 의해 환원될 수 있는 귀금속염의 용액과 접촉하게 하거나, 금속 산화물 입자를 환원시킬 수 있는 환원제와 접촉하게 함으로써, 감광성 수지의 제 1 층 및 기판의 노출된 부분의 표면상에 금속화될 수 있는 서브층 (305) 을 형성하는 단계,
d3) 제 1 층 및 기판의 노출된 부분상에 금속층 (306) 을 증착시키도록 궁극적으로는 전기화학적 금속화 및/또는 전해적 금속화하는 단계,
e3) 금속화된 표면상에 금속 산화물 입자를 함유하지 않는 감광성 수지의 제 2 층 (307) 을 형성하는 단계,
f3) 금속층의 일정 부분을 선택적으로 노출시키도록 제 2 층을 조사하고 현상하는 단계,
g3) 단계 f3) 시 노출된 부분의 영역의 금속화에 의해 금속층을 강화하는 단계,
h3) 일정 부분이 강화된 금속층을 노출시키도록 감광성 수지의 제 2 층을 제거하는 단계, 및
i3) 강화되지 않은 부분상의 층 전체를 제거시키도록 금속층을 제거하는 단계로 이루어진다.
제 3 실행 방법은 패터닝된 강화로 패널형 공정에 따른 금속화에 일치한다.
제 3 실행 방법의 경우, 감광성 수지의 제 2 층을 단계 h3) 시 제거한다. 단계 a3) 및 b3) 는 단계 a) 및 b) 와 일치한다. 후속하는 금속화를 유도할 수 있는 감광성 수지의 제 1 층의 화합물은 Cu, Co, Cr, Ni, Pb 및 Sn 산화물 및 이들의 혼합물로부터 선택된 금속 산화물이다. 트랙 및 마이크로비어를 형성하는 단계 c) 는 단계 c3), d3), e3), f3), g3), h3) 및 i3) 로 이루어지는 연속적인 단계이다.
각각의 단계를 실행하는 방법은 상세히 설명하였다. 제 3 실행 방법에 따른 공정시, 포토비어 (304), 즉, 금속화될 수 있는 부분 또는 잠재적으로 금속화될 수 있는 부분 (302) 에 스며드는 절연 감광성 수지의 비어를 단계 b3) 시 형성한다. 단계 c3) 시, 2 개의 방법중 일 방법, 바람직하게는 제 1 방법으로, 산성 매질의 귀금속염의 도움으로, 금속화될 수 있는 서브층 (305) 을 제 1 층의 전체 사용가능한 부분 위에 형성한다. 단계 d3) 시, 전체 사용가능한 표면 위에 연속적인 금속층 (306) 을 얻기 위해서 금속화를 실행할 수도 있다. 단계 f3) 에 의해, 포토비어 (304) 의 영역의 금속층을 노출시키도록 비어 (308) 를 만듬으로써 선택적인 보호부를 얻고, 포토비어가 없는 제 1 층의 부분의 영역에서의 금속층을 노출시키도록 비어 (309) 를 얻는다.
단계 g3) 시, 단계 f3) 시 노출된 금속층의 부분, 즉, 비어 (308 및 309) 의영역을 강화한다. 강화부 (310) 는, 예를 들어 금속층과 동일한 특성을 갖는, 용이하게 에칭할 수 있는 단일 금속막으로 이루어질 수도 있고, 바람직하게는 전해적 금속화에 의해 얻어진다. 강화부상의 금속층의 두께는 미강화부상의 금속층의 두께보다 크다. 강화부는 금과 같이 용이하게 에칭할 수 없는 금속 재료로 이루어질 수도 있다.
감광성 수지의 층을 단계 h3) 시 제거한 후, 미강화부상의 금속층 전체를 제거시키고 강화부상의 금속막을 잔류시키도록 단계 i3) 시 에칭한다. 예를 들어, 서로 다른 에칭에 의해 실행한다. 예를 들어, 산성 매질에서 에칭을 실행한다.
얻어진 회로 소자의 표면은,
- 감광성 수지의 제 1 층 (314),
- 기판과 접촉하고 있지 않는 제 1 층의 표면상에 트랙 (312) 의 부분,
- 기판과 접촉하고 있는 마이크로비어 (311), 및
- 마이크로비어와 접촉하고 있는 제 1 층의 표면상의 트랙 (313) 의 부분으로 이루어진다.
얻어진 회로 소자단은 일련의 유사한 단계에 따라 얻어진 다른 회로 소자단을 지지할 수도 있다. 제 2 회로 소자단의 일 실시예는 도 4a 내지 도 4c 를 참조하여 설명한다.
이 실시예에서, 제 1 실행 방법과 유사한 공정에 따라 동작을 실행한다.
단계 a4) 시, 이전의 회로 소자단 (소위 하부단이라고 함) 의 금속 산화물입자를 함유하는 절연 감광성 수지의 층 (401) 을 갖고 트랙 및 마이크로비어 (402 및 403) 를 갖는, 상술한 시행 방법중 일 방법으로 얻어진 회로 소자단의 표면상에 감광성 수지의 제 1 층을 형성한다.
단계 b4) 시, 하부단의 제 1 층의 부분으로 이루어지는 잠재적으로 금속화될 수 있는 부분 (405) 에서 (하부단의 제 2 층은 제거되었음), 트랙 또는 마이크로비어 부분 (402 및 403) 에 도입되는 포토비어를 형성하도록 수지의 제 1 층을 조사하고 현상한다.
단계 c4) 및 d4) 시, 선택적인 보호부를 형성하도록 감광성 수지의 제 2 층을 증착하고, 조사하고, 노출시킨다.
단계 e4) 시, 금속화될 수 있는 서브층을 상술한 바와 같이 형성한다. 또한, 제 1 층의 미보호부 표면 및 잠재적으로 금속화될 수 있는 표면 (405) 상에 서브층을 형성한다.
단계 f4) 시, 금속화를 실행한다. 트랙 및 마이크로비어 (410, 411 및 412) 를 형성한다.
단계 g4) 시, 감광성 수지의 제 2 층을 제거한다.
본 발명에 따라 더 나은 평탄도를 얻을 수 있는 회로 소자를 제조할 수 있다. 또한, 유전체 기판에 금속층을 확실하게 부착할 수 있고, 층의 연속적인 적층에 기인한 부정확을 감소시킨다. 또한, 본 발명의 방법은 적은 수의 단계를 포함하므로 경제적으로 이점이 있다.
Claims (21)
- 금속 트랙 및 마이크로비어로 이루어지는 다단 배선 회로 소자의 제조방법으로서,적어도 일 단을 제조하기 위해,a) 표면상에 금속화될 수 있는 부분 및/또는 잠재적으로 금속화될 수 있는 부분을 갖는 기판상에 후속하는 금속화를 유도할 수 있는 화합물을 함유하는 절연 감광성수지의 제 1 층을 형성하는 단계;b) 상기 기판의 상기 금속화될 수 있는 부분 및/또는 상기 잠재적으로 금속화될 수 있는 부분을 선택적으로 노출시키도록 조사하고 현상하는 단계; 및c) 선택적인 보호부를 형성하는 감광성 수지의 제 2 층을 사용하여, 상기 절연 감광성 수지의 제 1 층 및 단계 b) 시 노출된 부분의 표면상에 상기 금속 트랙 및 상기 마이크로비어를 금속화에 의해 형성하는 단계로 이루어지고,상기 일 단을 제조하기 위해, 감광성 수지의 제 2 층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항에 있어서,상기 기판은 하부 회로 소자단이고, 상기 금속화될 수 있는 부분은 상기 금속 트랙 또는 상기 마이크로비어이고, 상기 잠재적으로 금속화될 수 있는 부분은 상기 절연 감광성 수지의 제 1 층을 갖는 금속화되지 않은 부분인 것을 특징으로하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 감광성 수지의 제 2 층이 후속하는 금속화를 유도할 수 있는 화합물을 함유하지 않는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 내지 제 3 항중 어느 한항에 있어서,후속하는 금속화를 유도할 수 있는 화합물은 Cu, Co, Cr, Ni, Pb, Sb 및 Sn 산화물 및 이들의 혼합물중에서 선택된 금속 산화물의 입자로 이루어지는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 내지 제 4 항중 어느 한 항에 있어서,상기 감광성 수지의 제 1 층은 비활성이고 비도전성인 필러를 함유하는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 내지 제 5 항중 어느 한 항에 있어서,금속화될 수 있는 서브층상에 상기 금속화를 실행하고, 상기 감광성 수지의 제 1 층의 표면 또는 감광성 수지의 제 1 층의 노출된 부분의 표면의 형성전에 형성된 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 6 항에 있어서,상기 후속하는 금속화를 유도할 수 있는 화합물은 상기 Cu, Co, Cr, Ni, Pb, Sb 및 Sn 산화물 및 이들의 혼합물중에서 선택된 금속 산화물의 입자로 이루어지고, 산화물 입자에 의해 환원될 수 있는 귀금속염 용액과 접촉하고 있는 상기 감광성 수지의 제 1 층 또는 상기 감광성 수지의 제 1 층의 부분에 의해 서브층을 형성하는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 7 항에 있어서,상기 귀금속염 용액은 산성 용액인 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 6 항 또는 제 7 항에 있어서,상기 귀금속염 용액은 Cl-, NO3 -및 CH3COO-로부터 선택된 반대이온과 Au, Ag, Rh, Pd, Os, Ir 및 Pt 염중에서 선택되는 것으로 이루어지는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 6 항에 있어서,상기 후속하는 금속화를 유도할 수 있는 화합물은 상기 Cu, Co, Cr, Ni, Pb, Sb 및 Sn 산화물 및 혼합물중에서 선택된 금속 산화물의 입자로 이루어지고, 산화물 입자를 환원시킬 수 있는 환원제와 접촉하는 감광성 수지의 제 1 층 또는 감광성 수지의 제 1 층의 부분에 의해 형성하는 것을 특징으로 다단 배선 회로 소자의 제조방법.
- 제 6 항 내지 제 10 항중 어느 한 항에 있어서,금속화될 수 있는 서브층을 형성하기 전에 감광성 수지의 제 1 층을 노출시키는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 내지 제 11 항중 어느 한 항에 있어서,상기 금속화는 전기화학적 및/또는 전기분해적으로 실행되는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 내지 제 12 항중 어느 한 항에 있어서,상기 금속화는 산성 매질에서 전기분해적으로 실행되는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 7 항 내지 제 13 항중 어느 한 항에 있어서,c1) 상기 감광성 수지의 제 1 층 및 상기 기판의 노출된 부분상에, 선택적인 보호부를 형성하기 위해, 상기 후속하는 금속화를 유도할 수 있는 화합물을 함유하지 않는 상기 감광성 수지의 제 2 층을 형성하는 단계;d1) 상기 감광성 수지의 제 1 층의 일정 부분 및 기판의 일정 부분을 선택적으로 노출시키도록 상기 감광성 수지의 제 2 층을 조사하고 현상하는 단계;e1) 금속 산화물 입자에 의해 환원될 수 있는 귀금속염의 용액에 접촉하게 함으로써, 또는 금속 산화물 입자를 환원시킬 수 있는 환원제와 접촉하게 함으로써, 금속화될 수 있는 서브층을 형성하는 단계;f1) 상기 감광성 수지의 제 1 층 및 상기 기판의 노출된 부분상에 금속층을 증착하도록 전기화학적 금속화 또는 전해적 금속화하는 단계;g1) 상기 감광성 수지의 제 2 층을 제거하는 단계로 이루어지는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 7 항 내지 제 13 항중 어느 한 항에 있어서,c2) 금속 산화물 입자에 의해 환원될 수 있는 귀금속염의 용액과 접촉하게 함으로써, 또는 상기 금속 산화물 입자를 환원시킬 수 있는 환원제와 접촉하게 함으로써, 상기 감광성 수지의 제 1 층 및 상기 기판의 노출된 부분의 표면상에 금속화될 수 있는 서브층을 형성하는 단계;d2) 상기 감광성 수지의 제 1 층 및 상기 기판의 노출된 표면상에 금속층을 증착시키도록 전기화학적 금속화 및/또는 전해적 금속화하는 단계;e2) 선택적인 보호부를 형성하기 위해 감광성 수지의 제 2 층을 금속화된 표면상에 형성하는 단계;f2) 상기 금속층의 일정 부분을 선택적으로 노출시키도록 상기 감광성 수지의 제 2 층을 조사하고 현상하는 단계;g2) 단계 f2) 시 노출된 부분으로부터 상기 금속층을 제거하는 단계; 및h2) 상기 감광성 수지의 제 2 층을 제거하는 단계로 이루어지는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 7 항 내지 제 13 항중 어느 한 항에 있어서,c3) 금속 산화물 입자에 의해 환원될 수 있는 귀금속염의 용액과 접촉하게 함으로써, 또는 상기 금속 산화물 입자를 환원시킬 수 있는 환원제와 접촉하게 함으로써, 상기 감광성 수지의 제 1 층 및 상기 기판의 노출된 부분의 표면상에 금속화될 수 있는 서브층을 형성하는 단계;d3) 상기 감광성 수지의 제 1 층 및 상기 기판의 노출된 부분상에 금속층을 증착하도록 궁극적으로는 전기화학적 금속화 및/또는 전해적 금속화하는 단계;e3) 선택적인 보호부를 형성하기 위해, 후속하는 금속화를 유도할 수 있는 화합물을 함유하는 감광성 수지의 제 2 층을 금속화된 표면상에 형성하는 단계;f3) 상기 금속층의 일정 부분을 선택적으로 노출시키도록 상기 감광성 수지의 제 2 층을 조사하고 현상하는 단계;g3) 단계 f3) 시 노출된 부분의 영역에서 금속화에 의해 상기 금속층을 강화하는 단계;h3) 일정 부분에서 강화된 상기 금속층을 노출시키도록 상기 감광성 수지의 제 2 층을 제거하는 단계; 및i3) 강화되지 않은 부분상의 층 전체를 제거시키도록 상기 금속층을 에칭하는 단계로 이루어지는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 내지 제 16 항중 어느 한 항에 있어서,B 상태 수지를 얻도록 상기 감광성 수지의 제 1 층을 처리하는 단계를 포함하는 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 17 항에 있어서,처리 단계는 상기 감광성 수지의 제 2 층이 제거된 후에 실행되는 경화 단계인 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 제 1 항 내지 제 18 항중 어느 한 항에 있어서,상기 기판은 표면상의 트랙으로 이루어지는 견고한 배선 회로인 것을 특징으로 하는 다단 배선 회로 소자의 제조방법.
- 고집적도를 갖는 배선 회로 및 다층 모듈을 만들기 위해 제 1 항 내지 제 19 항중 어느 한 항에 따른 다단 배선 회로 소자의 제조방법의 사용.
- 제 1 항 내지 제 19 항중 어느 한 항에 따른 다단 배선 회로 소자의 제조방법에 의해 얻어질 수 있는 트랙 및 마이크로비어로 이루어지는 것을 특징으로 하는다단 배선 회로 소자.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0009879 | 2000-07-27 | ||
| FR0009879A FR2812515B1 (fr) | 2000-07-27 | 2000-07-27 | Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration |
| FR0017249 | 2000-12-29 | ||
| FR0017249A FR2819144B1 (fr) | 2000-12-29 | 2000-12-29 | Procede de fabrication d'une circuiterie a plusieurs niveaux comportant pistes et microtraversees |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020022122A true KR20020022122A (ko) | 2002-03-25 |
Family
ID=26212557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010005552A KR20020022122A (ko) | 2000-07-27 | 2001-02-06 | 트랙 및 마이크로비어로 이루어지는 다단 회로 소자의제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2002057460A (ko) |
| KR (1) | KR20020022122A (ko) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7683458B2 (en) | 2004-09-02 | 2010-03-23 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US7759800B2 (en) | 2003-11-13 | 2010-07-20 | Micron Technology, Inc. | Microelectronics devices, having vias, and packaged microelectronic devices having vias |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7830018B2 (en) | 2007-08-31 | 2010-11-09 | Micron Technology, Inc. | Partitioned through-layer via and associated systems and methods |
| US7829976B2 (en) | 2004-06-29 | 2010-11-09 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US7915736B2 (en) | 2005-09-01 | 2011-03-29 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7973411B2 (en) | 2006-08-28 | 2011-07-05 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US8253230B2 (en) | 2008-05-15 | 2012-08-28 | Micron Technology, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
| US8322031B2 (en) | 2004-08-27 | 2012-12-04 | Micron Technology, Inc. | Method of manufacturing an interposer |
| US8536485B2 (en) | 2004-05-05 | 2013-09-17 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US9209158B2 (en) | 2007-12-28 | 2015-12-08 | Micron Technology, Inc. | Pass-through 3D interconnect for microelectronic dies and associated systems and methods |
| US9214391B2 (en) | 2004-12-30 | 2015-12-15 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5039908B2 (ja) * | 2005-10-17 | 2012-10-03 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| KR101184856B1 (ko) * | 2010-12-22 | 2012-09-20 | 삼성전기주식회사 | 감광성 절연재를 이용한 인쇄회로기판 제조 방법 |
-
2001
- 2001-02-06 KR KR1020010005552A patent/KR20020022122A/ko not_active Application Discontinuation
- 2001-02-06 JP JP2001029348A patent/JP2002057460A/ja not_active Withdrawn
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759800B2 (en) | 2003-11-13 | 2010-07-20 | Micron Technology, Inc. | Microelectronics devices, having vias, and packaged microelectronic devices having vias |
| US9653420B2 (en) | 2003-11-13 | 2017-05-16 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US8748311B2 (en) | 2003-12-10 | 2014-06-10 | Micron Technology, Inc. | Microelectronic devices and methods for filing vias in microelectronic devices |
| US11177175B2 (en) | 2003-12-10 | 2021-11-16 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US9452492B2 (en) | 2004-05-05 | 2016-09-27 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US10010977B2 (en) | 2004-05-05 | 2018-07-03 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US8686313B2 (en) | 2004-05-05 | 2014-04-01 | Micron Technology, Inc. | System and methods for forming apertures in microfeature workpieces |
| US8664562B2 (en) | 2004-05-05 | 2014-03-04 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US8536485B2 (en) | 2004-05-05 | 2013-09-17 | Micron Technology, Inc. | Systems and methods for forming apertures in microfeature workpieces |
| US7829976B2 (en) | 2004-06-29 | 2010-11-09 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US8322031B2 (en) | 2004-08-27 | 2012-12-04 | Micron Technology, Inc. | Method of manufacturing an interposer |
| US7683458B2 (en) | 2004-09-02 | 2010-03-23 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7956443B2 (en) | 2004-09-02 | 2011-06-07 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US8502353B2 (en) | 2004-09-02 | 2013-08-06 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US8669179B2 (en) | 2004-09-02 | 2014-03-11 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US9214391B2 (en) | 2004-12-30 | 2015-12-15 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US9293367B2 (en) | 2005-06-28 | 2016-03-22 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7915736B2 (en) | 2005-09-01 | 2011-03-29 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US11476160B2 (en) | 2005-09-01 | 2022-10-18 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| US8610279B2 (en) | 2006-08-28 | 2013-12-17 | Micron Technologies, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7973411B2 (en) | 2006-08-28 | 2011-07-05 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US9570350B2 (en) | 2006-08-31 | 2017-02-14 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US9099539B2 (en) | 2006-08-31 | 2015-08-04 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US7830018B2 (en) | 2007-08-31 | 2010-11-09 | Micron Technology, Inc. | Partitioned through-layer via and associated systems and methods |
| US8367538B2 (en) | 2007-08-31 | 2013-02-05 | Micron Technology, Inc. | Partitioned through-layer via and associated systems and methods |
| US8536046B2 (en) | 2007-08-31 | 2013-09-17 | Micron Technology | Partitioned through-layer via and associated systems and methods |
| US9281241B2 (en) | 2007-12-06 | 2016-03-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US8247907B2 (en) | 2007-12-06 | 2012-08-21 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US10020287B2 (en) | 2007-12-28 | 2018-07-10 | Micron Technology, Inc. | Pass-through interconnect structure for microelectronic dies and associated systems and methods |
| US9209158B2 (en) | 2007-12-28 | 2015-12-08 | Micron Technology, Inc. | Pass-through 3D interconnect for microelectronic dies and associated systems and methods |
| US8404521B2 (en) | 2008-05-15 | 2013-03-26 | Micron Technology, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
| US9607930B2 (en) | 2008-05-15 | 2017-03-28 | Micron Technologies, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
| US9343368B2 (en) | 2008-05-15 | 2016-05-17 | Micron Technology, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
| US8253230B2 (en) | 2008-05-15 | 2012-08-28 | Micron Technology, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057460A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020022122A (ko) | 트랙 및 마이크로비어로 이루어지는 다단 회로 소자의제조방법 | |
| TWI403240B (zh) | 製造電流載體之方法及該方法之用途 | |
| KR100688864B1 (ko) | 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 | |
| KR100240915B1 (ko) | 회로 기판 및 그의 제조 방법 | |
| US20010033889A1 (en) | Manufacturing computer systems with fine line circuitized substrates | |
| KR20070043816A (ko) | 전자 회로 어셈블리의 제조 방법 | |
| US20060070769A1 (en) | Printed circuit board and method of fabricating same | |
| JPH0575246A (ja) | プリント回路の作成法 | |
| US4602318A (en) | Substrates to interconnect electronic components | |
| JP3486864B2 (ja) | 基板上の銅配線形成方法及び銅配線の形成された基板 | |
| US10685931B2 (en) | Method and apparatus for forming contacts on an integrated circuit die using a catalytic adhesive | |
| US4541882A (en) | Process for the manufacture of substrates to interconnect electronic components and articles made by said process | |
| US20040048050A1 (en) | Method for making a circuitry comprising conductive tracks, chips and micro-vias and use of same for producing printed circuits and multilayer modules with high density of integration | |
| TWI392419B (zh) | 線路結構的製作方法 | |
| JP3728572B2 (ja) | 配線基板の製造方法 | |
| JPH1065315A (ja) | フレキシブルプリント回路の製造方法および該方法により得られたフレキシブルプリント回路 | |
| US6455783B1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
| TW200407057A (en) | Method for the manufacture of printed circuit boards with integral plated resistors | |
| US11039540B2 (en) | Multi-layer circuit board with traces thicker than a circuit board layer | |
| CN104115568A (zh) | 制造印刷电路板的方法和设备 | |
| JPH08225952A (ja) | 表面をメタライズするための方法および還元溶液 | |
| JP3813839B2 (ja) | フレキシブル配線基板 | |
| US20040067447A1 (en) | Method for making a multilevel circuitry comprising conductor tracks and microvias | |
| US20240179847A1 (en) | Palladium plating catalyst layer by laser induced forward transfer | |
| KR100557528B1 (ko) | 리지드 플렉시블 인쇄회로기판의 금도금 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |