JP2004247549A - 配線基板の作製方法および多層配線基板の作製方法 - Google Patents
配線基板の作製方法および多層配線基板の作製方法 Download PDFInfo
- Publication number
- JP2004247549A JP2004247549A JP2003036397A JP2003036397A JP2004247549A JP 2004247549 A JP2004247549 A JP 2004247549A JP 2003036397 A JP2003036397 A JP 2003036397A JP 2003036397 A JP2003036397 A JP 2003036397A JP 2004247549 A JP2004247549 A JP 2004247549A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- forming
- hole
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】簡単な工程で、ホールの充填と同時に微細な配線パターンを基板上に形成する配線基板の作製法を提供する。
【解決手段】基板に所定のサイズのホール15を形成する工程と、ホール内壁および基板上にめっきシード層12を形成する工程と、めっきシード層上に所定のレジストパターン13を形成する工程と、ホール内部および基板上にめっき層14を形成する工程と、基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程と、レジストパターンおよびシード層を除去して基板上に配線パターンを形成するとともに、ホール内を充填したコンタクト16を形成する工程とを含む。
【選択図】 図3
【解決手段】基板に所定のサイズのホール15を形成する工程と、ホール内壁および基板上にめっきシード層12を形成する工程と、めっきシード層上に所定のレジストパターン13を形成する工程と、ホール内部および基板上にめっき層14を形成する工程と、基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程と、レジストパターンおよびシード層を除去して基板上に配線パターンを形成するとともに、ホール内を充填したコンタクト16を形成する工程とを含む。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板の作製方法に関し、特に半導体集積回路等を搭載するパッケージ基板の配線形成技術に関する。
【0002】
【従来の技術】
デジタルネットワークを利用した情報化社会の発達につれ、携帯情報端末やデジタル家電を中心とした電子機器が著しく発展している。その結果、半導体装置に対する多機能化や高性能化に対する要求が高まり、1チップに高度なシステム機能を詰め込んだSoC(システム・オン・チップ)が注目を集めている。
【0003】
SoCは、従来ボード上で実現してきたシステムを、ひとつのシリコンチップ上で実現するもので、低消費電力、高性能、実装面積の低減というメリットが大きく、半導体ビジネスの主流となっている。
【0004】
最近、SoCと同等の機能を実現する手段として注目されているのが、SiP(システム・イン・パッケージ)である。SiPは、複数のLSIを単一のパッケージに封止してシステム化を実現したものであり、最終的にはSoCと同等の機能を低コストで提供することを目指すものである。このような考え方は古くからあり、複数のLSIや受動部品を単一のパッケージに封止するハイブリッドICや、汎用大型コンピュータの高速化を実現する手段として開発されたMCM(マルチチップ・モジュール)もSiPの一種と考えられる。ハイブリッドICやMCMは大変高価であり、SoCに対する優位性に乏しく、主流技術とはならなかった。そしてSoCもまた、開発の長期化や、様々なシステム機能をひとつのチップ上に結合するための開発リスクが問題となり始め、SoCと同等の機能を短期間、低コストで実現できそうなSiPに期待がかかっている。
【0005】
SiPの実現に求められる実装基板では、上下接続のためのスルーホールと薄膜配線層が必要とされる。パッケージの小型化の要求に応じるために、あるいはスルーホールの形成やめっき充填の困難性を軽減するために、基板の厚さを50μm〜300μm程度に薄化する必要がある。しかし、最初から薄い基板を用いると取り扱いが難しくなるため、基板に所望の径と深さのビアホールを形成し、めっきシード層を形成した後にビア内をめっき充填し、基板裏面からビア底が露出するまで基板を薄化する方法がある。めっき形成時に、めっき層はビア内だけでなく基板表面にも形成されるので、あらかじめ基板表面にレジストで配線パターンを作っておくことによって、めっき後にレジストを剥離しシード層を除去して金属配線とすることができる(たとえば、特許文献1および2参照)。
【0006】
図1は、上述した従来の配線形成工程を示す図である。図1(a)に示すように、基板101にビアホール105を形成後、ビアホール105内壁および基板101の表面にめっきシード層102を形成し、配線用レジスト103をパターニングする。次に図1(b)に示すように、レジスト103をガイドとして、電界めっきによりビアホール105内および基板101にめっき層104を形成する。次に図1(c)に示すように、レジスト103を剥離し、シード層102を除して、充填ビア106と配線107を形成する。
【0007】
【特許文献1】
特開平11−26937号公報
【0008】
【特許文献2】
特開2002−16155号公報
【0009】
【発明が解決しようとする課題】
しかし、この方法によると、配線107の厚さ(t)と幅(w)が、ビアホール105のホール径と深さに依存してしまう。ビアホール105内に充填めっきを行うと、基板101表面に形成されるめっき層104の厚さはビアホール105の半径以上の厚さになる。たとえば、ビアホールの直径を50μmに設定すると、基板101表面のめっき層104の厚さは25μm程度にまでなる。レジスト103は、めっきのオーバーハングを防止するために、それ以上の厚さのものを選択する必要がある。
【0010】
さらに、レジストの解像度はアスペクト1程度であるため、形成できる配線幅がレジスト厚さに限定されてしまう。結果として、配線107の幅がめっき層104の厚さと同程度にまで広がり、配線107の微細化が大きく制限される。所望の配線幅と厚さを達成するためにビアホール105の径を小さくすると、ホールのアスペクト比(深さと径の比)が非常に大きくなり、めっきシード層102の形成をコストの高いCVD法などに頼らざるを得なくなる。そのうえ、ビアホール105内のめっき充填も困難になり、ボイドなど欠陥の発生する確率が高くなる。つまり、めっき充填によるビアあるいはコンタクトの形成と、微細配線の形成を両立させることができない。
【0011】
ホール径を狭めることなく配線を微細化する方法として、図2に示すように、めっき層を形成した後にレジストで配線パターンを定義するという方法も考えられる。まず図2(a)に示すように、基板101にビアホール105を形成後、シード層102を形成してめっき層104を形成する。図2(b)に示すように、めっき層14上に配線用レジスト103をパターニングする。図2(c)に示すように、レジスト103をマスクにめっき層104とシード層102をエッチングする。図2(d)に示すようにレジスト103を除去して、配線パターン107と充填ビア106を形成する。
【0012】
この方法では、所望の厚さのレジストを選択して所望の配線幅にレジスト103をパターニングすることができる。しかし、めっき層104が厚いと、図2(c)のエッチング工程でかなりのオーバーエッチとなる。また、配線幅の微細化に合わせて配線107の膜厚を低減しようとすると、図2(a)のめっき層104形成後か、図2(d)の配線107の形成後に、CMPなどの高コストで時間のかかるプロセスが必要となる。特に、基板上に堆積しためっき層の厚さを考えると、所望の配線厚さまで低減する制御が困難である。
【0013】
別の代替方法として、ダマシンプロセスにより、コンタクトホール(あるいはビアホール)と配線溝を形成してめっき充填した後に研磨すると、微細な配線とコンタクト(あるいはビア)を同時に形成することができる。しかし、ホールの加工と、配線溝の加工という2段階の加工を必要とし、工程が増える上に、誘導結合プラズマ(ICP)などの高コストのドライプロセスが必要となる。
【0014】
そこで本発明は、低いコストかつ簡単な工程で、ホールの充填と微細配線の形成を同時に実現することのできる配線基板の作製方法を提供することを目的とする。
【0015】
また、一度のホール加工で、多層配線間を接続するコンタクトと上部配線パターンとを同時に形成することのできる多層配線基板の作製方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第1の側面において、配線基板の作製方法は、
(a)基板に所定のサイズのホールを形成する工程と、
(b)ホール内壁および基板上にめっきシード層を形成する工程と、
(c)めっきシード層上に所定のレジストパターンを形成する工程と、
(d)ホール内部および基板上にめっき層を形成する工程と、
(e)基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程と、
(f)レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と
を含む。
【0017】
このような配線基板の作製方法によると、ホールのサイズやレジストの解像度に制限されることなく、一度のホール加工と、一度のめっき形成で微細配線パターンとコンタクトを同時に形成することができる。
【0018】
配線基板の形成方法は、基板の裏面を、コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含んでもよい。これにより、微細配線とスルーホールを有する両面配線基板が容易に実現する。
【0019】
導体層を薄化する工程は、薄化後の前記レジストパターン(すなわち配線間レジスト)のアスペクト比が1以下となるように薄化することが望ましい。これにより、レジストの剥離が確実になるとともに、配線パターンの形状を正確に維持したまま配線厚さを薄く制御することができる。
【0020】
半発明の別の側面では、多層配線基板の作製方法を提供する。多層配線基板の作製方法は、
(a)基板上に1以上絶縁層と、1以上の配線層とを交互に形成して積層構造を形成する工程と、
(b)積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
(c)ホール内および積層構造表面にめっきシード層を形成する工程と、
(d)めっきシード層上に所定のレジストパターンを形成する工程と、
(e)ホール内部および積層構造上にめっき層を形成する工程と、
(f)前記積層構造上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
(g)レジストパターンおよびシード層を除去して、積層構造上に配線パターンを形成すると同時に、ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程とを含む。
【0021】
このような方法によれば、多機能化、システム化に適した高配線密度の多層配線基板を、低コストかつ簡単な工程で作製することができる。
【0022】
いずれの側面においても、幅1μm〜10μm、高さが5μm〜10μm程度あるいは高さが5μmの微細配線を、動作の信頼性を確保できる径の充填ビアやコンタクトの形成と両立させて、同時に形成できる。また、高コストのドライエッチングの工程を、極力少なくすることができる。
【0023】
本発明のその他の特徴、効果については、以下で図面を参照して述べる詳細な説明によりいっそう明確になる。
【0024】
【発明の実施の形態】
図3は、本発明の第1実施形態に係る配線形成工程を示す。図3に示される配線形成工程は、配線基板の作製工程の一部をなすものである。第1実施形態では、基板に充填ビアと配線パターンを同時に形成し、裏面研磨により充填ビアからスルーホールを形成する例に基づいて、微細配線の形成工程を説明する。
【0025】
まず、図3(a)に示すように、基板11にビアホール15を形成し、ビアホール15の内壁および基板11の表面に、めっきシード層12を形成する。基板11は、用途に応じてアルミナや窒化アルミニウムなどのセラミック基板、シリコン基板、フレキシブル基板などを適宜選択する。ビアホール15は、図3の例ではICP(誘導結合プラズマ)エッチングにより、直径50μm、深さ200μmに形成する。もちろんこの例に限られず、設計に応じてホール径は10μm〜100μm、深さは50μm〜300μmに設定することができる。めっきシード層12は、たとえばスパッタリングにより5nm〜100nmの厚さに形成する。シード層12の材料としては、銅(Cu)、ニッケル(Ni)、クロム(Cr)、貴金属、あるいはこれらの組み合わせを適宜選択することができるが、第1実施形態では銅(Cu)配線を形成するものとする。
【0026】
配線シード層12形成後に、配線形成用のめっきレジストをパターニングしてレジストパターン13を形成する。レジストパターン13は、たとえばドライフィルムレジストをローラで貼り付け、露光、現像により配線を区画する形状にパターニングすることにより形成される。レジストフィルムの厚さは、本発明の配線形成方法では特に気にする必要はなく、任意の厚さのフィルムを使用できるが。図3の例では5μm程度の厚さのフィルムを使用する。レジストフィルムを現像する際に、基板の表面を下にして現像液に浸す。これにより、ビアホール15内に現像液が侵入することを防止し、後工程でビアホール15内のめっき充填を確実にすることができる。
【0027】
次に、図3(b)に示すように、めっき層14を電界めっきにより形成する。上述したように、第1実施形態では、めっき層14は銅(Cu)の金属導体層である。めっき層14は、シード層12上にレジストパターン13が形成された基板11を、フェイスダウンでめっき漕(不図示)に浸漬し、基板11をカソード、めっき液中の被着金属イオンをアノードとすることによって、シード層12上に形成される。めっき層14は、ビアホール15の中を埋め込むと同時に、基板11表面からも成長して、レジストパターン13の全体を覆う。図3の例では、ビアホール15の直径を50μmに設定したので、基板11上に25μm程度の厚さのめっき層14が形成されることになる。
【0028】
次に、図3(c)に示すように、めっき層14をレジストパターン13が露出する所望の厚さに薄化および平坦化する。薄化および平坦化は、レジストパターン13に摩擦熱によるダメージを与えないものであれば、研磨レートやコストを加味のうえ、機械的研磨、CMP,エッチバック等の化学的研磨など、任意の方法を採用することができる。第1実施形態では、ダイヤモンドバイトによる機械的研磨を採用する。ダイヤモンドバイトを用いた機械研磨は、低コストかつ研磨レートが高く、研磨誤差も小さい。また、レジストパターン13の露出がめっき層14の研磨の指標となり、厚さ制御が容易になる。第1実施形態では、ダイヤモンドバイトにより、めっき層14とレジストパターン13とを一括して、3μmの厚さに薄膜化する。薄膜化、平坦化されためっき層14は、次工程で基板11の配線パターンを形成することになる。
【0029】
機械研磨は、ダイヤモンドバイトの使用に限定されず、研磨布紙、砥粒などを用いて行ってもよい。また、めっき金属のエッチング液を用いたエッチバック(化学的研磨)やCMPを採用した場合でも、レジストパターン13をめっき層14の薄化の指標として、制御性よく薄化することができる。
【0030】
図4は、図3(c)の工程で、サークルAで示される薄化されたレジストパターン13の拡大図である。薄化後のレジストパターン(配線間レジスト)13のアスペクト比は、1以下であることが望ましい。ここで、アスペクト比は、レジストパターンの厚さとパターン幅の比(厚さ(t)/幅(w))である。アスペクト比が1より大きくなると、レジストの剥離が難しくなる。配線間にレジストが残ると、その部分でめっきシード層のエッチングが困難になり、シード層が除去されずショートの原因となる。
【0031】
第1実施形態では、レジストパターン13をめっき層14とともに、ダイヤモンドバイトで所望の配線厚さまで薄膜化するので、配線間レジストのアスペクト比を容易に1未満とすることができる。
【0032】
次に、図3(d)に戻って、レジストパターン(配線間レジスト)13を剥離し、シード層12をエッチング除去する。レジストパターン13は、たとえばアルカリ剥離液で剥離する。シード層12は、塩化第二鉄、塩化第二銅などの銅エッチング液により除去する。シート層12の膜厚は5nm〜100nmであり、薄膜化後のめっき層14と比較しても極めて薄いので、シード層12のエッチング除去が配線に大きな影響を及ぼすことはない。レジストパターン13およびシード層12を除去することにより、基板11上に配線パターン19が残り、同時に、充填ビア16が形成される。
【0033】
配線パターン19および充填ビア16の形成後、図示はしないが、基板11の裏面から充填ビア16の底面が露出するまで研磨してスルーホールを形成する。シリコンウエハから配線基板を形成する場合は、ウエハに充填ビアと配線パターンを形成後、裏面を研磨してスルーホールを形成し、必要に応じて裏面に金属配線、あるいは金属パッドを形成したあと、所定のサイズ(たとえば2cm×2cmあるいは5cm×5cmなど)に切り出す。こうして得られた配線基板は両面配線基板として用いられ、たとえば、複数種類のチップを搭載して樹脂封止され、システム・イン・パッケージを構成する。
【0034】
従来の方法では、基板上の配線幅や配線厚さは、ビアホールの径および深さにより制限されていたが、第1実施形態の方法によれば、レジスト現像の解像度次第で、所望のレベルに配線を微細化できる。配線幅を1μm〜10μm、配線厚さも5μm以下にすることができるが、配線厚さを5〜10μmの範囲に設定してもよい。
【0035】
また、一度のめっき形成と一度の研磨工程で、配線パターンを所望の厚さに制御することができ、簡単な工程で微細配線と充填ビアを同時に形成することができる。
【0036】
さらに、ダマシンプロセスと比較して、2重の溝(スルーホールと配線溝)を形成する手間が不要であり、プロセスが簡素化され、より低コストでスルーホールと微細配線の同時形成が実現できる。
【0037】
図5〜図7は、本発明の第2実施形態に係る多層配線の形成工程を示す図である。このような多層配線の形成は、多層配線基板の作製工程の一部に含まれる。半導体パッケージの端子数の増加や端子ピッチの縮小化につれて、配線密度のさらなる向上が求められ、多層配線基板に対する需要は高い。第2実施形態では、第1実施形態と同様の手法を採用して、多層配線間を接続するコンタクトホールと上部配線とを一括形成する工程を説明する。特に、コンタクトをとる配線層に応じて、直径および深さ(アスペクト比)の異なる複数のコンタクトホールを、上部配線の形成と同時に一括形成することのできる配線形成方法を説明する。
【0038】
まず、図5(a)に示すように、下層配線回路パターン27aが形成された基板21上に、多層の配線層を形成する。具体的には、基板21上に第1絶縁層26aを形成し、第1絶縁層26a上に第2配線パターン27bを有する第2配線層を形成する。第2配線パターン27aを覆って第2絶縁層26bを形成し、第2絶縁層26b上に第3配線パターン27cを有する第3配線層を形成する。さらに第3配線パターン27cを覆って第3絶縁層26cを形成する。
【0039】
図5の例では、基板21上に線幅5μm、厚さ5μm以下の微細な下層配線回路パターン27aが形成されているものとする。基板21および下層配線回路パターン27a上に、たとえば液体樹脂を平面塗布し、加熱硬化させて第1樹脂絶縁層26aを形成する。第1絶縁層26aの厚さは、用途、設計に応じて適宜決定されるが、第2実施形態では5〜20μmの厚さとする。液体樹脂の代わりに、たとえばエポキシ系の接着ドライフィルムを用いてもよい。この場合は、ドライフィルムを加熱圧着させ、硬化させる。
【0040】
第1絶縁層26a上に、スパッタリングにより5nm〜100nmの薄い金属シード層を形成し、第2配線パターン27aの形状に合わせためっきレジストパターンを形成し、所望の厚さまでめっき成長させる。めっき成長後、レジストとシード層を剥離除去して第2配線パターン27aを形成する。第2樹脂絶縁層26b、第3配線パターン27c、第3樹脂絶縁層26cも同様にして形成する。
【0041】
次に、図5(b)に示すように、各配線層における所定の配線パターンに到達するコンタクトホール25を形成する。第2実施形態の例では、たとえば基板21上の所定の下層回路パターン27aに到達する第1コンタクトホール25aと、第2配線層の所定の第2配線パターン27bに到達する第2コンタクトホール25bと、第3配線層の所定の第3配線パターン27cに到達する第3コンタクトホール25cを形成する。第1〜第3のコンタクトホール25a〜25cの直径および深さ(アスペクト比)はそれぞれ異なり、各コンタクトホールの径は、コンタクトをとる配線間の設計に応じて適宜設定される。このような異なるアスペクト比のコンタクトホール25a〜25cを、レーザ加工により一括して形成する。レーザとしては、エキシマレーザ、YAGレーザ、炭酸ガスレーザなどを用いることができる。
【0042】
コンタクトホール25cが目的とする第3配線パターン27cに到達したならば、金属配線パターン27cがストッパとなって、コンタクトホール25cについてはレーザ加工がストップする。その他のコンタクトホール25aおよび25bについては、第2樹脂絶縁層26bでレーザ加工がさらに進行する。コンタクトホール25bが、目的とする第2配線パターン27bに到達したなら、この金属配線パターン27bがストッパとなってレーザ加工の進行がストップする。残りのコンタクトホール25aのレーザ加工がさらに進み、基板21上の下層回路配線パターン27aに到達した時点で、レーザ加工を終了する。
【0043】
次に、図5(c)に示すように、コンタクトホール25a、25b、25cの内壁および第3絶縁層26cの表面を覆う金属シード層22をスパッタリングにより形成する。第3絶縁層上に、金属シード層22を介してめっきレジストパターン23を形成する。めっきレジストパターン23は、たとえば第1実施形態と同様に、ドライレジストフィルムを加熱圧着し、露光後、フェイスダウンで現像液に浸漬して形成する。
【0044】
次に、図6(d)に示すように、めっき層24を形成する。めっき層24は、コンタクトホール25a、25b、25cを埋め込み、レジストパターン23を覆って、全面に形成される。
【0045】
次に、図6(e)に示すように、めっき層24をレジストパターン23が露出する所望の配線厚さに一括して機械研磨し、薄化する。
【0046】
最後に、図6(f)に示すように、レジストパターン23をアルカリ剥離液で剥離し、シード層22をエッチング除去することにより、多層配線層の最上層に位置する上部配線29と、各配線層の間を接続するコンタクト28a、28b、29cが同時に形成される。なお、図示はしないが、基板21にはスルーホールが形成され、裏面にも金属配線あるいは金属パッドが形成されるものとする。
【0047】
第2実施形態の方法では、多層配線の各配線層が所望の膜厚、配線幅に微細化できるとともに、所望のアスペクト比のコンタクトホールを一括して形成し、上部配線と複数種類のコンタクトを同時に形成することができる。結果として、低コストかつ簡単な工程で、多層配線基板作成の効率が大幅に向上する。
【0048】
2層以上にわたるコンタクトの形成において、各層でホール形成とホール充填を繰り返す必要がなく、多層コンタクトの形成が簡易になる。
【0049】
図7は、第1および第2実施形態で作成した配線基板、あるいは多層配線基板の適用例を示す。図7(a)は、積み重ね型のシステム・イン・パッケージであるスタックMCP(マルチチップ・パッケージ)への適用例、図7(b)は水平配置型のシステム・イン・パッケージであるプレーンMCPへの適用例である。本発明の方法により作成された薄型の微細配線基板(あるいは多層配線基板)80上に、複数種類のチップ81a、81b、81cが搭載されて、基板80上でシステムを構成する。チップ81a(図7(b)の例ではチップ81a、81b)は、バンプ85を介して基板80に接続され、また、ワイヤボンディング83によりパッケージのリード(不図示)に接続される。基板80、チップ81a、81b、81c、ワイヤボンディング83等、全体を樹脂89で封止してパッケージが完成する。
【0050】
本発明の第1実施形態および第2実施形態の配線形成方法によれば、微細配線基板あるいは高密度多層配線基板が簡単な工程で作製されるので、これらのシステム・イン・パッケージに好適である。
【0051】
最後に、以上の説明に関して、以下の付記を開示する。
(付記1) 基板に所定のサイズのホールを形成する工程と、
ホール内壁および基板上にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および基板上にめっき層を形成する工程と、
基板上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と
を含むことを特徴とする配線基板の作製方法。
(付記2) 基板の裏面を、コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含むことを特徴とする付記1に記載の配線基板の作製方法。
(付記3) めっき層を薄化する工程は、薄化後のレジストパターンのアスペクト比が1以下となるように薄化することを特徴とする付記1に記載の配線基板の作製方法。
(付記4) 基板上に絶縁層を形成する工程をさらに含み、
前記ホールは絶縁層に形成され、前記配線パターンは絶縁層上に形成されることを特徴とする付記1に記載の配線基板の作製方法。
(付記5) 前記薄化工程は、機械研磨によることを特徴とする付記(1)に記載の配線基板の作製方法。
(付記6) 前記基板上の配線パターンの厚さは、前記コンタクトの半径よりも小さいことを特徴とする付記1に記載の配線基板の作製方法。
(付記7) 基板上に1以上の絶縁層と、1以上の配線層とを交互に形成して積層構造を形成する工程と、
前記積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
ホール内および積層構造表面にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および積層構造上にめっき層を形成する工程と、
積層構造上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、積層構造上に配線パターンを形成すると同時に、ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程と
を含むことを特徴とする多層配線基板の作製方法。
(付記8) 絶縁層は樹脂絶縁層であり、異なるアスペクト比のホールは、前記いずれかの配線層に形成された金属配線に到達するように、レーザ加工により一括形成することを特徴とする付記7に記載の多層配線基板の作製方法。
(付記9)基板に所定のサイズのホールを形成する工程と、
ホール内壁および基板上にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および基板上にめっき層を形成する工程と、
基板上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と、
前記配線パターンが形成された基板上に半導体チップを搭載して基板と接続する工程と、
前記基板および半導体チップを封止する工程と
を含むパッケージ製造方法。
【0052】
【発明の効果】
以上述べたように、本発明によれば、低コストかつ簡単な工程で、微細配線とコンタクト(充填ビア)とを同時に形成することができる。
【0053】
さらに、多層配線基板において、低コストかつ簡単な工程で、異なるアスペクト比のコンタクトと上部配線とを同時に形成することができる。
【図面の簡単な説明】
【図1】従来の配線形成工程を示す図である。
【図2】図1の配線形成方法における問題を解決するために考えられる微細配線形成工程を示す図である。
【図3】本発明の第1実施形態に係る微細配線形成工程を示す図である。
【図4】図3の方法において、最終的な配線間レジストのアスペクト比を説明するための拡大図である。
【図5】本発明の第2実施形態に係る多層配線基板の配線形成工程を示す図(その1)である。
【図6】本発明の第2実施形態に係る多層配線基板の配線形成工程を示す図(その2)であり、図5(c)に続く工程を示す図である。
【図7】本発明が適用されるシステム・イン・パッケージの構成例を示す図である。
【符号の説明】
11、21 基板
12、22 めっきシード層
13、23 めっきレジストパターン
14、24 めっき層(導体層)
15 ビアホール
19、29 上部配線パターン
25a、25b、25c コンタクトホール
26a、26b、26c 樹脂絶縁膜
27a、27b、27c 配線パターン
【発明の属する技術分野】
本発明は、配線基板の作製方法に関し、特に半導体集積回路等を搭載するパッケージ基板の配線形成技術に関する。
【0002】
【従来の技術】
デジタルネットワークを利用した情報化社会の発達につれ、携帯情報端末やデジタル家電を中心とした電子機器が著しく発展している。その結果、半導体装置に対する多機能化や高性能化に対する要求が高まり、1チップに高度なシステム機能を詰め込んだSoC(システム・オン・チップ)が注目を集めている。
【0003】
SoCは、従来ボード上で実現してきたシステムを、ひとつのシリコンチップ上で実現するもので、低消費電力、高性能、実装面積の低減というメリットが大きく、半導体ビジネスの主流となっている。
【0004】
最近、SoCと同等の機能を実現する手段として注目されているのが、SiP(システム・イン・パッケージ)である。SiPは、複数のLSIを単一のパッケージに封止してシステム化を実現したものであり、最終的にはSoCと同等の機能を低コストで提供することを目指すものである。このような考え方は古くからあり、複数のLSIや受動部品を単一のパッケージに封止するハイブリッドICや、汎用大型コンピュータの高速化を実現する手段として開発されたMCM(マルチチップ・モジュール)もSiPの一種と考えられる。ハイブリッドICやMCMは大変高価であり、SoCに対する優位性に乏しく、主流技術とはならなかった。そしてSoCもまた、開発の長期化や、様々なシステム機能をひとつのチップ上に結合するための開発リスクが問題となり始め、SoCと同等の機能を短期間、低コストで実現できそうなSiPに期待がかかっている。
【0005】
SiPの実現に求められる実装基板では、上下接続のためのスルーホールと薄膜配線層が必要とされる。パッケージの小型化の要求に応じるために、あるいはスルーホールの形成やめっき充填の困難性を軽減するために、基板の厚さを50μm〜300μm程度に薄化する必要がある。しかし、最初から薄い基板を用いると取り扱いが難しくなるため、基板に所望の径と深さのビアホールを形成し、めっきシード層を形成した後にビア内をめっき充填し、基板裏面からビア底が露出するまで基板を薄化する方法がある。めっき形成時に、めっき層はビア内だけでなく基板表面にも形成されるので、あらかじめ基板表面にレジストで配線パターンを作っておくことによって、めっき後にレジストを剥離しシード層を除去して金属配線とすることができる(たとえば、特許文献1および2参照)。
【0006】
図1は、上述した従来の配線形成工程を示す図である。図1(a)に示すように、基板101にビアホール105を形成後、ビアホール105内壁および基板101の表面にめっきシード層102を形成し、配線用レジスト103をパターニングする。次に図1(b)に示すように、レジスト103をガイドとして、電界めっきによりビアホール105内および基板101にめっき層104を形成する。次に図1(c)に示すように、レジスト103を剥離し、シード層102を除して、充填ビア106と配線107を形成する。
【0007】
【特許文献1】
特開平11−26937号公報
【0008】
【特許文献2】
特開2002−16155号公報
【0009】
【発明が解決しようとする課題】
しかし、この方法によると、配線107の厚さ(t)と幅(w)が、ビアホール105のホール径と深さに依存してしまう。ビアホール105内に充填めっきを行うと、基板101表面に形成されるめっき層104の厚さはビアホール105の半径以上の厚さになる。たとえば、ビアホールの直径を50μmに設定すると、基板101表面のめっき層104の厚さは25μm程度にまでなる。レジスト103は、めっきのオーバーハングを防止するために、それ以上の厚さのものを選択する必要がある。
【0010】
さらに、レジストの解像度はアスペクト1程度であるため、形成できる配線幅がレジスト厚さに限定されてしまう。結果として、配線107の幅がめっき層104の厚さと同程度にまで広がり、配線107の微細化が大きく制限される。所望の配線幅と厚さを達成するためにビアホール105の径を小さくすると、ホールのアスペクト比(深さと径の比)が非常に大きくなり、めっきシード層102の形成をコストの高いCVD法などに頼らざるを得なくなる。そのうえ、ビアホール105内のめっき充填も困難になり、ボイドなど欠陥の発生する確率が高くなる。つまり、めっき充填によるビアあるいはコンタクトの形成と、微細配線の形成を両立させることができない。
【0011】
ホール径を狭めることなく配線を微細化する方法として、図2に示すように、めっき層を形成した後にレジストで配線パターンを定義するという方法も考えられる。まず図2(a)に示すように、基板101にビアホール105を形成後、シード層102を形成してめっき層104を形成する。図2(b)に示すように、めっき層14上に配線用レジスト103をパターニングする。図2(c)に示すように、レジスト103をマスクにめっき層104とシード層102をエッチングする。図2(d)に示すようにレジスト103を除去して、配線パターン107と充填ビア106を形成する。
【0012】
この方法では、所望の厚さのレジストを選択して所望の配線幅にレジスト103をパターニングすることができる。しかし、めっき層104が厚いと、図2(c)のエッチング工程でかなりのオーバーエッチとなる。また、配線幅の微細化に合わせて配線107の膜厚を低減しようとすると、図2(a)のめっき層104形成後か、図2(d)の配線107の形成後に、CMPなどの高コストで時間のかかるプロセスが必要となる。特に、基板上に堆積しためっき層の厚さを考えると、所望の配線厚さまで低減する制御が困難である。
【0013】
別の代替方法として、ダマシンプロセスにより、コンタクトホール(あるいはビアホール)と配線溝を形成してめっき充填した後に研磨すると、微細な配線とコンタクト(あるいはビア)を同時に形成することができる。しかし、ホールの加工と、配線溝の加工という2段階の加工を必要とし、工程が増える上に、誘導結合プラズマ(ICP)などの高コストのドライプロセスが必要となる。
【0014】
そこで本発明は、低いコストかつ簡単な工程で、ホールの充填と微細配線の形成を同時に実現することのできる配線基板の作製方法を提供することを目的とする。
【0015】
また、一度のホール加工で、多層配線間を接続するコンタクトと上部配線パターンとを同時に形成することのできる多層配線基板の作製方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第1の側面において、配線基板の作製方法は、
(a)基板に所定のサイズのホールを形成する工程と、
(b)ホール内壁および基板上にめっきシード層を形成する工程と、
(c)めっきシード層上に所定のレジストパターンを形成する工程と、
(d)ホール内部および基板上にめっき層を形成する工程と、
(e)基板上のめっき層をレジストパターンが露出する所望の厚さに薄化する工程と、
(f)レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と
を含む。
【0017】
このような配線基板の作製方法によると、ホールのサイズやレジストの解像度に制限されることなく、一度のホール加工と、一度のめっき形成で微細配線パターンとコンタクトを同時に形成することができる。
【0018】
配線基板の形成方法は、基板の裏面を、コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含んでもよい。これにより、微細配線とスルーホールを有する両面配線基板が容易に実現する。
【0019】
導体層を薄化する工程は、薄化後の前記レジストパターン(すなわち配線間レジスト)のアスペクト比が1以下となるように薄化することが望ましい。これにより、レジストの剥離が確実になるとともに、配線パターンの形状を正確に維持したまま配線厚さを薄く制御することができる。
【0020】
半発明の別の側面では、多層配線基板の作製方法を提供する。多層配線基板の作製方法は、
(a)基板上に1以上絶縁層と、1以上の配線層とを交互に形成して積層構造を形成する工程と、
(b)積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
(c)ホール内および積層構造表面にめっきシード層を形成する工程と、
(d)めっきシード層上に所定のレジストパターンを形成する工程と、
(e)ホール内部および積層構造上にめっき層を形成する工程と、
(f)前記積層構造上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
(g)レジストパターンおよびシード層を除去して、積層構造上に配線パターンを形成すると同時に、ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程とを含む。
【0021】
このような方法によれば、多機能化、システム化に適した高配線密度の多層配線基板を、低コストかつ簡単な工程で作製することができる。
【0022】
いずれの側面においても、幅1μm〜10μm、高さが5μm〜10μm程度あるいは高さが5μmの微細配線を、動作の信頼性を確保できる径の充填ビアやコンタクトの形成と両立させて、同時に形成できる。また、高コストのドライエッチングの工程を、極力少なくすることができる。
【0023】
本発明のその他の特徴、効果については、以下で図面を参照して述べる詳細な説明によりいっそう明確になる。
【0024】
【発明の実施の形態】
図3は、本発明の第1実施形態に係る配線形成工程を示す。図3に示される配線形成工程は、配線基板の作製工程の一部をなすものである。第1実施形態では、基板に充填ビアと配線パターンを同時に形成し、裏面研磨により充填ビアからスルーホールを形成する例に基づいて、微細配線の形成工程を説明する。
【0025】
まず、図3(a)に示すように、基板11にビアホール15を形成し、ビアホール15の内壁および基板11の表面に、めっきシード層12を形成する。基板11は、用途に応じてアルミナや窒化アルミニウムなどのセラミック基板、シリコン基板、フレキシブル基板などを適宜選択する。ビアホール15は、図3の例ではICP(誘導結合プラズマ)エッチングにより、直径50μm、深さ200μmに形成する。もちろんこの例に限られず、設計に応じてホール径は10μm〜100μm、深さは50μm〜300μmに設定することができる。めっきシード層12は、たとえばスパッタリングにより5nm〜100nmの厚さに形成する。シード層12の材料としては、銅(Cu)、ニッケル(Ni)、クロム(Cr)、貴金属、あるいはこれらの組み合わせを適宜選択することができるが、第1実施形態では銅(Cu)配線を形成するものとする。
【0026】
配線シード層12形成後に、配線形成用のめっきレジストをパターニングしてレジストパターン13を形成する。レジストパターン13は、たとえばドライフィルムレジストをローラで貼り付け、露光、現像により配線を区画する形状にパターニングすることにより形成される。レジストフィルムの厚さは、本発明の配線形成方法では特に気にする必要はなく、任意の厚さのフィルムを使用できるが。図3の例では5μm程度の厚さのフィルムを使用する。レジストフィルムを現像する際に、基板の表面を下にして現像液に浸す。これにより、ビアホール15内に現像液が侵入することを防止し、後工程でビアホール15内のめっき充填を確実にすることができる。
【0027】
次に、図3(b)に示すように、めっき層14を電界めっきにより形成する。上述したように、第1実施形態では、めっき層14は銅(Cu)の金属導体層である。めっき層14は、シード層12上にレジストパターン13が形成された基板11を、フェイスダウンでめっき漕(不図示)に浸漬し、基板11をカソード、めっき液中の被着金属イオンをアノードとすることによって、シード層12上に形成される。めっき層14は、ビアホール15の中を埋め込むと同時に、基板11表面からも成長して、レジストパターン13の全体を覆う。図3の例では、ビアホール15の直径を50μmに設定したので、基板11上に25μm程度の厚さのめっき層14が形成されることになる。
【0028】
次に、図3(c)に示すように、めっき層14をレジストパターン13が露出する所望の厚さに薄化および平坦化する。薄化および平坦化は、レジストパターン13に摩擦熱によるダメージを与えないものであれば、研磨レートやコストを加味のうえ、機械的研磨、CMP,エッチバック等の化学的研磨など、任意の方法を採用することができる。第1実施形態では、ダイヤモンドバイトによる機械的研磨を採用する。ダイヤモンドバイトを用いた機械研磨は、低コストかつ研磨レートが高く、研磨誤差も小さい。また、レジストパターン13の露出がめっき層14の研磨の指標となり、厚さ制御が容易になる。第1実施形態では、ダイヤモンドバイトにより、めっき層14とレジストパターン13とを一括して、3μmの厚さに薄膜化する。薄膜化、平坦化されためっき層14は、次工程で基板11の配線パターンを形成することになる。
【0029】
機械研磨は、ダイヤモンドバイトの使用に限定されず、研磨布紙、砥粒などを用いて行ってもよい。また、めっき金属のエッチング液を用いたエッチバック(化学的研磨)やCMPを採用した場合でも、レジストパターン13をめっき層14の薄化の指標として、制御性よく薄化することができる。
【0030】
図4は、図3(c)の工程で、サークルAで示される薄化されたレジストパターン13の拡大図である。薄化後のレジストパターン(配線間レジスト)13のアスペクト比は、1以下であることが望ましい。ここで、アスペクト比は、レジストパターンの厚さとパターン幅の比(厚さ(t)/幅(w))である。アスペクト比が1より大きくなると、レジストの剥離が難しくなる。配線間にレジストが残ると、その部分でめっきシード層のエッチングが困難になり、シード層が除去されずショートの原因となる。
【0031】
第1実施形態では、レジストパターン13をめっき層14とともに、ダイヤモンドバイトで所望の配線厚さまで薄膜化するので、配線間レジストのアスペクト比を容易に1未満とすることができる。
【0032】
次に、図3(d)に戻って、レジストパターン(配線間レジスト)13を剥離し、シード層12をエッチング除去する。レジストパターン13は、たとえばアルカリ剥離液で剥離する。シード層12は、塩化第二鉄、塩化第二銅などの銅エッチング液により除去する。シート層12の膜厚は5nm〜100nmであり、薄膜化後のめっき層14と比較しても極めて薄いので、シード層12のエッチング除去が配線に大きな影響を及ぼすことはない。レジストパターン13およびシード層12を除去することにより、基板11上に配線パターン19が残り、同時に、充填ビア16が形成される。
【0033】
配線パターン19および充填ビア16の形成後、図示はしないが、基板11の裏面から充填ビア16の底面が露出するまで研磨してスルーホールを形成する。シリコンウエハから配線基板を形成する場合は、ウエハに充填ビアと配線パターンを形成後、裏面を研磨してスルーホールを形成し、必要に応じて裏面に金属配線、あるいは金属パッドを形成したあと、所定のサイズ(たとえば2cm×2cmあるいは5cm×5cmなど)に切り出す。こうして得られた配線基板は両面配線基板として用いられ、たとえば、複数種類のチップを搭載して樹脂封止され、システム・イン・パッケージを構成する。
【0034】
従来の方法では、基板上の配線幅や配線厚さは、ビアホールの径および深さにより制限されていたが、第1実施形態の方法によれば、レジスト現像の解像度次第で、所望のレベルに配線を微細化できる。配線幅を1μm〜10μm、配線厚さも5μm以下にすることができるが、配線厚さを5〜10μmの範囲に設定してもよい。
【0035】
また、一度のめっき形成と一度の研磨工程で、配線パターンを所望の厚さに制御することができ、簡単な工程で微細配線と充填ビアを同時に形成することができる。
【0036】
さらに、ダマシンプロセスと比較して、2重の溝(スルーホールと配線溝)を形成する手間が不要であり、プロセスが簡素化され、より低コストでスルーホールと微細配線の同時形成が実現できる。
【0037】
図5〜図7は、本発明の第2実施形態に係る多層配線の形成工程を示す図である。このような多層配線の形成は、多層配線基板の作製工程の一部に含まれる。半導体パッケージの端子数の増加や端子ピッチの縮小化につれて、配線密度のさらなる向上が求められ、多層配線基板に対する需要は高い。第2実施形態では、第1実施形態と同様の手法を採用して、多層配線間を接続するコンタクトホールと上部配線とを一括形成する工程を説明する。特に、コンタクトをとる配線層に応じて、直径および深さ(アスペクト比)の異なる複数のコンタクトホールを、上部配線の形成と同時に一括形成することのできる配線形成方法を説明する。
【0038】
まず、図5(a)に示すように、下層配線回路パターン27aが形成された基板21上に、多層の配線層を形成する。具体的には、基板21上に第1絶縁層26aを形成し、第1絶縁層26a上に第2配線パターン27bを有する第2配線層を形成する。第2配線パターン27aを覆って第2絶縁層26bを形成し、第2絶縁層26b上に第3配線パターン27cを有する第3配線層を形成する。さらに第3配線パターン27cを覆って第3絶縁層26cを形成する。
【0039】
図5の例では、基板21上に線幅5μm、厚さ5μm以下の微細な下層配線回路パターン27aが形成されているものとする。基板21および下層配線回路パターン27a上に、たとえば液体樹脂を平面塗布し、加熱硬化させて第1樹脂絶縁層26aを形成する。第1絶縁層26aの厚さは、用途、設計に応じて適宜決定されるが、第2実施形態では5〜20μmの厚さとする。液体樹脂の代わりに、たとえばエポキシ系の接着ドライフィルムを用いてもよい。この場合は、ドライフィルムを加熱圧着させ、硬化させる。
【0040】
第1絶縁層26a上に、スパッタリングにより5nm〜100nmの薄い金属シード層を形成し、第2配線パターン27aの形状に合わせためっきレジストパターンを形成し、所望の厚さまでめっき成長させる。めっき成長後、レジストとシード層を剥離除去して第2配線パターン27aを形成する。第2樹脂絶縁層26b、第3配線パターン27c、第3樹脂絶縁層26cも同様にして形成する。
【0041】
次に、図5(b)に示すように、各配線層における所定の配線パターンに到達するコンタクトホール25を形成する。第2実施形態の例では、たとえば基板21上の所定の下層回路パターン27aに到達する第1コンタクトホール25aと、第2配線層の所定の第2配線パターン27bに到達する第2コンタクトホール25bと、第3配線層の所定の第3配線パターン27cに到達する第3コンタクトホール25cを形成する。第1〜第3のコンタクトホール25a〜25cの直径および深さ(アスペクト比)はそれぞれ異なり、各コンタクトホールの径は、コンタクトをとる配線間の設計に応じて適宜設定される。このような異なるアスペクト比のコンタクトホール25a〜25cを、レーザ加工により一括して形成する。レーザとしては、エキシマレーザ、YAGレーザ、炭酸ガスレーザなどを用いることができる。
【0042】
コンタクトホール25cが目的とする第3配線パターン27cに到達したならば、金属配線パターン27cがストッパとなって、コンタクトホール25cについてはレーザ加工がストップする。その他のコンタクトホール25aおよび25bについては、第2樹脂絶縁層26bでレーザ加工がさらに進行する。コンタクトホール25bが、目的とする第2配線パターン27bに到達したなら、この金属配線パターン27bがストッパとなってレーザ加工の進行がストップする。残りのコンタクトホール25aのレーザ加工がさらに進み、基板21上の下層回路配線パターン27aに到達した時点で、レーザ加工を終了する。
【0043】
次に、図5(c)に示すように、コンタクトホール25a、25b、25cの内壁および第3絶縁層26cの表面を覆う金属シード層22をスパッタリングにより形成する。第3絶縁層上に、金属シード層22を介してめっきレジストパターン23を形成する。めっきレジストパターン23は、たとえば第1実施形態と同様に、ドライレジストフィルムを加熱圧着し、露光後、フェイスダウンで現像液に浸漬して形成する。
【0044】
次に、図6(d)に示すように、めっき層24を形成する。めっき層24は、コンタクトホール25a、25b、25cを埋め込み、レジストパターン23を覆って、全面に形成される。
【0045】
次に、図6(e)に示すように、めっき層24をレジストパターン23が露出する所望の配線厚さに一括して機械研磨し、薄化する。
【0046】
最後に、図6(f)に示すように、レジストパターン23をアルカリ剥離液で剥離し、シード層22をエッチング除去することにより、多層配線層の最上層に位置する上部配線29と、各配線層の間を接続するコンタクト28a、28b、29cが同時に形成される。なお、図示はしないが、基板21にはスルーホールが形成され、裏面にも金属配線あるいは金属パッドが形成されるものとする。
【0047】
第2実施形態の方法では、多層配線の各配線層が所望の膜厚、配線幅に微細化できるとともに、所望のアスペクト比のコンタクトホールを一括して形成し、上部配線と複数種類のコンタクトを同時に形成することができる。結果として、低コストかつ簡単な工程で、多層配線基板作成の効率が大幅に向上する。
【0048】
2層以上にわたるコンタクトの形成において、各層でホール形成とホール充填を繰り返す必要がなく、多層コンタクトの形成が簡易になる。
【0049】
図7は、第1および第2実施形態で作成した配線基板、あるいは多層配線基板の適用例を示す。図7(a)は、積み重ね型のシステム・イン・パッケージであるスタックMCP(マルチチップ・パッケージ)への適用例、図7(b)は水平配置型のシステム・イン・パッケージであるプレーンMCPへの適用例である。本発明の方法により作成された薄型の微細配線基板(あるいは多層配線基板)80上に、複数種類のチップ81a、81b、81cが搭載されて、基板80上でシステムを構成する。チップ81a(図7(b)の例ではチップ81a、81b)は、バンプ85を介して基板80に接続され、また、ワイヤボンディング83によりパッケージのリード(不図示)に接続される。基板80、チップ81a、81b、81c、ワイヤボンディング83等、全体を樹脂89で封止してパッケージが完成する。
【0050】
本発明の第1実施形態および第2実施形態の配線形成方法によれば、微細配線基板あるいは高密度多層配線基板が簡単な工程で作製されるので、これらのシステム・イン・パッケージに好適である。
【0051】
最後に、以上の説明に関して、以下の付記を開示する。
(付記1) 基板に所定のサイズのホールを形成する工程と、
ホール内壁および基板上にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および基板上にめっき層を形成する工程と、
基板上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と
を含むことを特徴とする配線基板の作製方法。
(付記2) 基板の裏面を、コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含むことを特徴とする付記1に記載の配線基板の作製方法。
(付記3) めっき層を薄化する工程は、薄化後のレジストパターンのアスペクト比が1以下となるように薄化することを特徴とする付記1に記載の配線基板の作製方法。
(付記4) 基板上に絶縁層を形成する工程をさらに含み、
前記ホールは絶縁層に形成され、前記配線パターンは絶縁層上に形成されることを特徴とする付記1に記載の配線基板の作製方法。
(付記5) 前記薄化工程は、機械研磨によることを特徴とする付記(1)に記載の配線基板の作製方法。
(付記6) 前記基板上の配線パターンの厚さは、前記コンタクトの半径よりも小さいことを特徴とする付記1に記載の配線基板の作製方法。
(付記7) 基板上に1以上の絶縁層と、1以上の配線層とを交互に形成して積層構造を形成する工程と、
前記積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
ホール内および積層構造表面にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および積層構造上にめっき層を形成する工程と、
積層構造上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、積層構造上に配線パターンを形成すると同時に、ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程と
を含むことを特徴とする多層配線基板の作製方法。
(付記8) 絶縁層は樹脂絶縁層であり、異なるアスペクト比のホールは、前記いずれかの配線層に形成された金属配線に到達するように、レーザ加工により一括形成することを特徴とする付記7に記載の多層配線基板の作製方法。
(付記9)基板に所定のサイズのホールを形成する工程と、
ホール内壁および基板上にめっきシード層を形成する工程と、
めっきシード層上に所定のレジストパターンを形成する工程と、
ホール内部および基板上にめっき層を形成する工程と、
基板上のめっき層を、レジストパターンが露出する所望の厚さに薄化する工程と、
レジストパターンおよびシード層を除去して、基板上に配線パターンを形成するとともに、ホール内を充填したコンタクトを形成する工程と、
前記配線パターンが形成された基板上に半導体チップを搭載して基板と接続する工程と、
前記基板および半導体チップを封止する工程と
を含むパッケージ製造方法。
【0052】
【発明の効果】
以上述べたように、本発明によれば、低コストかつ簡単な工程で、微細配線とコンタクト(充填ビア)とを同時に形成することができる。
【0053】
さらに、多層配線基板において、低コストかつ簡単な工程で、異なるアスペクト比のコンタクトと上部配線とを同時に形成することができる。
【図面の簡単な説明】
【図1】従来の配線形成工程を示す図である。
【図2】図1の配線形成方法における問題を解決するために考えられる微細配線形成工程を示す図である。
【図3】本発明の第1実施形態に係る微細配線形成工程を示す図である。
【図4】図3の方法において、最終的な配線間レジストのアスペクト比を説明するための拡大図である。
【図5】本発明の第2実施形態に係る多層配線基板の配線形成工程を示す図(その1)である。
【図6】本発明の第2実施形態に係る多層配線基板の配線形成工程を示す図(その2)であり、図5(c)に続く工程を示す図である。
【図7】本発明が適用されるシステム・イン・パッケージの構成例を示す図である。
【符号の説明】
11、21 基板
12、22 めっきシード層
13、23 めっきレジストパターン
14、24 めっき層(導体層)
15 ビアホール
19、29 上部配線パターン
25a、25b、25c コンタクトホール
26a、26b、26c 樹脂絶縁膜
27a、27b、27c 配線パターン
Claims (5)
- 基板に所定のサイズのホールを形成する工程と、
前記ホール内壁および基板上にめっきシード層を形成する工程と、
前記めっきシード層上に所定のレジストパターンを形成する工程と、
前記ホール内部および基板上にめっき層を形成する工程と、
前記基板上のめっき層を、前記レジストパターンが露出する所望の厚さに薄化する工程と、
前記レジストパターンおよびシード層を除去して、前記基板上に配線パターンを形成するとともに、前記ホール内を充填したコンタクトを形成する工程と
を含むことを特徴とする配線基板の作製方法。 - 前記基板の裏面を、前記コンタクトの底面が露出するまで研磨してスルーホールを形成する工程をさらに含むことを特徴とする請求項1に記載の配線基板の作製方法。
- 前記めっき層を薄化する工程は、薄化後のレジストパターンのアスペクト比が1以下となるように薄化することを特徴とする請求項1に記載の配線基板の作製方法。
- 前記薄化工程は、機械研磨によることを特徴とする請求項1に記載の配線基板の作製方法。
- 基板上に1以上の絶縁層と、1以上の配線層とを交互に形成して積層構造を形成する工程と、
前記積層構造に、前記配線層のいずれかに到達する異なるアスペクト比の複数のホールを一括して形成する工程と、
前記ホール内および積層構造表面にめっきシード層を形成する工程と、
前記めっきシード層上に所定のレジストパターンを形成する工程と、
前記ホール内部および積層構造上にめっき層を形成する工程と、
前記積層構造上のめっき層を、前記レジストパターンが露出する所望の厚さに薄化する工程と、
前記レジストパターンおよびシード層を除去して、前記積層構造上に配線パターンを形成すると同時に、前記ホール内を充填した異なるアスペクト比の複数のコンタクトを形成する工程と
を含むことを特徴とする多層配線基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003036397A JP2004247549A (ja) | 2003-02-14 | 2003-02-14 | 配線基板の作製方法および多層配線基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003036397A JP2004247549A (ja) | 2003-02-14 | 2003-02-14 | 配線基板の作製方法および多層配線基板の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004247549A true JP2004247549A (ja) | 2004-09-02 |
Family
ID=33021490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003036397A Pending JP2004247549A (ja) | 2003-02-14 | 2003-02-14 | 配線基板の作製方法および多層配線基板の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004247549A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007324399A (ja) * | 2006-06-01 | 2007-12-13 | Fujikura Ltd | 配線基板の製造方法 |
JP2007335803A (ja) * | 2006-06-19 | 2007-12-27 | Toppan Printing Co Ltd | 配線基板の製造方法 |
JP2008066685A (ja) * | 2005-10-17 | 2008-03-21 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
JP2008166736A (ja) * | 2006-12-06 | 2008-07-17 | Hitachi Via Mechanics Ltd | プリント基板の製造方法およびプリント基板加工機 |
WO2009104668A1 (ja) * | 2008-02-21 | 2009-08-27 | 日本電気株式会社 | 配線基板及び半導体装置 |
KR101022914B1 (ko) * | 2008-11-04 | 2011-03-16 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR101067055B1 (ko) | 2010-06-28 | 2011-09-22 | 삼성전기주식회사 | 미세 회로를 갖는 인쇄회로기판 및 이의 제조방법 |
JP2013051397A (ja) * | 2011-08-03 | 2013-03-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2014033174A (ja) * | 2012-08-03 | 2014-02-20 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びプリント回路基板の製造方法 |
JP2014045020A (ja) * | 2012-08-24 | 2014-03-13 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2014138033A (ja) * | 2013-01-15 | 2014-07-28 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板及びその製造方法 |
WO2022086186A1 (ko) * | 2020-10-20 | 2022-04-28 | 삼성전자 주식회사 | 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법 |
-
2003
- 2003-02-14 JP JP2003036397A patent/JP2004247549A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066685A (ja) * | 2005-10-17 | 2008-03-21 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
JP2007324399A (ja) * | 2006-06-01 | 2007-12-13 | Fujikura Ltd | 配線基板の製造方法 |
JP2007335803A (ja) * | 2006-06-19 | 2007-12-27 | Toppan Printing Co Ltd | 配線基板の製造方法 |
JP2008166736A (ja) * | 2006-12-06 | 2008-07-17 | Hitachi Via Mechanics Ltd | プリント基板の製造方法およびプリント基板加工機 |
JP5515744B2 (ja) * | 2008-02-21 | 2014-06-11 | 日本電気株式会社 | 配線基板及び半導体装置 |
WO2009104668A1 (ja) * | 2008-02-21 | 2009-08-27 | 日本電気株式会社 | 配線基板及び半導体装置 |
KR101022914B1 (ko) * | 2008-11-04 | 2011-03-16 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR101067055B1 (ko) | 2010-06-28 | 2011-09-22 | 삼성전기주식회사 | 미세 회로를 갖는 인쇄회로기판 및 이의 제조방법 |
JP2013051397A (ja) * | 2011-08-03 | 2013-03-14 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2014033174A (ja) * | 2012-08-03 | 2014-02-20 | Samsung Electro-Mechanics Co Ltd | プリント回路基板及びプリント回路基板の製造方法 |
JP2014045020A (ja) * | 2012-08-24 | 2014-03-13 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2014138033A (ja) * | 2013-01-15 | 2014-07-28 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板及びその製造方法 |
WO2022086186A1 (ko) * | 2020-10-20 | 2022-04-28 | 삼성전자 주식회사 | 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8810008B2 (en) | Semiconductor element-embedded substrate, and method of manufacturing the substrate | |
JP4992158B2 (ja) | 3次元アルミニウムパッケージモジュール及びその製造方法 | |
EP1758166A2 (en) | Interposer and method for producing the same and electronic device | |
JP2004186187A (ja) | 半導体装置およびその製造方法 | |
JP2004152810A (ja) | 半導体装置及び積層型半導体装置 | |
CN101355044A (zh) | 系统级封装及其制造方法 | |
KR101255954B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2014236102A (ja) | 貫通電極付き配線基板、その製造方法及び半導体装置 | |
US11784128B2 (en) | Die interconnect substrate, an electrical device and a method for forming a die interconnect substrate | |
CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
JP2004152811A (ja) | 積層型半導体装置及びその製造方法 | |
JP2004247549A (ja) | 配線基板の作製方法および多層配線基板の作製方法 | |
CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
US8519524B1 (en) | Chip stacking structure and fabricating method of the chip stacking structure | |
CN109037149B (zh) | 无缺陷穿硅通孔结构的制备方法 | |
US10978399B2 (en) | Die interconnect substrate, an electrical device, and a method for forming a die interconnect substrate | |
CN112151496B (zh) | 一种内嵌电感的tsv结构及其制备方法 | |
KR101109053B1 (ko) | 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법 | |
JP2008227538A (ja) | 配線基板の製造方法、及び配線基板 | |
JP2000340708A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
TW200939442A (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips | |
CN113035809B (zh) | 硅通孔结构、封装结构及其制造方法 | |
KR101116781B1 (ko) | 박막 반도체 패키지 제조 방법 | |
KR20030056157A (ko) | 반도체 소자 제조 방법 | |
WO2024055696A1 (zh) | 芯片封装结构及其制作方法、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080909 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090203 Free format text: JAPANESE INTERMEDIATE CODE: A02 |