WO2022086186A1 - 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법 - Google Patents

도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법 Download PDF

Info

Publication number
WO2022086186A1
WO2022086186A1 PCT/KR2021/014748 KR2021014748W WO2022086186A1 WO 2022086186 A1 WO2022086186 A1 WO 2022086186A1 KR 2021014748 W KR2021014748 W KR 2021014748W WO 2022086186 A1 WO2022086186 A1 WO 2022086186A1
Authority
WO
WIPO (PCT)
Prior art keywords
plating
conductive member
electronic device
outer housing
trench
Prior art date
Application number
PCT/KR2021/014748
Other languages
English (en)
French (fr)
Inventor
정충효
고원준
박혜인
이용섭
임재덕
조범진
윤치영
김근하
구경하
문홍기
Original Assignee
삼성전자 주식회사
인탑스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210024804A external-priority patent/KR20220052247A/ko
Application filed by 삼성전자 주식회사, 인탑스 주식회사 filed Critical 삼성전자 주식회사
Priority to EP21883254.1A priority Critical patent/EP4215643A4/en
Priority to CN202180071667.9A priority patent/CN116368262A/zh
Publication of WO2022086186A1 publication Critical patent/WO2022086186A1/ko
Priority to US18/137,062 priority patent/US20230257884A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23CMILLING
    • B23C3/00Milling particular work; Special milling operations; Machines therefor
    • B23C3/28Grooving workpieces
    • B23C3/30Milling straight grooves, e.g. keyways
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1689After-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2013Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by mechanical pretreatment, e.g. grinding, sanding
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0247Electrical details of casings, e.g. terminals, passages for cables or wiring
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10098Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0716Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • H05K2203/108Using a plurality of lasers or laser light with a plurality of wavelengths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Definitions

  • Various embodiments disclosed herein relate to an electronic device including an outer housing in which a conductive member is disposed through a plating method, and a method of manufacturing the electronic device.
  • a conductive member may be disposed in a housing of an electronic device manufactured through various methods and used as an antenna pattern or a wiring for electrical connection of electronic components.
  • a method of using a flexible printed circuit board (FPCB) that can be attached to the housing or arranging a conductive member on the housing through a plating method is used.
  • FPCB flexible printed circuit board
  • LDS laser direct structuring
  • LMA laser manufacturing antenna
  • LDS is a plating method using polymer resin. It is a method of decomposing a metal organic compound through a photochemical reaction through a laser to form an antenna pattern by leaving only the laser-irradiated portion with metal.
  • a heavy metal that can act as a catalyst for plating must be added during the molding step of the housing.
  • LMA does not add heavy metals in the molding step of the housing, irradiates a laser onto the housing, and then catalyzes that part to perform plating.
  • the method described above has a limitation in that it must be performed on the inner surface of the housing.
  • the conductive member is disposed on the outer surface of the housing, there may be a problem in that the conductive member is visually recognized to the outside due to a step difference between the portion where the conductive member is disposed and the portion where the conductive member is not disposed during the plating process of the conductive member.
  • an electronic device including an outer housing plated with a conductive member that can solve a problem that the conductive member is visually recognized from the outside while stably disposing the conductive member on the outer surface of the housing constituting the exterior of the electronic device and a method for producing the same.
  • a trench is formed in a plating region that is at least a partial region of a first surface, which is a surface exposed to the outside in an external housing forming at least a part of the exterior of the electronic device.
  • a plating region that is at least a partial region of a second surface opposite to a first surface, which is a surface exposed to the outside, in an outer housing forming at least a part of the exterior of the electronic device
  • the method may include a trench step of forming a trench in the plated area, a polishing step of polishing the plating area, and a first plating step of forming a first plating layer including a first metal material on the plating area.
  • An electronic device includes an outer housing forming an exterior of the electronic device, a conductive member disposed in a plating region that is at least a partial region of a first surface exposed to the outside of the outer housing, and the plating A coating layer formed on the first surface to cover the conductive member disposed in the region may be included.
  • a method of manufacturing an electronic device includes the steps of: forming a hole in a housing that forms at least a part of an exterior of the electronic device; a trench is formed in the region, a trench is formed in a second plating region that is at least a partial region of an inner surface of the housing, and a portion of a hole connected to the first plating region and the second plating region and formed in the electronic device
  • a trenching step of forming a trench in a third plating region that is at least a partial region of an inner surface, and forming a first plating layer including a first metal material in at least one of the first plating region, the second plating region, and the third plating region a first plating step of performing a first plating step, a polishing step of polishing the first plating area, a filling step of filling the hole with a filler, and a portion of the filler that is filled in the hole and protrudes to the outer surface of the housing. It may include an additional polishing step
  • a housing forming at least a portion of an exterior of the electronic device and having a hole portion formed therein, and a first conductive member formed in at least a partial region of an outer surface of the housing by a plating method , a second conductive member formed on at least a partial region of the inner surface of the housing by a plating method, and a third conductive member formed on at least a partial region of the inner surface of the hole portion by a plating method to connect the first conductive member and the second conductive member It may include a conductive member and a coating layer formed on the outer surface of the housing.
  • the problem that the conductive member is visually recognized from the outside can be solved even when the conductive member is disposed on the outer surface of the housing.
  • FIG. 1 is a block diagram of an electronic device in a network environment, according to various embodiments of the present disclosure
  • 2 to 4 are various embodiments of an electronic device having an outer housing including a conductive member according to various embodiments disclosed herein.
  • FIG. 5 is a flowchart of a manufacturing method according to various embodiments disclosed herein.
  • 6A is a diagram illustrating a state of a trench formed according to various embodiments disclosed herein.
  • FIG. 6B is a diagram illustrating a state in which the first polishing step is performed on the trench shown in FIG. 6A .
  • FIG. 6C is a diagram illustrating a state in which a first plating step is performed on the polished trench shown in FIG. 6B .
  • FIG. 6D is a diagram illustrating a state in which a second polishing step is performed on the first plating layer illustrated in FIG. 6C .
  • 6E is a view illustrating a state in which a second plating step and a painting step are performed according to various embodiments disclosed herein.
  • FIG. 7 is a graph showing the relationship between the thickness and performance of the conductive member.
  • FIG. 8 is a graph comparing the performance of an antenna disposed on an FPCB with a case in which a conductive member formed according to various embodiments disclosed herein is used as an antenna.
  • FIG. 9 is a graph comparing performance according to whether or not a coating layer is formed when a conductive member formed according to various embodiments disclosed in this document is used as an antenna.
  • FIG. 10 is a view of a housing of an electronic device according to various embodiments disclosed herein.
  • 11A is an enlarged view of a portion P1 of FIG. 10 .
  • 11B is an enlarged view of a portion P2 of FIG. 10 .
  • FIG. 12 is a partially cut-away cross-sectional view of a hole according to various embodiments disclosed herein.
  • 13A is a view of a hole viewed from one direction according to various embodiments disclosed in this document.
  • 13B is a cross-sectional view taken along the line A-A of the hole shown in FIG. 13A.
  • FIG. 14 is a flowchart of a method of manufacturing an electronic device according to various embodiments disclosed herein.
  • 15A to 15C are views for explaining a state in which a conductive member is formed according to a method of manufacturing an electronic device according to various embodiments disclosed herein.
  • a or B at least one of A and B”, “or at least one of B,” “A, B or C,” “at least one of A, B and C,” and “B; or “at least one of C” may include any one of, or all possible combinations of, items listed together in the corresponding one of the phrases.
  • Terms such as “first”, “second”, or “first” or “second” may be used simply to distinguish the element from other elements in question, and may refer to elements in other aspects (e.g., importance or order) is not limited.
  • one (eg first) component is “coupled” or “connected” to another (eg, second) component, with or without the terms “functionally” or “communicatively”
  • one component can be connected to the other component directly (eg by wire), wirelessly, or through a third component.
  • FIG. 1 is a block diagram of an electronic device 101 in a network environment 100 according to various embodiments.
  • an electronic device 101 communicates with an electronic device 102 through a first network 198 (eg, a short-range wireless communication network) or a second network 199 . It may communicate with the electronic device 104 or the server 108 through (eg, a long-distance wireless communication network). According to an embodiment, the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • a first network 198 eg, a short-range wireless communication network
  • a second network 199 e.g., a second network 199
  • the electronic device 101 may communicate with the electronic device 104 through the server 108 .
  • the electronic device 101 includes a processor 120 , a memory 130 , an input module 150 , a sound output module 155 , a display module 160 , an audio module 170 , and a sensor module ( 176), interface 177, connection terminal 178, haptic module 179, camera module 180, power management module 188, battery 189, communication module 190, subscriber identification module 196 , or an antenna module 197 may be included.
  • at least one of these components eg, the connection terminal 178
  • may be omitted or one or more other components may be added to the electronic device 101 .
  • some of these components are integrated into one component (eg, display module 160 ). can be
  • the processor 120 for example, executes software (eg, a program 140) to execute at least one other component (eg, a hardware or software component) of the electronic device 101 connected to the processor 120 . It can control and perform various data processing or operations. According to one embodiment, as at least part of data processing or operation, the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 . may be stored in the volatile memory 132 , and may process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • software eg, a program 140
  • the processor 120 converts commands or data received from other components (eg, the sensor module 176 or the communication module 190 ) to the volatile memory 132 .
  • the volatile memory 132 may be stored in the volatile memory 132 , and may process commands or data stored in the volatile memory 132 , and store the result data in the non-volatile memory 134 .
  • the processor 120 is the main processor 121 (eg, a central processing unit or an application processor) or a secondary processor 123 (eg, a graphic processing unit, a neural network processing unit) a neural processing unit (NPU), an image signal processor, a sensor hub processor, or a communication processor).
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit
  • NPU neural processing unit
  • an image signal processor e.g., a sensor hub processor, or a communication processor.
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123 eg, a graphic processing unit, a neural network processing unit
  • NPU neural processing unit
  • an image signal processor e.g., a sensor hub processor, or a communication processor.
  • the main processor 121 e.g, a central processing unit or an application processor
  • a secondary processor 123
  • the auxiliary processor 123 is, for example, on behalf of the main processor 121 while the main processor 121 is in an inactive (eg, sleep) state, or the main processor 121 is active (eg, executing an application). ), together with the main processor 121, at least one of the components of the electronic device 101 (eg, the display module 160, the sensor module 176, or the communication module 190) It is possible to control at least some of the related functions or states.
  • the co-processor 123 eg, an image signal processor or a communication processor
  • may be implemented as part of another functionally related component eg, the camera module 180 or the communication module 190. there is.
  • the auxiliary processor 123 may include a hardware structure specialized for processing an artificial intelligence model.
  • Artificial intelligence models can be created through machine learning. Such learning may be performed, for example, in the electronic device 101 itself on which artificial intelligence is performed, or may be performed through a separate server (eg, the server 108).
  • the learning algorithm may include, for example, supervised learning, unsupervised learning, semi-supervised learning, or reinforcement learning, but in the above example not limited
  • the artificial intelligence model may include a plurality of artificial neural network layers.
  • Artificial neural networks include deep neural networks (DNNs), convolutional neural networks (CNNs), recurrent neural networks (RNNs), restricted boltzmann machines (RBMs), deep belief networks (DBNs), bidirectional recurrent deep neural networks (BRDNNs), It may be one of deep Q-networks or a combination of two or more of the above, but is not limited to the above example.
  • the artificial intelligence model may include, in addition to, or alternatively, a software structure in addition to the hardware structure.
  • the memory 130 may store various data used by at least one component of the electronic device 101 (eg, the processor 120 or the sensor module 176 ).
  • the data may include, for example, input data or output data for software (eg, the program 140 ) and instructions related thereto.
  • the memory 130 may include a volatile memory 132 or a non-volatile memory 134 .
  • the program 140 may be stored as software in the memory 130 , and may include, for example, an operating system 142 , middleware 144 , or an application 146 .
  • the input module 150 may receive a command or data to be used in a component (eg, the processor 120 ) of the electronic device 101 from the outside (eg, a user) of the electronic device 101 .
  • the input module 150 may include, for example, a microphone, a mouse, a keyboard, a key (eg, a button), or a digital pen (eg, a stylus pen).
  • the sound output module 155 may output a sound signal to the outside of the electronic device 101 .
  • the sound output module 155 may include, for example, a speaker or a receiver.
  • the speaker can be used for general purposes such as multimedia playback or recording playback.
  • the receiver may be used to receive an incoming call. According to one embodiment, the receiver may be implemented separately from or as part of the speaker.
  • the display module 160 may visually provide information to the outside (eg, a user) of the electronic device 101 .
  • the display module 160 may include, for example, a control circuit for controlling a display, a hologram device, or a projector and a corresponding device.
  • the display module 160 may include a touch sensor configured to sense a touch or a pressure sensor configured to measure the intensity of a force generated by the touch.
  • the audio module 170 may convert a sound into an electric signal or, conversely, convert an electric signal into a sound. According to an embodiment, the audio module 170 acquires a sound through the input module 150 , or an external electronic device (eg, a sound output module 155 ) connected directly or wirelessly with the electronic device 101 . A sound may be output through the electronic device 102 (eg, a speaker or headphones).
  • an external electronic device eg, a sound output module 155
  • a sound may be output through the electronic device 102 (eg, a speaker or headphones).
  • the sensor module 176 detects an operating state (eg, power or temperature) of the electronic device 101 or an external environmental state (eg, user state), and generates an electrical signal or data value corresponding to the sensed state. can do.
  • the sensor module 176 may include, for example, a gesture sensor, a gyro sensor, a barometric pressure sensor, a magnetic sensor, an acceleration sensor, a grip sensor, a proximity sensor, a color sensor, an IR (infrared) sensor, a biometric sensor, It may include a temperature sensor, a humidity sensor, or an illuminance sensor.
  • the interface 177 may support one or more designated protocols that may be used by the electronic device 101 to directly or wirelessly connect with an external electronic device (eg, the electronic device 102 ).
  • the interface 177 may include, for example, a high definition multimedia interface (HDMI), a universal serial bus (USB) interface, an SD card interface, or an audio interface.
  • HDMI high definition multimedia interface
  • USB universal serial bus
  • SD card interface Secure Digital Card
  • the connection terminal 178 may include a connector through which the electronic device 101 can be physically connected to an external electronic device (eg, the electronic device 102 ).
  • the connection terminal 178 may include, for example, an HDMI connector, a USB connector, an SD card connector, or an audio connector (eg, a headphone connector).
  • the haptic module 179 may convert an electrical signal into a mechanical stimulus (eg, vibration or movement) or an electrical stimulus that the user can perceive through tactile or kinesthetic sense.
  • the haptic module 179 may include, for example, a motor, a piezoelectric element, or an electrical stimulation device.
  • the camera module 180 may capture still images and moving images. According to an embodiment, the camera module 180 may include one or more lenses, image sensors, image signal processors, or flashes.
  • the power management module 188 may manage power supplied to the electronic device 101 .
  • the power management module 188 may be implemented as, for example, at least a part of a power management integrated circuit (PMIC).
  • PMIC power management integrated circuit
  • the battery 189 may supply power to at least one component of the electronic device 101 .
  • battery 189 may include, for example, a non-rechargeable primary cell, a rechargeable secondary cell, or a fuel cell.
  • the communication module 190 is a direct (eg, wired) communication channel or a wireless communication channel between the electronic device 101 and an external electronic device (eg, the electronic device 102, the electronic device 104, or the server 108). It can support establishment and communication performance through the established communication channel.
  • the communication module 190 may include one or more communication processors that operate independently of the processor 120 (eg, an application processor) and support direct (eg, wired) communication or wireless communication.
  • the communication module 190 is a wireless communication module 192 (eg, a cellular communication module, a short-range wireless communication module, or a global navigation satellite system (GNSS) communication module) or a wired communication module 194 (eg, : It may include a LAN (local area network) communication module, or a power line communication module).
  • GNSS global navigation satellite system
  • a corresponding communication module among these communication modules is a first network 198 (eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)) or a second network 199 (eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a first network 198 eg, a short-range communication network such as Bluetooth, wireless fidelity (WiFi) direct, or infrared data association (IrDA)
  • a second network 199 eg, legacy It may communicate with the external electronic device 104 through a cellular network, a 5G network, a next-generation communication network, the Internet, or a computer network (eg, a telecommunication network such as a LAN or a WAN).
  • a telecommunication network
  • the wireless communication module 192 uses the subscriber information (eg, International Mobile Subscriber Identifier (IMSI)) stored in the subscriber identification module 196 within a communication network such as the first network 198 or the second network 199 .
  • the electronic device 101 may be identified or authenticated.
  • the wireless communication module 192 may support a 5G network after a 4G network and a next-generation communication technology, for example, a new radio access technology (NR).
  • NR access technology includes high-speed transmission of high-capacity data (eMBB (enhanced mobile broadband)), minimization of terminal power and access to multiple terminals (mMTC (massive machine type communications)), or high reliability and low latency (URLLC (ultra-reliable and low-latency) -latency communications)).
  • eMBB enhanced mobile broadband
  • mMTC massive machine type communications
  • URLLC ultra-reliable and low-latency
  • the wireless communication module 192 may support a high frequency band (eg, mmWave band) to achieve a high data rate, for example.
  • a high frequency band eg, mmWave band
  • the wireless communication module 192 includes various technologies for securing performance in a high-frequency band, for example, beamforming, massive multiple-input and multiple-output (MIMO), all-dimensional multiplexing. It may support technologies such as full dimensional MIMO (FD-MIMO), an array antenna, analog beam-forming, or a large scale antenna.
  • the wireless communication module 192 may support various requirements specified in the electronic device 101 , an external electronic device (eg, the electronic device 104 ), or a network system (eg, the second network 199 ).
  • the wireless communication module 192 may include a peak data rate (eg, 20 Gbps or more) for realizing eMBB, loss coverage (eg, 164 dB or less) for realizing mMTC, or U-plane latency for realizing URLLC ( Example: downlink (DL) and uplink (UL) each 0.5 ms or less, or round trip 1 ms or less).
  • a peak data rate eg, 20 Gbps or more
  • loss coverage eg, 164 dB or less
  • U-plane latency for realizing URLLC
  • the antenna module 197 may transmit or receive a signal or power to the outside (eg, an external electronic device).
  • the antenna module 197 may include an antenna including a conductor formed on a substrate (eg, a PCB) or a radiator formed of a conductive pattern.
  • the antenna module 197 may include a plurality of antennas (eg, an array antenna). In this case, at least one antenna suitable for a communication method used in a communication network such as the first network 198 or the second network 199 is connected from the plurality of antennas by, for example, the communication module 190 . can be selected. A signal or power may be transmitted or received between the communication module 190 and an external electronic device through the selected at least one antenna.
  • other components eg, a radio frequency integrated circuit (RFIC)
  • RFIC radio frequency integrated circuit
  • the antenna module 197 may form a mmWave antenna module.
  • the mmWave antenna module comprises a printed circuit board, an RFIC disposed on or adjacent to a first side (eg, bottom side) of the printed circuit board and capable of supporting a designated high frequency band (eg, mmWave band); and a plurality of antennas (eg, an array antenna) disposed on or adjacent to a second side (eg, top or side) of the printed circuit board and capable of transmitting or receiving signals of the designated high frequency band. can do.
  • peripheral devices eg, a bus, general purpose input and output (GPIO), serial peripheral interface (SPI), or mobile industry processor interface (MIPI)
  • GPIO general purpose input and output
  • SPI serial peripheral interface
  • MIPI mobile industry processor interface
  • the command or data may be transmitted or received between the electronic device 101 and the external electronic device 104 through the server 108 connected to the second network 199 .
  • Each of the external electronic devices 102 or 104 may be the same as or different from the electronic device 101 .
  • all or a part of operations executed in the electronic device 101 may be executed in one or more external electronic devices 102 , 104 , or 108 .
  • the electronic device 101 may perform the function or service itself instead of executing the function or service itself.
  • one or more external electronic devices may be requested to perform at least a part of the function or the service.
  • One or more external electronic devices that have received the request may execute at least a part of the requested function or service, or an additional function or service related to the request, and transmit a result of the execution to the electronic device 101 .
  • the electronic device 101 may process the result as it is or additionally and provide it as at least a part of a response to the request.
  • cloud computing distributed computing, mobile edge computing (MEC), or client-server computing technology may be used.
  • the electronic device 101 may provide an ultra-low latency service using, for example, distributed computing or mobile edge computing.
  • the external electronic device 104 may include an Internet of things (IoT) device.
  • Server 108 may be an intelligent server using machine learning and/or neural networks.
  • the external electronic device 104 or the server 108 may be included in the second network 199 .
  • the electronic device 101 may be applied to an intelligent service (eg, smart home, smart city, smart car, or health care) based on 5G communication technology and IoT-related technology.
  • 2 to 4 are various embodiments of an electronic device having an outer housing including a conductive member according to various embodiments disclosed herein.
  • 2 (a) and 4 (a) are views showing a state in which the conductive member is visually recognized before the coating layer is formed.
  • the electronic device may include an outer housing 201 that forms an exterior of the electronic device.
  • the outer housing 201 may be formed of various materials.
  • the outer housing 201 may be formed of, for example, a material such as metal or synthetic resin.
  • the outer housing 201 may be manufactured in various ways. For example, the outer housing 201 may be manufactured by an injection method.
  • a conductive member 210 may be disposed in a plating area corresponding to at least a partial area of the first surface 201A of the outer housing 201 .
  • the first surface 201A may be a surface exposed to the outside of the outer housing 201 .
  • the conductive member 210 may be disposed on the first surface 201A of the outer housing 201 by a plating method.
  • the conductive member 210 may include a first plating layer (eg, the first plating layer 620 of FIG. 6D ) formed by a first plating step (eg, the first plating step 502 of FIG.
  • a second plating layer (eg, the second plating layer 630 of FIG. 6D ) formed by a second plating step (eg, the second plating step 504 of FIG. 5 ) may be included.
  • a coating layer 230 may be formed on the first surface 201A of the outer housing 201 . Since the coating layer 230 is formed on the first surface 201A of the outer housing 201 including the plating region in which the conductive member 210 is disposed, the conductive member 210 is not exposed to the outside of the electronic device 200 . it may not be Since the conductive member 210 is not visually recognized from the outside, damage to the aesthetics of the electronic device 200 due to external visibility of the conductive member 210 may be prevented.
  • the conductive member 210 may be used as a component of the electronic device 200 that needs to transmit an electrical signal.
  • the conductive member 210 may be used as an antenna for short-distance and long-distance communication of the electronic device 200 .
  • the conductive member 210 may be used as a wiring for electrically connecting various electronic components.
  • it may be variously used as a touch sensor for recognizing a capacitive touch input. The above-mentioned use of the conductive member 210 is only an example, and the conductive member 210 may be utilized as various components that require transmission of electrical signals.
  • the coating layer 230 formed on the first surface 201A of the outer housing 201 is made of a material having various properties depending on which component the conductive member 210 is used in an electronic device. can be formed.
  • the coating layer 230 may be formed of an insulating material having low conductivity.
  • the coating layer 230 may be formed of a material having conductivity.
  • the coating layer 230 may be formed of a conductive material.
  • the plating region in which the conductive member 210 is disposed may be a region formed thicker than other regions of the outer housing 201 . If the plating area is formed thick, it may have relatively stronger resistance to external impact. Accordingly, it is possible to prevent the conductive member 210 from being damaged by an external impact. By forming the plating region thick, the conductive member 210 disposed in the plating region may maintain the specified performance.
  • the conductive member 210 may be disposed on the second surface 201B of the outer housing 201 .
  • the second surface 201B is a surface opposite to the first surface 201A, and may be a surface facing at least some of the electronic components disposed inside the electronic device 200 .
  • the plating region in which the conductive member 210 is disposed may mean at least a partial region of the second surface 201B of the outer housing 201 .
  • the second surface 201B of the outer housing 201 may be a surface facing the electronic component disposed inside the electronic device 200 .
  • the conductive member 210 disposed on the second surface 201B is used as a wiring electrically connected to an electronic component, or a heating component (eg, a processor (eg, the processor 120 of FIG. 1 ) that is an electronic component with a high degree of heat generation.
  • a power management module eg, the power management module 188 of FIG. 1 and the battery (eg, the battery 189 of FIG. 1 )
  • the plating region in which the conductive member 210 is disposed may be a region facing the heating component.
  • the above-mentioned use of the conductive member 210 is only an example, and the conductive member The use of 210 is only an example, and the conductive member 210 may be utilized as various components that require transmission of electrical signals or transmission of heat.
  • the electronic device shown in FIG. 4 may be an electronic device 400 that is worn on a user's ear and is connected to an external electronic device through short-distance communication to reproduce sound.
  • the conductive member 410 may be disposed on a partial region of the first surface 401A of the outer housing 401 forming the exterior of the electronic device 400 .
  • the first surface 401A may mean a surface on which the outer housing 401 is exposed to the outside.
  • the conductive member 410 may be used as an antenna for connecting an external electronic device and the electronic device 400 .
  • the conductive member 410 may be used as a touch sensor for receiving a user's touch input.
  • a coating layer 430 may be formed on the first surface 401A of the outer housing 401 . Since the conductive member 410 is covered by the coating layer 430 , the conductive member 410 may not be visually recognized from the outside.
  • FIG. 5 is a flowchart of a manufacturing method according to various embodiments disclosed herein.
  • 6A is a diagram illustrating a state of a trench formed according to various embodiments disclosed herein.
  • FIG. 6B is a diagram illustrating a state in which the first polishing step is performed on the trench shown in FIG. 6A .
  • FIG. 6C is a diagram illustrating a state in which a first plating step is performed on the polished trench shown in FIG. 6B .
  • FIG. 6D is a diagram illustrating a state in which a second polishing step is performed on the first plating layer illustrated in FIG. 6C .
  • 6E is a view illustrating a state in which a second plating step and a painting step are performed according to various embodiments disclosed herein.
  • 7 is a graph showing the relationship between the thickness and performance of the conductive member.
  • the conductive member eg, the conductive member 210 of FIG. 2
  • the coating layer 670 eg, the coating layer 230 of FIG. 2
  • the conductive member may be formed in a trench step 501 , a polishing step (first step). a polishing step 502 and a second polishing step 504), a plating step (a first plating step 503 and a second plating step 505), and a painting step 506.
  • the conductive member may include a first plating layer 620 and/or a second plating layer 630 . Since the conductive member is formed of the first plating layer 620 and/or the second plating layer 630 , the conductive member may be understood to be the same as or similar to the first plating layer 620 and/or the second plating layer 630 .
  • the trench step 501 may be a step of forming a trench 610 in the plating area 601A of the outer housing 601 .
  • the trench 610 may refer to fine irregularities in which the mountains 611 and the valleys 612 are continuous.
  • the mountain 611 may mean a portion formed convex with respect to the reference plane 602
  • the valley 612 may mean a portion formed concave with respect to the reference surface 602 .
  • the trench step 501 may be performed through various process techniques.
  • the trench 610 may be formed by irradiating a laser to the plating area 601A, and etching and decapsulation in which a portion of the plating area 601A is chemically etched through a solvent. (decapsulating) can be used.
  • the trench 610 may be formed by various methods. Regarding the formation of the trench 610 with a laser, the trench 610 may be formed by irradiating a single laser beam, and the trench 610 may be formed by overlapping and irradiating at least two laser beams.
  • the trench 610 may be formed by irradiating at least two laser beams spaced apart at a predetermined interval.
  • the trench 610 may be formed by irradiating a laser in various ways. According to various embodiments, the trench 610 may be formed so that the depth of the valley 612 is about 10 ⁇ m to about 15 ⁇ m, and the height of the mountain 611 is about 8 ⁇ m to about 10 ⁇ m.
  • the first polishing step 502 may be performed after the trenching step 501 .
  • the first polishing step 502 may be a step of partially cutting the trench 610 formed in the plating region 601A through the trench step 501 . Referring to FIG. 6B , a portion of the mountain 611 of the trench 610 may be cut through the first polishing step 502 .
  • a first plating step 503 may be performed after the first polishing step 502 .
  • the first plating step 503 may include degreasing, etching, neutralization, catalysis and activation steps.
  • the degreasing step may be a cleaning step of removing foreign substances such as oils and fats that may be included in the plating area 601A.
  • the etching step may be a step of removing the oxide film formed on the surface of the plating region 601A.
  • the neutralization and catalyst step may be a step of preparing the first plating layer 620 including the first metal material to be formed by a plating method in the plating area 601A that has undergone the degreasing and etching steps.
  • the neutralization and catalyst step may be a step in which a reduction reaction occurs in the plating region 601A to allow the first metal material to be deposited on the plating region 601A.
  • the activation step may be a step of forming the first plating layer 620 in the plating area 601A.
  • the first metal material may include at least one of a metal material including nickel (Ni), copper (Cu), and silver (Ag).
  • plating may be performed on the plating region 601A in the order of nickel-copper-silver.
  • the first plating layer 620 may be formed in the order of a nickel layer - a copper layer - a silver layer.
  • the cost of the plating process can be reduced.
  • the depth of the valley 612 is lowered to reduce the amount of the first metal material required for the first plating step 503 and reduce the time required for the plating process. .
  • a second polishing step 504 may be performed after the first plating step 503 .
  • the second polishing step 504 may be a step of cutting a portion of the first plating layer 620 .
  • the first plating layer 620 cut in the second polishing step 504 may be the first plating layer 620 formed on the acid 611 of the trench 610 partially cut through the first polishing step 502 .
  • the step may be reduced.
  • the step between the plating area 601A and the reference area 601B may be reduced through the second polishing step 504 . there is.
  • the second plating step 505 may be a plating step of forming the second plating layer 630 including a second metal material. Details of the second plating step 505 are the same as those of the first plating step 503 , and thus a detailed description thereof will be omitted.
  • the second metal material may include a metal material including nickel (Ni).
  • the second metal material may be a different metal material from the first metal material.
  • the thickness of the conductive member may be related to the performance of the conductive member.
  • the conductive member may be formed by the first plating layer 620 formed in the first plating step 503 and/or the second plating layer 630 formed in the second plating step 505 .
  • resistance of the conductive member decreases, so that electrical conductivity of the conductive member may be improved.
  • the surface of the conductive member is more uniform, the performance of the conductive member may be improved.
  • the conductive member is used as the antenna pattern, the more uniform the surface of the conductive member, the lower the reflection coefficient, so that the efficiency of the antenna can be improved.
  • the manufacturing method makes the surface even by performing the first polishing step 502 and the second polishing step 504 after the formation of the trench 610, so that a thicker and more uniform surface even if the same metal material is used. It is possible to form a conductive member having
  • the thickness of the first plating layer 620 and the second plating layer 630 is reduced by reducing the step difference due to trench formation through a polishing step (eg, the first polishing step 502 and the second polishing step 504 ).
  • the thickness of the conductive member including the first plating layer 620 and the second plating layer 630 may be about 11 ⁇ m to about 15 ⁇ m.
  • a thickness of a layer including copper (Cu) and silver (Ag) in the conductive member may be about 8 ⁇ m. In this way, by reducing the thickness of the conductive member, the step difference between the plating region 601A in which the conductive member is disposed and the reference region 601B can be reduced. For this reason, the process for compensating for the step in the painting step 506 for blocking external visibility of the conductive member can be simplified.
  • the painting step 506 may include a plurality of steps. In one embodiment, the painting step 506 may include a step compensation step, a color step, and a protection step. In the painting step 506 described above, each step is only an example, and some steps may be added or some steps may be omitted. According to various embodiments, the coating layer 670 may include a compensation layer 640 , a color layer 650 , and a protective layer 660 .
  • the step compensating step is to form a compensation layer 640 for removing the step difference between the plated region 601A on which the conductive material is disposed and the reference region 601B that is not the plated region 601A.
  • the compensation layer 640 may be formed of a material such as a primer or a surfacer.
  • the compensation layer 640 may strengthen the adhesiveness between the color layer 650 and the compensation layer 640 so that the color layer 650 to be laminated on the compensation layer 640 does not peel off from the compensation layer 640 .
  • the material included in the compensation layer 640 may include a rust preventive material.
  • a step difference between the plating area 601A and the reference area 601B is compensated in advance to a certain extent through a polishing step (the first polishing step 502 and the second polishing step 504 ). Therefore, there is no need to use expensive materials such as putty for step compensation. Accordingly, it may be possible to significantly lower the process cost.
  • the compensation layer 640 may be formed of at least two different primers. For example, two primers can be used. Since the step is partially removed through the polishing step 503 , the amount and number of primers for compensating for the step may be reduced as needed.
  • the color step may be a step of forming the color layer 650 .
  • the color layer 650 may be formed of a coloring material.
  • the color layer 650 may have a metallic feel.
  • the method may further include forming a UV coating layer (not shown) including a UV coating material between the step compensation step and the color step.
  • the protection step may be a step of forming the protection layer 660 on the color layer 650 .
  • the protective layer 660 may be a step of forming a coating film on the color layer 650 to protect the color layer 650 .
  • the painting step 506 may be variously changed within the range that those skilled in the art can understand. For example, some steps of the painting step 506 described above may be omitted, and the material used in each step may be variously changed as needed.
  • the conductive member may not be visually recognized from the outside of the electronic device. Since the step difference between the plated area 601A and the reference area 601B on which the conductive member or the conductive member is disposed is compensated for through the polishing step 503 , the step difference on the surface of the coating layer 670 may also be reduced. By reducing the step difference between the plated area 601A and the reference area 601B, it is possible to solve the problem that the conductive member is visually recognized to the outside due to the step difference between the portion where the conductive member is disposed and the portion where the conductive member is not disposed.
  • the flowchart of the manufacturing method shown in FIG. 5 is merely an example, and the manufacturing method may be variously changed within the range understood by those skilled in the art. Some steps of each step of the manufacturing method shown in FIG. 5 may be omitted and some orders may be changed.
  • the “ ⁇ step” above does not limit the order of the process. What is called “step” may be understood as “ ⁇ process” or “ ⁇ action”.
  • a plating step other than the first plating step 502 and the second plating step 504 may be added, and the second plating step 504 may be omitted.
  • the polishing step is performed twice including the first polishing step and the second polishing step
  • the number of the polishing steps is not limited thereto.
  • the polishing step may be performed once.
  • the polishing step may be performed once after the trench step, once after the first plating step, or once after the first plating step and the second plating step.
  • the order in which the polishing step is performed may be variously changed.
  • the polishing step may be performed after the trench step before the first plating step or the second plating step is performed, may be performed after the first plating step, and may be performed after the first plating step and the second plating step.
  • the painting step 506 may be omitted.
  • FIG. 8 is a graph comparing the performance of an antenna disposed on an FPCB with a case in which a conductive member formed according to various embodiments disclosed herein is used as an antenna.
  • the graph of FIG. 8 (a) is a performance graph of an antenna disposed on a flexible printed circuit board (FPCB), and the graph of FIG. 8 (b) is a case in which a conductive member formed through the manufacturing method disclosed in the present invention is used as an antenna.
  • This is a performance graph. Referring to FIG. 8 , it can be seen that the radiation efficiency of the graph (b) is higher in the vicinity of about 700 MHz to about 800 MHz. This frequency band is a band corresponding to the Band 28 band of long term evolution (LTE). Therefore, it can be confirmed that the conductive member formed through the manufacturing method disclosed in the present invention has improved performance in a specific band compared to the antenna using the existing FPCB.
  • a conductive member may be formed in a housing (eg, an injection-molded product) constituting the exterior of an electronic device, and the conductive member may be used as an antenna. Since a conductive member may be formed on the outer surface of the electronic device and used as a radiator of an antenna, high antenna radiation efficiency may be obtained.
  • FIG. 9 is a graph comparing performance according to whether or not a coating layer is formed when a conductive member formed according to various embodiments disclosed in this document is used as an antenna.
  • Both graphs (a) and (b) of FIG. 9 are performance graphs when the conductive member formed by the manufacturing method disclosed in the present invention is used as an antenna.
  • the graph is a case in which a coating layer is formed
  • a graph is a graph in the case where a coating layer is not formed. Referring to FIG. 9 , it can be seen that the graphs (a) and (b) have similar shapes. Through this, it can be confirmed that even if the coating layer is formed in the plating region where the conductive member is disposed, the performance of the conductive member is not significantly affected.
  • FIG. 10 is a view of a housing of an electronic device according to various embodiments disclosed herein.
  • 11A is an enlarged view of a portion P1 of FIG. 10 .
  • 11B is an enlarged view of a portion P2 of FIG. 10 .
  • the housing 1010 (eg, the outer housing 201 of FIG. 2 ) of the electronic device 1000 (eg, the electronic device 101 of FIG. 1 , the electronic device 200 of FIG. 2 ) may include: At least a part of the exterior of the electronic device 1000 may be formed.
  • the housing 1010 may be a component for accommodating and supporting various electrical objects included in the electronic device 1000 (eg, various devices including conductive materials including electronic components) and devices other than the electrical ones. .
  • the shape of the housing 1010 is not limited to the shape shown in FIG. 10 .
  • the housing 1010 may be manufactured in various ways. For example, the housing 1010 may be manufactured in such a way that a plurality of parts are separately manufactured and combined.
  • the housing 1010 may include an outer surface 1010A and an inner surface 1010B.
  • the inner surface 1010B of the housing 1010 means a surface on which various electrical and/or mechanical objects accommodated in the housing 1010 are accommodated or supported, and the outer surface 1010A of the housing 1010 is opposite to the inner surface 1010B.
  • a surface it may mean a surface constituting a part of the exterior of the electronic device 1000 .
  • a conductive member 1020 may be formed in the housing 1010 .
  • the first conductive member 1021 may be positioned on the outer surface 1010A of the housing 1010 .
  • the first conductive member 1021 may be at least partially formed on the outer surface 1010A of the housing 1010 by plating. A process in which the first conductive member 1021 is formed on the outer surface 1010A of the housing 1010 will be described later.
  • a first conductive member 1021 may be formed on a part of the outer surface 1010A of the upper part of the housing 1010 (eg, part P1 in FIG. 10 ) and the lower part (eg, P2 of FIG. 10 ) of the housing 1010 .
  • the external shape of the first conductive member 1021 shown in FIG. 10 is only an example, and the position where the first conductive member 1021 is formed is also an example.
  • the shape and position of the first conductive member 1021 may be variously changed according to the design of the electronic device 1000 .
  • the second conductive member 1022 may be positioned on the inner surface 1010B of the housing 1010 .
  • the second conductive member 1022 may be at least partially formed on the inner surface 1010B of the housing 1010 by plating. A process in which the second conductive member 1022 is formed on the inner surface 1010B of the housing 1010 will be described later.
  • a second conductive member 1022 may be formed on a part of the outer surface 1010A of the upper part of the housing 1010 (eg, part P1 in FIG. 10 ) and the lower part (eg, P2 of FIG. 10 ) of the housing 1010 .
  • a second conductive member 1022 may be formed.
  • the external shape of the second conductive member 1022 shown in FIG. 10 is only an example, and the position where the second conductive member 1022 is formed is only an example.
  • the shape and position of the second conductive member 1022 may be variously changed according to the design of the electronic device 1000 .
  • a hole portion 1030 may be formed in the housing 1010 .
  • the hole portion 1030 may be a hole formed in a portion of the housing 1010 .
  • the hole portion 1030 may be formed in the housing 1010 in various ways. For example, when the housing 1010 is formed by an injection method, the housing 1010 may be manufactured using a mold including a portion in which the hole portion 1030 forming the housing 1010 is to be formed.
  • the hole portion 1030 may be formed in a manner in which a hole is drilled in the housing 1010 using a separate processing body.
  • the third conductive member 1023 may be positioned in the hole portion 1030 .
  • the third conductive member 1023 may be formed on the inner surface 1010B of the hole portion 1030 by a plating method.
  • the third conductive member 1023 formed on the inner surface 1010B of the hole portion 1030 includes the first conductive member 1021 formed on the outer surface 1010A of the housing 1010 and the second conductive member formed on the inner surface 1010B of the housing 1010
  • the members 1022 may be connected.
  • a third conductive member (eg, the third conductive member 1023 of FIG. 12 ) formed in the hole portion 1030 may connect the first conductive member 1021 and the second conductive member 1022 .
  • the 1-1 conductive member 1021-1 is formed by a third conductive member formed in the first hole portion 1031 to form the 2-1 conductive member 1022-1.
  • the 1-2th conductive member 1021 - 2 may be connected to the 2-2nd conductive member 1022 - 2 by a third conductive member formed in the second hole portion 1032 .
  • FIG. 11A the 1-1 conductive member 1021-1 is formed by a third conductive member formed in the first hole portion 1031 to form the 2-1 conductive member 1022-1.
  • the 1-2th conductive member 1021 - 2 may be connected to the 2-2nd conductive member 1022 - 2 by a third conductive member formed in the second hole portion 1032 .
  • the 1-3 th conductive member 1021-3 may be connected to the 2-3 th conductive member 1022 - 3 by a third conductive member formed in the third hole portion 1033 .
  • the third conductive member formed in the fourth hole portion 1034 is formed on the first 1-3 conductive member 1021-3 formed on the outer surface 1010A of the housing 1010 and the inner surface 1010B of the housing 1010.
  • the formed second conductive members 1022 may be connected.
  • the connection of the conductive member 1020 may mean that the conductive member 1020 is physically connected (connection includes a continuous connection), whereby an electrical signal may be transmitted through the conductive member 1020 . .
  • an electrical signal transmitted to the second conductive member 1022 is transmitted to the second conductive member via the third conductive member. 1 may be transferred to the conductive member 1021 .
  • the conductive member 1020 may be used as a component of the electronic device 1000 that needs to transmit an electrical signal.
  • the conductive member 1020 may be used as an antenna for short-distance and long-distance communication of the electronic device 1000 .
  • the conductive member 1020 may be used as a wiring for electrically connecting various electronic components.
  • it may be variously used as a touch sensor, a grip sensor, etc. for recognizing a capacitive touch input (eg, the conductive member 410 of FIG. 4 ).
  • the above-mentioned use of the conductive member 1020 is only an example, and the conductive member 1020 may be utilized as various components that require transmission of electrical signals.
  • FIG. 12 is a partially cut-away cross-sectional view of a hole according to various embodiments disclosed herein.
  • 13A is a view of a hole viewed from one direction according to various embodiments disclosed in this document.
  • 13B is a cross-sectional view taken along the line A-A of the hole shown in FIG. 13A.
  • the hole part 1030 may be formed in the housing 1010 .
  • a third conductive member 1023 may be formed in a partial region of the inner surface of the hole portion 1030 .
  • the third conductive member 1023 formed on the inner surface of the hole 1030 includes the first conductive member 1021 formed on the outer surface 1010A of the housing 1010 and the inner surface 1010B of the housing 1010.
  • the second conductive member 1022 formed on the may be connected.
  • the hole part 1030 may include a first part 1031 and a second part 1032 . 12 and 13B , the first portion 1031 is a portion adjacent to the inner surface 1010B of the housing 1010 , and the second portion 1032 is a portion adjacent to the outer surface 1010A of the housing 1010 .
  • the first portion 1031 may be a portion formed in a direction from the inner surface 1010B of the housing 1010 to the outer surface 1010A of the housing 1010 .
  • the first portion 1031 may have a first diameter D1 .
  • the first diameter D1 may be about 1.5 mm to about 5.5 mm.
  • the second portion 1032 may be a portion formed from the distal end of the first portion 1031 toward the outer surface 1010A of the housing 1010 .
  • the second portion 1032 may have a shape that starts with a second diameter D2 and gradually decreases in diameter toward the outer surface 1010A of the housing 1010 .
  • the height H2 of the second part 1032 may be about 20% to about 50% of the total height (H1 + H2) of the hole part 1030 .
  • the height H1 of the first portion 1031 may be different from the height H2 of the second portion 1032 . In another embodiment, the height H1 of the first portion 1031 and the height H2 of the second portion 1032 may be the same.
  • the second diameter D2 may be smaller than the first diameter D1 .
  • the second diameter D2 may be about 1.0 mm to about 3.5 mm.
  • the first diameter D1 of the first part 1031 and the second diameter D2 which is the diameter of the part where the second part 1032 starts, are different from each other.
  • a step may be formed between the second portion 1032 .
  • This step difference may be a portion such that, when the filler is injected into the first portion 1031 , the filler is fixed without exiting the hole portion 1030 as it is and is accommodated in the hole portion 1030 .
  • the third diameter D3, which is the diameter of the end point of the second portion 1032 may be smaller than the second diameter D2.
  • the third diameter D3 may be about 0.4 mm to about 0.8 mm.
  • the third conductive member 1023 may be formed in a portion of the hole portion 1030 .
  • the third conductive member 1023 may be formed in a portion of the inner surface of the hole portion 1030 .
  • the third conductive member 1023 may be partially formed on the second portion 1032 of the inner surface of the hole portion 1030 , or may be entirely formed on the second portion 1032 .
  • the height H3 of the portion where the third conductive member 1023 is formed may be about 30% to 100% of the height H2 of the second portion 1032 .
  • the third conductive member 1023 may be formed in a portion of the first portion 1031 of the hole portion 1030 .
  • the filler filling the hole portion 1030 passes through the portion where the third conductive member 1023 is not formed in the hole portion 1030 .
  • the affinity between the filler and the housing 1010 may be relatively good compared to the affinity between the filler and the third conductive member 1023 . Accordingly, when the filler directly contacts the inner wall of the hole portion 1030 , the filler may be more stably seated in the hole portion 1030 than in contact with the third conductive member 1023 .
  • the hole portion 1060 may be formed in a shape in which a diameter changes from the inner surface 1010B to the outer surface 1010A of the housing.
  • the hole portion 1060 may be formed in a shape in which the diameter decreases from the inner surface 1010B to the outer surface 1010A of the housing.
  • the above-described shapes and dimensions of the hole portions 1030 and 1060 are merely examples, and the shape and dimensions of the hole portions 1030 may be variously changed according to various design factors.
  • FIG. 14 is a flowchart of a method of manufacturing an electronic device according to various embodiments disclosed herein.
  • 15A to 15C are views for explaining a state in which a conductive member is formed according to a method of manufacturing an electronic device according to various embodiments disclosed herein.
  • a “plating region” is a region where plating is performed and may refer to a portion in which the conductive member 1020 described above is formed. Accordingly, the following first plating region may be understood as a portion in which the first conductive member 1021 is formed, and the second plating region may be understood as a portion in which the above-described second conductive member 1022 is formed, and a third The plating region may be understood as a portion in which the third conductive member 1023 described above is formed. In the following description, the plating region corresponding to the conductive member 1020 will be described using the same reference numerals as the conductive member. Reference is made to FIGS. 10 , 11A and 11B for exemplary locations of plating regions.
  • the process of forming the conductive member may be similar to the process described with reference to FIG. 5 . Therefore, for a process similar to the process described with reference to FIG. 5 , an indication that “refer to FIG. 5” may be described and detailed description will be omitted.
  • FIG. 14 is only an example. It is possible to partially omit the steps shown in FIG. 14 or add other steps, and the sequence of the steps may also be variously changed as needed.
  • a hole portion 1030 may be formed in the housing (eg, the housing 1010 of FIG. 10 ) ( 1401 ).
  • the hole portion 1030 formed in the housing may be formed in various ways.
  • a housing in which the hole portion 1030 is formed may be manufactured by forming the housing by an injection method using a mold in consideration of the hole portion 1030, and the hole portion 1030 may be formed using a workpiece in the housing.
  • the hole portion 1030 may be formed in various ways.
  • a trench (eg, trench 610 of FIG. 6A ) may be formed in some area of the housing ( 1402 ).
  • a trench may mean a micro-roughness in which a mountain (eg, the mountain 611 of FIG. 6A ) and a valley (eg, the valley 612 of FIG. 6A ) are continuous.
  • a plating layer (eg, the plating layer 620 of FIG. 6D ) may be formed in a portion where the trench is formed. Accordingly, the first plating region in which the first conductive member 1021 is formed (eg, the region in which the first conductive member 1021 of FIG.
  • the third conductive member 1023 may be formed only on a partial region of the inner surface of the hole portion 1030.
  • a trench is formed only on a partial region of the inner surface 1010B of the hole portion 1030.
  • a first polishing step 1403 may be performed.
  • the first polishing step 1403 may be a step of partially cutting the trench. For example, trenches formed in the first plating region, the second plating region, and the third plating region may be cut.
  • the first polishing step 1403 may be a step in consideration of the quality of the coating layer (eg, the coating layer 670 of FIG. 6E ) formed in the coating step 1410 . Accordingly, the first polishing step 1403 may be performed only on the first plating region where the coating layer is formed. A more detailed description of the first polishing step 1403 may refer to FIG. 5 .
  • a first plating step 1404 may be performed after the first polishing step 1403 .
  • the first plating step 1404 is a step of forming a first plating layer (eg, the first plating layer 620 in FIG. 6D ) including a first metal material in the first plating region, the second plating region, and the third plating region.
  • the first plating layer formed in the plating region in the first plating step 1404 may form a part of the conductive member.
  • a more detailed description of the first plating step 1404 may be referred to FIG. 5 .
  • a second polishing step 1405 may be performed after the first plating step 1404 .
  • the second polishing step 1405 may be a step of cutting a portion of the first plating layer formed in the first plating step 1404 .
  • the second polishing step 1405 may be a step in consideration of the quality of the coating layer. Accordingly, the second polishing step 1405 may be performed only on the first plating region where the coating layer is formed. A more detailed description of the second polishing step 1405 may refer to FIG. 5 .
  • a second plating step 1406 may be performed after the second polishing step 1405 .
  • the second plating step 1406 may be a plating step of forming a second plating layer (eg, the second plating layer 630 of FIG. 6E ) including a second metal material in the plating area.
  • the second plating step 1406 may be a plating step similar to the first plating step 1404 .
  • a more detailed description of the second plating step 1406 may refer to FIG. 5 , which describes the first plating step 1404 .
  • the hole auxiliary filling step 1407 may be performed.
  • the hole part filling step 1407 may be a step of filling the hole part 1030 with a filler.
  • the filler may be a synthetic resin material.
  • the filler may be a light-curable resin (eg UV resin).
  • the filler may be filled in the hole portion 1030 in various ways.
  • a filler may be filled in the hole portion 1030 using various devices capable of injecting a molten liquid to a specific place, such as a dispensing device, a pumping device, and a jet pumping device.
  • the filler may be injected into the first portion of the hole portion 1030 (eg, the first portion 1031 of FIG. 12 ).
  • the filler injected into the first portion 1031 partially protrudes into the outer surface 1010A of the housing 1010 through the second portion (eg, the second portion 1032 in FIG. 12 ), as shown in FIG. 15A . 1510) can be
  • the post-treatment step may include curing the filler.
  • a post-treatment step of curing the filler material may be performed using light, heat, a catalyst, or the like.
  • an additional polishing operation 1408 may be performed after the hole auxiliary filling operation 1407 .
  • the additional polishing step 1408 may be a step of removing the protrusion 1510 of the filler that partially protrudes to the outer surface 1010A of the housing 1010 by the hole filling step 1407 .
  • the protrusion 1510 of the filler may be removed by an additional polishing step 1408 .
  • a scratch C may be formed in a portion of the plating layer formed in the first plating region 1021 of the outer surface 1010A of the housing 1010 . For this reason, the plating layer surface of the first plating region 1021 may become non-uniform.
  • an additional plating step 1409 may be performed after the additional polishing step 1408 .
  • the additional plating step 1409 may be a plating step for compensating for the flaw C formed on the plating layer surface of the first plating region 1021 in the additional polishing step 1408 .
  • a new plating layer may be formed on the surface of the plating layer of the first plating region 1021 by the additional plating step 1409 . Accordingly, as shown in FIG. 15C , the surface uniformity of the plating layer of the first plating region 1021 may be improved.
  • the painting step 1410 may be performed after the additional plating step 1409 .
  • the painting step 1410 may be a step of forming a coating layer on at least a portion of the outer surface 1010A of the housing 1010 .
  • the first plating region 1021 may be covered by the coating layer formed on the outer surface 1010A of the housing 1010 .
  • the housing 1010 is subjected to a polishing step (eg, a first polishing step 1403 , a second polishing step 1405 , and an additional polishing step 1408 ) and a hole sub-filling step 1407 .
  • the surface uniformity of the outer surface 1010A may be improved.
  • the coating layer on the outer surface 1010A of the housing 1010 having an even surface in this way, the quality of the coating layer can be improved.
  • a more detailed description of the painting step 1410 may refer to FIG. 5 .
  • a trench is formed in a plating region that is at least a partial region of a first surface, which is a surface exposed to the outside in an external housing forming at least a part of the exterior of the electronic device.
  • the polishing step may include a first polishing step of polishing the plating area before the first plating step and a second polishing step of polishing the plating area after the first plating step.
  • the forming of the trench may be performed by irradiating a laser to form fine irregularities in which mountains and valleys are continuous in the plating area.
  • the polishing step may be a step of cutting at least one of a portion of the fine concavo-convex acid and a portion of the first plating layer to reduce a step difference between the plating area and a reference area other than the plating area.
  • the method may further include a second plating step of forming a second plating layer including a second metal material after the second polishing step.
  • the first metal material may include at least one of a metal material including nickel (Ni), copper (Cu), and silver (Ag).
  • the second metal material may include a metal material containing nickel (Ni).
  • the painting step may include a step compensation step of forming a compensation layer on the first surface to compensate for a step difference on the first surface of the outer housing, a color step of forming a color layer having a color on the compensation layer, and A protection step of forming a protective layer on the color layer to protect the color layer may be included.
  • the compensation layer may be formed using different types of primers.
  • a plating region that is at least a partial region of a second surface opposite to a first surface, which is a surface exposed to the outside, in an outer housing forming at least a part of the exterior of the electronic device
  • the method may include a trench step of forming a trench in the plated area, a polishing step of polishing the plating area, and a first plating step of forming a first plating layer including a first metal material on the plating area.
  • the polishing step may include a first polishing step of polishing the plating area before the first plating step and a second polishing step of polishing the plating area after the first plating step.
  • the method may further include a second plating step of forming a second plating layer including a second metal material after the second polishing step.
  • the plating region may be a region facing the heating component of the electronic device.
  • An electronic device includes an outer housing forming an exterior of the electronic device, a conductive member disposed in a plating region that is at least a partial region of a first surface exposed to the outside of the outer housing, and the plating A coating layer formed on the first surface to cover the conductive member disposed in the region may be included.
  • the conductive member and the coating layer may be formed in a trench step of forming a trench in the plating area, a first plating step of forming a first plating layer including a first metal material in the plating area, and polishing the plating area. It may be formed by a manufacturing method comprising a polishing step of polishing and a coating step of forming a coating layer on the first surface of the outer housing.
  • the polishing step of the manufacturing method may include a first polishing step of polishing the plating area before the first plating step and a second polishing step of polishing the plating area after the first plating step.
  • the trench step of the manufacturing method may be made by irradiating a laser (laser) so as to form fine concavities and convexities in which mountains and valleys are continuous in the plating area.
  • laser laser
  • the polishing step of the manufacturing method is a step of cutting at least one of a portion of the fine concavo-convex acid and a portion of the first plating layer so as to reduce a step difference between the plating area and a reference area excluding the plating area.
  • the manufacturing method may further include a second plating step of forming a second plating layer including a second metal material after the second polishing step.
  • the plating region may be a region formed thicker than other regions of the outer housing.
  • a method of manufacturing an electronic device includes the steps of: forming a hole in a housing that forms at least a part of an exterior of the electronic device; a trench is formed in the region, a trench is formed in a second plating region that is at least a partial region of an inner surface of the housing, and a portion of a hole connected to the first plating region and the second plating region and formed in the electronic device
  • a trenching step of forming a trench in a third plating region that is at least a partial region of an inner surface, and forming a first plating layer including a first metal material in at least one of the first plating region, the second plating region, and the third plating region a first plating step of performing a first plating step, a polishing step of polishing the first plating area, a filling step of filling the hole with a filler, and a portion of the filler that is filled in the hole and protrudes to the outer surface of the housing. It may include an additional polishing step
  • the polishing step may include a first polishing step of polishing the plating area before the first plating step and a second polishing step of polishing the plating area after the first plating step.
  • the method may further include a second plating step of forming a second plating layer including a second metal material after the second polishing step.
  • the third plating region may correspond to a partial region of the inner surface of the hole, and a region of the inner surface of the hole except for the third plating region may be in direct contact with the filler.
  • the hole portion may include a first portion formed from an inner surface of the housing to an outer surface of the housing with a first diameter, and a second diameter smaller than the first diameter, from an end of the first portion toward the outer surface of the housing It may include a second portion formed to be gradually reduced in diameter.
  • the method may further include a painting step of forming a painting layer on the outer surface of the housing.
  • a housing forming at least a portion of an exterior of the electronic device and having a hole portion formed therein, and a first conductive member formed in at least a partial region of an outer surface of the housing by a plating method , a second conductive member formed on at least a partial region of the inner surface of the housing by a plating method, and a third conductive member formed on at least a partial region of the inner surface of the hole portion by a plating method to connect the first conductive member and the second conductive member It may include a conductive member and a coating layer formed on the outer surface of the housing.
  • the electronic device is formed in a partial region of the inner surface of the hole, and a region of the inner surface of the hole excluding a portion where the third conductive member is formed is in direct contact with the filler filling the hole.
  • the hole portion may include a first portion formed from an inner surface of the housing to an outer surface of the housing with a first diameter, and a second diameter smaller than the first diameter, from an end of the first portion toward the outer surface of the housing It may include a second portion formed to be gradually reduced in diameter.
  • the case of the electronic device may refer to a mechanism that forms the exterior of the electronic device.
  • the case of the electronic device may be manufactured by the method described above.
  • the electronic device case may include an outer housing, a conductive member plated in a trench formed in the outer housing, and a painting layer.

Abstract

본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포함할 수 있다. 이 밖에도 다양한 실시예가 가능할 수 있다.

Description

도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법
본 문서에 개시된 다양한 실시예들은, 도전성 부재가 도금 방식을 통해 배치된 외부 하우징을 포함하는 전자 장치와 그 전자 장치의 제조 방법에 관한 것이다.
다양한 방식을 통해 제조되는 전자 장치의 하우징에 도전성을 갖는 부재를 배치하여 이를 안테나 패턴이나, 전자 부품들의 전기적 연결을 위한 배선으로 활용할 수 있다.
하우징에 부착될 수 있는 FPCB(Flexible printed circuit boad)를 이용하거나, 도전성 부재를 도금 방식으로 하우징에 배치하는 방식이 사용되고 있다.
이 중 레이저를 이용한 도금 방식으로 안테나 패턴을 형성하는 종래 기술 중 대표적인 방식으로 LDS(laser direct structuring), LMA(laser manufacturing antenna)를 들 수 있다.
LDS는 폴리머 레진을 사용하는 도금 방식이다. 레이저를 통해 금속 유기 화합물을 광화학적 반응으로 분해시켜 레이저가 조사된 부분만 금속을 남겨 안테나 패턴을 형성하는 방식이다. LDS 방식을 이용하기 위해서는 하우징의 성형 단계에서 도금에 촉매로 작용할 수 있는 중금속을 첨가해야 한다.
LMA는 LDS와 다르게 하우징의 성형 단계에서 중금속을 첨가하지 않고, 레이저를 하우징에 조사한 뒤, 그 부분에 촉매 처리를 하여 도금을 수행하는 방식이다.
이 밖에도 전자 장치의 하우징에 도전성 부재를 배치하기 위한 다양한 시도들이 계속되고 있다.
FPCB를 이용하는 경우, 조립자의 숙련도에 따라 불량이 발생할 우려가 있고, 편차가 심하게 나타나는 단점이 있다. 또한, LDS의 경우 하우징의 소재가 한정되는데 LDS 공정을 위한 하우징은 강도가 약한 문제가 있다. LMA 방식을 이용하더라도 고온, 고습에 취약하고 박리가 쉽게 일어나는 단점이 있을 수 있다.
또한, 앞서 설명한 방식은 하우징의 내면에 수행되어야하는 한계가 있다. 하우징의 외면에 도전성 부재를 배치하는 경우, 도전성 부재의 도금 과정에서 도전성 부재가 배치된 부분과 배치되지 않은 부분의 단차로 인해 도전성 부재가 외부로 시인되는 문제가 있을 수 있다.
본 문서에 개시된 다양한 실시예는, 전자 장치의 외관을 이루는 하우징의 외면에 도전성 부재를 안정적으로 배치하면서도 도전성 부재가 외부로부터 시인되는 문제를 해결할 수 있는 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법을 제공할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포함할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 반대 면인 제2 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계를 포함할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관을 형성하는 외부 하우징, 상기 외부 하우징에서 외부로 노출되는 제1 면의 적어도 일부 영역인 도금 영역에 배치되는 도전성 부재 및 상기 도금 영역에 배치된 도전성 부재가 가려지도록 상기 제1 면에 형성되는 도장층을 포함할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관의 적어도 일부를 형성하는 하우징에 홀(hole) 부를 형성하는 단계, 상기 하우징의 외면의 적어도 일부 영역인 제1 도금 영역에 트랜치(trench)를 형성하고, 상기 하우징의 내면의 적어도 일부 영역인 제2 도금 영역에 트랜치를 형성하고, 상기 제1 도금 영역 및 상기 제2 도금 영역과 연결되고 상기 전자 장치에 형성된 홀 부의 내면의 적어도 일부 영역인 제3 도금 영역에 트랜치를 형성하는 트랜치 단계, 상기 제1 도금 영역, 상기 제2 도금 영역 및 상기 제3 도금 영역 중 적어도 하나에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 제1 도금 영역을 폴리싱(polishing)하는 폴리싱 단계, 상기 홀 부에 충진재를 채우는 채움 단계, 상기 홀 부에 채워져 상기 하우징 외면으로 돌출된 충진재의 일부를 포함하여 상기 제1 도금 영역을 폴리싱하는 추가 폴리싱 단계 및 상기 제1 도금 영역을 도금하는 추가 도금 단계를 포함할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관의 적어도 일부를 형성하고 홀(hole) 부가 형성된 하우징, 상기 하우징의 외면의 적어도 일부 영역에 도금 방식으로 형성되는 제1 도전성 부재, 상기 하우징의 내면의 적어도 일부 영역에 도금 방식으로 형성되는 제2 도전성 부재, 상기 홀 부의 내면의 적어도 일부 영역에 도금 방식으로 형성되어 상기 제1 도전성 부재 및 상기 제2 도전성 부재를 연결하는 제3 도전성 부재 및 상기 하우징의 외면에 형성되는 도장층을 포함할 수 있다.
본 문서에 개시된 다양한 실시예에 따르면, 하우징의 외면에 도전성 부재가 배치되더라도 외부에서 도전성 부재가 시인되는 문제가 해결될 수 있다.
도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블럭도이다.
도 2 내지 도 4는, 본 문서에 개시된 다양한 실시예에 따른 도전성 부재를 포함하는 외부 하우징을 구비한 전자 장치의 다양한 실시예이다.
도 5는, 본 문서에 개시된 다양한 실시예에 따른 제조 방법의 흐름도이다.
도 6a는, 본 문서에 개시된 다양한 실시예에 따라 형성된 트랜치의 모습을 도시한 도면이다.
도 6b는, 도 6a에 도시된 트랜치에 제1 폴리싱 단계가 수행된 모습을 도시한 도면이다.
도 6c는, 도 6b에 도시된 폴리싱된 트랜치에 제1 도금 단계가 수행된 모습을 도시한 도면이다.
도 6d는, 도 6c에 도시된 제1 도금층에 제2 폴리싱 단계가 수행된 모습을 도시한 도면이다.
도 6e는, 본 문서에 개시된 다양한 실시예에 따른 제2 도금 단계와 도장 단계가 수행된 모습을 도시한 도면이다.
도 7은, 도전성 부재의 두께와 성능 사이의 관계를 나타낸 그래프이다.
도 8은, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우와 FPCB에 배치된 안테나의 성능을 비교한 그래프이다.
도 9는, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우, 도장층 형성 유무에 따른 성능을 비교한 그래프이다.
도 10은, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 하우징의 도면이다.
도 11a는, 도 10의 P1 부분을 확대한 도면이다.
도 11b는, 도 10의 P2 부분을 확대한 도면이다.
도 12는, 본 문서에 개시된 다양한 실시예에 따른 홀 부를 일부 절개한 단면도이다.
도 13a는, 본 문서에 개시된 다양햔 실시예에 따른 홀 부를 일 방향에서 바라본 도면이다.
도 13b는, 도 13a에 도시된 홀 부를 A-A선을 따라 절개한 단면도이다.
도 14는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치 제조 방법의 흐름도이다.
도 15a 내지 도 15c는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법에 따라 도전성 부재가 형성되는 모습을 설명하기 위한 도면이다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다.
도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다.
본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나",“또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제 2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제 2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
도 2 내지 도 4는, 본 문서에 개시된 다양한 실시예에 따른 도전성 부재를 포함하는 외부 하우징을 구비한 전자 장치의 다양한 실시예이다. 도 2의 (a) 및 도 4 의 (a)는, 도장층을 형성하기 전으로 도전성 부재가 시인되는 모습을 도시한 도면이다.
다양한 실시예에 따르면, 전자 장치는 전자 장치의 외관을 이루는 외부 하우징(201)을 포함할 수 있다. 외부 하우징(201)은 다양한 소재로 형성될 수 있다. 외부 하우징(201)은 예를 들어, 금속, 합성 수지와 같은 소재로 형성될 수 있다. 또한, 외부 하우징(201)은 다양한 방식으로 제조될 수 있다. 예를 들어, 외부 하우징(201)은 사출 방식으로 제작될 수 있다.
도 2를 참조하면, 외부 하우징(201)의 제1 면(201A)의 적어도 일부 영역에 해당하는 도금 영역에는 도전성 부재(210)가 배치될 수 있다. 제1 면(201A)은, 외부 하우징(201)에서 외부로 노출되는 면일 수 있다. 도전성 부재(210)는 도금 방식으로 외부 하우징(201)의 제1 면(201A)에 배치될 수 있다. 예를 들어, 도전성 부재(210)는 후술하는 제1 도금 단계(예: 도 5의 제1 도금 단계(502))로 형성된 제1 도금층(예: 도 6d의 제1 도금층(620)) 및/또는 제2 도금 단계(예: 도 5의 제2 도금 단계(504))로 형성된 제2 도금층(예: 도 6d의 제2 도금층(630))을 포함할 수 있다.
도 2의 (b)를 참조하면, 외부 하우징(201)의 제1 면(201A)에는 도장층(230)이 형성될 수 있다. 도전성 부재(210)가 배치된 도금 영역을 포함하여 외부 하우징(201)의 제1 면(201A)에 도장층(230)이 형성됨으로써, 도전성 부재(210)가 전자 장치(200) 외부로 노출되지 않을 수 있다. 도전성 부재(210)가 외부에서 시인되지 않기 때문에 도전성 부재(210)의 외부 시인으로 인한 전자 장치(200)의 심미성 손상이 방지될 수 있다.
다양한 실시예에 따르면, 도전성 부재(210)는 전기적 신호의 전달이 필요한 전자 장치(200)의 구성 요소로 활용될 수 있다. 예를 들어, 도전성 부재(210)는 전자 장치(200)의 근거리 및 원거리 통신을 위한 안테나로 활용될 수 있다. 이 밖에도 도전성 부재(210)는 각종 전자 부품을 전기적으로 연결하는 배선으로 활용될 수 있다. 또한, 정전식 터치 입력을 인식하기 위한 터치 센서 등으로 다양하게 활용될 수 있다. 이상 언급된 도전성 부재(210)의 활용은 예시에 불과하며 도전성 부재(210)는 전기적 신호의 전달이 필요한 다양한 구성 요소로 활용될 수 있다.
다양한 실시예에 따르면, 외부 하우징(201)의 제1 면(201A)에 형성되는 도장층(230)은 도전성 부재(210)가 전자 장치에서 어떠한 구성 요소로 활용되는지에 따라 다양한 성질을 갖는 소재로 형성될 수 있다. 예를 들어, 도전성 부재(210)가 안테나로 활용되거나, 전자 부품을 전기적으로 연결하는 배선으로 활용되는 경우, 도장층(230)은 전도성이 낮은 절연 소재로 형성될 수 있다. 이와 다르게, 도전성 부재(210)가 외부로부터의 전기적 신호를 인식할 필요가 있는 구성 요소로 활용되는 경우, 도장층(230)은 전도성을 갖는 소재로 형성될 수 있다. 예를 들어, 도전성 부재(210)가 정전식 터치 입력을 인식하는 터치 센서로 활용되는 경우, 도장층(230)은 전도성을 갖는 소재로 형성될 수 있다.
다양한 실시예에 따르면, 도전성 부재(210)가 배치되는 도금 영역은 외부 하우징(201)의 다른 영역에 비해 두껍게 형성된 영역일 수 있다. 도금 영역이 두껍게 형성되면 외부 충격에 상대적으로 더 강한 내성을 가질 수 있다. 이로 인하여, 외부 충격에 의하여 도전성 부재(210)가 손상되는 현상을 방지할 수 있다. 도금 영역을 두껍게 형성함으로써, 도금 영역에 배치된 도전성 부재(210)가 지정된 성능을 유지할 수 있다.
다른 실시예에 따르면, 도 3에 도시된 것과 같이, 도전성 부재(210)는 외부 하우징(201)의 제2 면(201B)에 배치될 수 있다. 제2 면(201B)은 제1 면(201A)의 반대 면으로, 전자 장치(200) 내부에 배치된 전자 부품 중 적어도 일부와 대면하는 면일 수 있다. 이 경우, 도전성 부재(210)가 배치되는 도금 영역은 외부 하우징(201)의 제2 면(201B) 중 적어도 일부 영역을 의미할 수 있다. 외부 하우징(201)의 제2 면(201B)은 전자 장치(200) 내부에 배치된 전자 부품과 대면하는 면일 수 있다. 제2 면(201B)에 배치된 도전성 부재(210)는 전자 부품과 전기적으로 연결되는 배선으로 활용되거나, 발열 정도가 심한 전자 부품인 발열 부품(예: 프로세서(예: 도 1의 프로세서(120), 전력 관리 모듈(예: 도 1의 전력 관리 모듈(188) 및 배터리(예: 도 1의 배터리(189))와 대면하는 영역에 배치되여 열을 전달하는 방열 부재로 활용될 수 있다. 도전성 부재(210)가 방열 부재로 활용되는 경우, 도전성 부재(210)가 배치되는 도금 영역은 발열 부품과 대면하는 영역일 수 있다. 이상 언급된 도전성 부재(210)의 활용은 예시에 불과하며, 도전성 부재(210)의 활용은 예시에 불과하며 도전성 부재(210)는 전기적 신호의 전달 또는 열의 전달이 필요한 다양한 구성 요소로 활용될 수 있다.
다양한 실시예에 따르면, 도 4에 도시된 전자 장치는 사용자의 귀에 착용되고 외부 전자 장치와 근거리 통신으로 연결되어 소리를 재생하는 전자 장치(400)일 수 있다. 전자 장치(400)의 외관을 이루는 외부 하우징(401)의 제1 면(401A)의 일부 영역에 도전성 부재(410)가 배치될 수 있다. 제1 면(401A)은 외부 하우징(401)이 외부로 노출되는 면을 의미할 수 있다. 도전성 부재(410)는 외부 전자 장치와 전자 장치(400)를 연결하기 위한 안테나로 사용될 수 있다. 또한, 도전성 부재(410)는 사용자의 터치 입력을 수신하기 위한 터치 센서로 활용될 수 있다. 도 4의 (b)에 도시된 것과 같이, 외부 하우징(401)의 제1 면(401A)에는 도장층(430)이 형성될 수 있다. 도장층(430)에 의해 도전성 부재(410)가 가려져, 도전성 부재(410)가 외부에서 시인되지 않을 수 있다.
도 5는, 본 문서에 개시된 다양한 실시예에 따른 제조 방법의 흐름도이다. 도 6a는, 본 문서에 개시된 다양한 실시예에 따라 형성된 트랜치의 모습을 도시한 도면이다. 도 6b는, 도 6a에 도시된 트랜치에 제1 폴리싱 단계가 수행된 모습을 도시한 도면이다. 도 6c는, 도 6b에 도시된 폴리싱된 트랜치에 제1 도금 단계가 수행된 모습을 도시한 도면이다. 도 6d는, 도 6c에 도시된 제1 도금층에 제2 폴리싱 단계가 수행된 모습을 도시한 도면이다. 도 6e는, 본 문서에 개시된 다양한 실시예에 따른 제2 도금 단계와 도장 단계가 수행된 모습을 도시한 도면이다. 도 7은, 도전성 부재의 두께와 성능 사이의 관계를 나타낸 그래프이다.
다양한 실시예에 따르면, 도전성 부재(예: 도 2의 도전성 부재(210))와 도장층(670)(예: 도 2의 도장층(230))은 트랜치 단계(501), 폴리싱 단계(제1 폴리싱 단계(502) 및 제2 폴리싱 단계(504)), 도금 단계(제1 도금 단계(503) 및 제2 도금 단계(505)) 및 도장 단계(506)를 포함하는 제조 방법으로 형성될 수 있다. 도전성 부재는 제1 도금층(620) 및/또는 제2 도금층(630)을 포함할 수 있다. 도전성 부재는 제1 도금층(620) 및/또는 제2 도금층(630)으로 형성되므로, 도전성 부재는 제1 도금층(620) 및/또는 제2 도금층(630)과 동일 또는 유사한 것으로 이해될 수 있다.
다양한 실시예에 따르면, 트랜치 단계(501)는 외부 하우징(601)의 도금 영역(601A)에 트랜치(610)(trench)를 형성하는 단계일 수 있다. 트랜치(610)는 도 6a에 도시된 것과 같이, 산(611)과 골(612)이 연속된 미세 요철을 의미할 수 있다. 산(611)은 기준 면(602)에 대해서 볼록하게 형성된 부분을 의미하고, 골(612)은 기준 면(602)에 대해서 오목하게 형성된 부분을 의미할 수 있다. 트랜치 단계(501)는 다양한 공정 기법을 통해 수행될 수 있다. 예를 들어, 레이저(laser)를 도금 영역(601A)에 조사하여 트랜치(610)를 형성할 수 있고, 용재를 통해 도금 영역(601A)의 일부를 화학적으로 식각하는 에칭(etching), 디캡슐레이팅(decapsulating)과 같은 공법을 사용할 수 있다. 또한, 컴퓨터 계산을 통해 도금 영역(601A)을 물리적으로 정밀하게 가공하는 CNC(computerized numerical control) 밀링 공법을 사용하여 트랜치(610)를 형성하는 것도 가능하다. 이 밖에도 트랜치(610)는 다양한 공법으로 형성될 수 있다. 레이저로 트렌치(610)를 형성하는 것과 관련하여, 단일한 레이저 빔을 조사하여 트렌치(610)를 형성할 수 있고, 적어도 두 개의 레이저 빔을 중첩시켜 조사하는 방식으로 트렌치(610)를 형성할 수 있고, 적어도 두 개의 레이저 빔을 소정 간격으로 이격시켜 조사하는 방식으로 트렌치(610)를 형성할 수 있다. 이 밖에도 다양한 방식으로 레이저를 조사하여 트렌치(610)를 형성할 수 있다. 다양한 실시예에 따르면, 골(612)의 깊이가 약 10um 내지 약 15um이고, 산(611)의 높이가 약 8um 내지 약 10um이 되도록 트랜치(610)를 형성할 수 있다.
다양한 실시예에 따르면, 트랜치 단계(501) 이후 제1 폴리싱 단계(502)를 수행할 수 있다. 제1 폴리싱 단계(502)는 트랜치 단계(501)를 통해 도금 영역(601A)에 형성된 트랜치(610)를 일부 절삭시키는 단계일 수 있다. 도 6b를 참조하면, 제1 폴리싱 단계(502)를 통해 트랜치(610)의 산(611)이 일부 절삭될 수 있다.
다양한 실시예에 따르면, 제1 폴리싱 단계(502) 이후 제1 도금 단계(503)를 수행할 수 있다. 제1 도금 단계(503)는 탈지, 에칭, 중화, 촉매 및 활성화 단계를 포함할 수 있다. 탈지 단계는 도금 영역(601A)에 포함될 수 있는 유지와 같은 이물을 제거하는 세정 단계일 수 있다. 에칭 단계는, 도금 영역(601A) 표면에 형성된 산화막을 제거하는 단계일 수 있다. 중화 및 촉매 단계는 탈지 및 에칭 단계를 거친 도금 영역(601A)에 제1 금속재를 포함하는 제1 도금층(620)이 도금 방식으로 형성될 수 있도록 준비하는 단계일 수 있다. 중화 및 촉매 단계는 도금 영역(601A)에서 환원 반응이 일어나 제1 금속재가 도금 영역(601A)에 증착될 수 있게 만드는 단계일 수 있다. 활성화 단계는 제1 도금층(620)을 도금 영역(601A)에 형성하는 단계일 수 있다. 다양한 실시예에 따르면, 제1 금속재는, 니켈(Ni), 구리(Cu) 및 은(Ag)을 포함하는 금속재 중 적어도 하나를 포함할 수 있다. 예를 들어, 활성화 단계에서는 니켈 - 구리 - 은 순서로 도금 영역(601A)에 도금을 수행할 수 있다. 이 경우, 제1 도금층(620)은 니켈층(Nickel layer) - 구리층(Copper layer) - 은층(Silver layer)의 순서로 형성될 수 있다. 제1 금속재로 은을 사용함으로써, 도금 공정의 비용을 절감할 수 있다. 다양한 실시예에 따르면, 트랜치(610)를 형성할 때, 골(612)의 깊이를 낮춰 제1 도금 단계(503)에 소요되는 제1 금속재의 양을 줄이고 도금 공정에 소요되는 시간을 줄일 수 있다.
다양한 실시예에 따르면, 제1 도금 단계(503) 이후 제2 폴리싱 단계(504)를 수행할 수 있다. 제2 폴리싱 단계(504)는 제1 도금층(620)의 일부를 절삭하는 단계일 수 있다. 제2 폴리싱 단계(504)에서 절삭되는 제1 도금층(620)은 제1 폴리싱 단계(502)를 통해 일부 절삭된 트랜치(610)의 산(611)에 형성된 제1 도금층(620)일 수 있다. 제2 폴리싱 단계(504)를 통해 제1 도금층(620)의 일부가 절삭되면 단차가 줄어들 수 있다. 외부 하우징(601)의 도금 영역(601A)을 제외한 부분을 기준 영역(601B)이라 할 때, 제2 폴리싱 단계(504)를 통해 도금 영역(601A)과 기준 영역(601B) 사이의 단차가 줄어들 수 있다.
다양한 실시예에 따르면, 제2 도금 단계(505)는 제2 금속재를 포함하는 제2 도금층(630)을 형성하는 도금 단계일 수 있다. 제2 도금 단계(505)의 세부적인 내용은 제1 도금 단계(503)와 같으므로 자세한 설명은 생략하도록 한다. 일 실시예에서 제2 금속재는 니켈(Ni)을 포함하는 금속재를 포함할 수 있다. 다른 실시예에서 제2 금속재는 제1 금속재와 다른 금속재일 수 있다. 제2 도금 단계(505)를 추가함으로써, 도전성 부재의 두께를 더 두껍게 형성하여 도전성 부재의 성능을 향상할 수 있다.
도 7을 참조하면, 도전성 부재의 두께는 도전성 부재의 성능에 관련될 수 있다. 도전성 부재는 제1 도금 단계(503)로 형성되는 제1 도금층(620) 및/또는 제2 도금 단계(505)로 형성되는 제2 도금층(630)에 의해 형성될 수 있다. 도 7에 도시된 것과 같이, 도전성 부재의 두께가 두꺼울수록 도전성 부재의 저항이 줄어들어 도전성 부재의 전기 전도성이 향상될 수 있다. 또한, 도전성 부재의 표면이 균일할수록 도전성 부재의 성능이 향상될 수 있다. 특히, 도전성 부재를 안테나 패턴으로 활용하는 경우 도전성 부재의 표면이 균일할수록 반사 계수가 낮아져 안테나의 효율이 향상될 수 있다. 본 문서에 개시된 다양한 실시예에 따른 제조 방법은 트랜치(610) 형성 이후 제1 폴리싱 단계(502) 및 제2 폴리싱 단계(504)를 수행하여 표면을 고르게 하므로 동일한 금속재를 사용하더라도 보다 두껍고 균일한 표면을 갖는 도전성 부재를 형성할 수 있다. 또한, 폴리싱 단계(예: 제1 폴리싱 단계(502), 제2 폴리싱 단계(504))를 통해 트랜치 형성에 의한 단차를 줄임으로써, 제1 도금층(620) 및 제2 도금층(630)의 두께를 줄일 수 있다. 예를 들어, 제1 도금층(620) 및 제2 도금층(630)을 포함하는 도전성 부재의 두께는 약 11um 내지 약 15um일 수 있다. 일 실시예에서, 도전성 부재에서 구리(Cu)와 은(Ag)을 포함하는 층(layer)의 두께는 약 8um일 수 있다. 이와 같이, 도전성 부재의 두께를 줄여, 도전성 부재가 배치된 도금 영역(601A)과 기준 영역(601B) 사이의 단차를 줄일 수 있다. 이 때문에 도전성 부재의 외부 시인을 차단하기 위한 도장 단계(506) 에서 단차를 보상하기 위한 공정이 간소화될 수 있다.
다양한 실시예에 따르면, 도장 단계(506)를 통해 도전성 부재(제1 도금층(620) 및 제2 도금층(630))가 배치된 도금 영역(601A)을 포함하는 외부 하우징(601)의 제1 면에 도장층(670)이 형성되므로, 도전성 부재가 도장층(670)에 가려져 전자 장치의 외부로 보이지 않을 수 있다. 도장 단계(506)는 복수의 단계를 포함할 수 있다. 일 실시예에서, 도장 단계(506)는 단차 보상 단계, 컬러 단계 및 보호 단계를 포함할 수 있다. 이상 설명한 도장 단계(506)는 각 단계는 예시에 불과하며 일부 단계가 추가되거나 일부 단계는 생략될 수 있다. 다양한 실시예에 따르면, 도장층(670)은 보상층(640), 컬러층(650) 및 보호층(660)을 포함할 수 있다.
다양한 실시예에 따르면, 단차 보상 단계는 도전성 소재가 배치된 도금 영역(601A)과 도금 영역(601A)이 아닌 영역인 기준 영역(601B) 사이의 단차를 제거하기 위한 보상층(640)을 형성하기 위한 단계일 수 있다. 예를 들어, 프라이머(primer), 서페이서(surfacer)와 같은 소재로 보상층(640)을 형성할 수 있다. 이러한 보상층(640)은 보상층(640)에 적층될 컬러층(650)이 보상층(640)에서 박리되지 않도록 컬러층(650)과 보상층(640) 사이의 접착성을 강화시켜줄 수 있다. 또한, 보상층(640)에 포함된 소재는 방청 소재가 포함될 수 있다. 본 문서에 개시된 다양한 실시예에 따르면, 폴리싱 단계(제1 폴리싱 단계(502) 및 제2 폴리싱 단계(504))를 통해 도금 영역(601A)과 기준 영역(601B) 사이의 단차를 미리 일정 정도 보상해두었으므로 단차 보상을 위하여 퍼티(purtty)와 같은 고비용의 소재를 사용할 필요가 없다. 따라서, 공정 비용을 현저하게 낮추는 것이 가능할 수 있다. 일 실시예에서, 보상층(640)은 적어도 두 개 이상의 서로 다른 프라이머로 형성될 수 있다. 예를 들어, 두 개의 프라이머를 사용할 수 있다. 폴리싱 단계(503)를 통해 단차가 일부 제거되었으므로, 단차 보상을 위한 프라이머의 양과 개수를 필요에 따라 줄일 수 있다.
다양한 실시예에 따르면, 컬러 단계는 컬러층(650)을 형성하는 단계일 수 있다. 컬러층(650)은 색상을 띄는 도료로 형성될 수 있다. 이 때, 컬러층(650)의 두께를 Å 단위로 설정함으로써, 컬러층(650)이 금속 느낌을 갖도록 만들 수 있다.
다양한 실시예에 따르면, 단차 보상 단계와 컬러 단계 사이에 UV 코팅재를 포함하는 UV 코팅층(미도시)를 형성하는 단계를 더 포함할 수 있다.
다양한 실시예에 따르면, 보호 단계는 컬러층(650)에 보호층(660)을 형성하는 단계일 수 있다. 보호층(660)은 컬러층(650)을 보호할 수 있도록 컬러층(650)에 코팅 피막을 형성하는 단계일 수 있다.
이상 설명한, 도장 단계(506)는 이 분야의 통상의 기술자가 이해할 수 있는 범위 내에서 다양하게 변경될 수 있다. 예를 들어, 앞서 설명한 도장 단계(506) 중 일부 단계는 생략될 수 있고, 필요에 따라 각 단계에서 사용되는 소재를 다양하게 변경할 수 있다.
이와 같은, 도장 단계(506)를 통해, 도전성 부재가 전자 장치의 외부로 시인되지 않을 수 있다. 폴리싱 단계(503)를 통해 도전성 부재 또는 도전성 부재가 배치되는 도금 영역(601A)과 기준 영역(601B) 사이의 단차를 보상하였으므로, 도장층(670)의 표면 단차도 감소할 수 있다. 도금 영역(601A)과 기준 영역(601B) 사이의 단차를 감소시킴으로써, 도전성 부재가 배치된 부분과 배치되지 않은 부분 사이의 단차로 인해 도전성 부재가 외부로 시인되는 문제를 해소할 수 있다.
도 5에 도시된 제조 방법의 흐름도는 예시에 불과하며, 제조 방법은 이 분야의 통상의 기술자가 이해할 수 있는 범위에서 다양하게 변경될 수 있다. 도 5에 도시된 제조 방법의 각 단계 중 일부 단계는 생략될 수 있고 일부 순서가 변경될 수도 있다. 앞에서 “~ 단계”는 공정의 순서를 한정하는 것은 아니다. “단계”로 호칭된 것은 “~ 과정” 또는 “~ 동작”으로 이해될 수 있다.
예를 들어, 제1 도금 단계(502) 및 제2 도금 단계(504) 이외의 도금 단계가 추가될 수 있고, 제2 도금 단계(504)는 생략될 수 있다.
또한, 도 5에는 폴리싱 단계가 제1 폴리싱 단계 및 제2 폴리싱 단계를 포함하여 2회 수행되는 것으로 설명하였으나, 폴리싱 단계의 횟수는 이에 한정되지 않는다. 예를 들어, 폴리싱 단계는 1회 수행될 수 있다. 이 경우, 폴리싱 단계는 트랜치 단계 이후에 1회 수행되거나, 제1 도금 단계 이후 1회 수행되거나, 제1 도금 단계 및 제2 도금 단계 이후 1회 수행될 수 있다. 또한, 폴리싱 단계가 수행되는 순서도 다양하게 변경될 수 있다. 예를 들어, 폴리싱 단계는 트랜치 단계 이후 제1 도금 단계나 제2 도금 단계가 수행되기 전에 수행될 수 있고, 제1 도금 단계 이후 수행될 수 있고, 제1 도금 단계 및 제2 도금 단계 이후 수행될 수 있다.
또한, 도장 단계(506)는 생략될 수 있다.
도 8은, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우와 FPCB에 배치된 안테나의 성능을 비교한 그래프이다.
도 8의 (a) 그래프는 FPCB(flexible printed circuit board)에 배치된 안테나의 성능 그래프이고, 도 8의 (b) 그래프는 본 발명에 개시된 제조 방법을 통해 형성된 도전성 부재를 안테나로 활용한 경우의 성능 그래프이다. 도 8을 참조하면, 약 700MHz 내지 약 800MHz 부근에서 (b) 그래프의 방사 효율(radiation efficiency)가 더 높게 나타나는 것을 확인할 수 있다. 이 주파수 대역은 LTE(long term evolution)의 Band 28 대역에 해당하는 대역이다. 따라서, 본 발명에 개시된 제조 방법을 통해 형성된 도전성 부재는 특정 대역에서 기존 FPCB를 이용한 안테나보다 성능이 개선되는 것을 확인할 수 있다.
도 8을 참조하면, 1GHz 이하 대역(low band)에서, 본 발명에 개시된 제조 방법을 통해 형성된 안테나의 성능이 FPCB를 이용한 안테나의 성능보다 대체적으로 높게 나타남을 확인할 수 있다. 안테나에서 실제 신호가 방사되는 부분은 전자 장치의 다른 전자 부품들과 이격되어 배치되는 것이 유리하다. 본 발명에 개시된 제조 방법은 전자 장치의 외관을 이루는 하우징(예: 사출물)에 도전성 부재를 형성하여 이를 안테나로 이용할 수 있다. 전자 장치의 외면에 도전성 부재를 형성하여 이를 안테나의 방사체로 활용할 수 있으므로 높은 안테나 방사 효율을 얻을 수 있다.
도 9는, 본 문서에 개시된 다양한 실시예에 따라 형성된 도전성 부재를 안테나로 사용하는 경우, 도장층 형성 유무에 따른 성능을 비교한 그래프이다.
도 9의 (a) 그래프와 (b) 그래프는 모두 본 발명에 개시된 제조 방법을 통해 형성된 도전성 부재를 안테나로 활용한 경우의 성능 그래프이다. (a) 그래프는 도장층을 형성한 경우이고, (b) 그래프는 도장층을 형성하지 않은 경우의 그래프이다. 도 9를 참조하면, (a) 그래프와 (b) 그래프의 모양이 유사한 것을 확인할 수 있다. 이를 통해, 도전성 부재가 배치된 도금 영역에 도장층을 형성하더라도 도전성 부재의 성능에 큰 영향이 없음을 확인할 수 있다.
이하, 도 10 내지 도 15c를 통해, 앞에서 설명한 실시예와 다른 실시예에 따른 전자 장치의 제조 방법 및 그 제조 방법으로 제조된 전자 장치에 대해 설명한다.
도 10은, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 하우징의 도면이다. 도 11a는, 도 10의 P1 부분을 확대한 도면이다. 도 11b는, 도 10의 P2 부분을 확대한 도면이다.
다양한 실시예에 따르면, 전자 장치(1000)(예: 도 1의 전자 장치(101), 도 2의 전자 장치(200))의 하우징(1010)(예: 도 2의 외부 하우징(201))은 전자 장치(1000)의 외관의 적어도 일부를 형성할 수 있다. 하우징(1010)은 전자 장치(1000)에 포함된 다양한 전기물(예: 전자 부품을 포함하여 도전성 소재를 포함하는 다양한 장치를 총칭)과 전기물을 제외한 기구물을 수용하고 지지하는 구성 요소일 수 있다. 하우징(1010)의 형태는 도 10에 도시된 형태로 한정되지 않는다. 또한, 하우징(1010)은 다양한 방법으로 제작될 수 있다. 예를 들어, 하우징(1010)은 복수의 부분이 별도로 제작되어 결합되는 방식으로 제작될 수 있다.
일 실시예에서, 하우징(1010)은 외면(1010A)과 내면(1010B)을 포함할 수 있다. 하우징(1010)의 내면(1010B)은 하우징(1010)에 수용되는 다양한 전기물 및/또는 기구물이 수용되거나 지지되는 면을 의미하고, 하우징(1010)의 외면(1010A)은 내면(1010B)의 반대 면으로써, 전자 장치(1000)의 외관 일부를 구성하는 면을 의미할 수 있다. 다양한 실시예에 따르면, 하우징(1010)에는 도전성 부재(1020)가 형성될 수 있다.
도 10, 도 11a 및 도 11b를 참조하면, 하우징(1010)의 외면(1010A)에는 제1 도전성 부재(1021)가 위치할 수 있다. 예를 들어, 제1 도전성 부재(1021)는 도금 방식으로 하우징(1010) 외면(1010A)에 적어도 일부 형성될 수 있다. 제1 도전성 부재(1021)가 하우징(1010) 외면(1010A)에 형성되는 과정에 대해서는 후술하도록 한다. 예를 들어, 도 10에 도시된 것과 같이 하우징(1010)의 상부(예: 도 10의 P1 부분)과 하우징(1010)의 하부(예: 도 10의 P2)부분의 외면(1010A)의 일부에 제1 도전성 부재(1021)가 형성될 수 있다. 도 10에 도시된 제1 도전성 부재(1021)의 외형은 예시에 불과하며, 제1 도전성 부재(1021)가 형성된 위치도 예시에 불과하다. 제1 도전성 부재(1021)의 형태와 위치는 전자 장치(1000)의 설계에 따라 다양하게 변경될 수 있다.
도 10, 도 11a 및 도 11b를 참조하면, 하우징(1010)의 내면(1010B)에는 제2 도전성 부재(1022)가 위치할 수 있다. 예를 들어, 제2 도전성 부재(1022)는 도금 방식으로 하우징(1010) 내면(1010B)에 적어도 일부 형성될 수 있다. 제2 도전성 부재(1022)가 하우징(1010) 내면(1010B)에 형성되는 과정에 대해서는 후술하도록 한다. 예를 들어, 도 10에 도시된 것과 같이 하우징(1010)의 상부(예: 도 10의 P1 부분)과 하우징(1010)의 하부(예: 도 10의 P2)부분의 외면(1010A)의 일부에 제2 도전성 부재(1022)가 형성될 수 있다. 도 10에 도시된 제2 도전성 부재(1022)의 외형은 예시에 불과하며, 제2 도전성 부재(1022)가 형성된 위치도 예시에 불과하다. 제2 도전성 부재(1022)의 형태와 위치는 전자 장치(1000)의 설계에 따라 다양하게 변경될 수 있다.
다양한 실시예에 따르면, 하우징(1010)에는 홀(hole) 부(1030)가 형성될 수 있다. 홀 부(1030)는 하우징(1010)의 일부분에 형성된 구멍일 수 있다. 홀 부(1030)는 다양한 방식으로 하우징(1010)에 형성될 수 있다. 예를 들어, 하우징(1010)이 사출 방식으로 형성되는 경우, 하우징(1010)을 형성하는 홀 부(1030)가 형성될 부분을 포함하는 금형을 이용하여 하우징(1010)을 제작할 수 있다. 또한, 별도의 가공체를 이용하여 하우징(1010)에 구멍을 뚫는 방식으로 홀 부(1030)를 형성할 수 있다. 일 실시예에서, 홀 부(1030)에는 제3 도전성 부재(1023)가 위치할 수 있다. 예를 들어, 제3 도전성 부재(1023)는 도금 방식으로 홀 부(1030) 내면(1010B)에 형성될 수 있다. 홀 부(1030) 내면(1010B)에 형성된 제3 도전성 부재(1023)는 하우징(1010) 외면(1010A)에 형성된 제1 도전성 부재(1021)와 하우징(1010) 내면(1010B)에 형성된 제2 도전성 부재(1022)를 연결할 수 있다.
다양한 실시예에 따르면, 홀 부(1030)에 형성된 제3 도전성 부재(예: 도 12의 제3 도전성 부재(1023))는 제1 도전성 부재(1021)와 제2 도전성 부재(1022)를 연결할 수 있다. 예를 들어, 도 11a에 도시된 것과 같이, 제1-1 도전성 부재(1021-1)는 제1 홀 부(1031)에 형성된 제3 도전성 부재에 의해 제2-1 도전성 부재(1022-1)와 연결될 수 있다. 제1-2 도전성 부재(1021-2)는 제2 홀 부(1032)에 형성된 제3 도전성 부재에 의해 제2-2 도전성 부재(1022-2)와 연결될 수 있다. 또한, 도 11b를 참조하면, 제1-3 도전성 부재(1021-3)는 제3 홀 부(1033)에 형성된 제3 도전성 부재에 의해 제2-3 도전성 부재(1022-3)와 연결될 수 있다. 도면 상으로는 보이지 않으나, 제4 홀 부(1034)에 형성된 제3 도전성 부재는 하우징(1010) 외면(1010A)에 형성된 제1-3 도전성 부재(1021-3)와 하우징(1010) 내면(1010B)에 형성된 제2 도전성 부재(1022)를 연결할 수 있다. 여기서 도전성 부재(1020)의 연결은 도전성 부재(1020)가 물리적으로 연결(연결은 연속적인 연결을 포함함)됨으로써, 도전성 부재(1020)를 통해 전기적인 신호가 전달될 수 있는 것을 의미할 수 있다. 예를 들어, 제1 도전성 부재(1021)가 제3 도전성 부재를 통해 제2 도전성 부재(1022)와 연결되면, 제2 도전성 부재(1022)로 전달된 전기적 신호가 제3 도전성 부재를 경유하여 제1 도전성 부재(1021)로 전달될 수 있다.
다양한 실시예에 따르면, 도전성 부재(1020)는 전기적 신호의 전달이 필요한 전자 장치(1000)의 구성 요소로 활용될 수 있다. 예를 들어, 도전성 부재(1020)는 전자 장치(1000)의 근거리 및 원거리 통신을 위한 안테나로 활용될 수 있다. 이 밖에도 도전성 부재(1020)는 각종 전자 부품을 전기적으로 연결하는 배선으로 활용될 수 있다. 또한, 정전식 터치 입력을 인식하기 위한 터치 센서, 그립 센서 등으로 다양하게 활용될 수 있다(예: 도 4의 도전성 부재(410)). 이상 언급된 도전성 부재(1020)의 활용은 예시에 불과하며 도전성 부재(1020)는 전기적 신호의 전달이 필요한 다양한 구성 요소로 활용될 수 있다.
도 12는, 본 문서에 개시된 다양한 실시예에 따른 홀 부를 일부 절개한 단면도이다. 도 13a는, 본 문서에 개시된 다양햔 실시예에 따른 홀 부를 일 방향에서 바라본 도면이다. 도 13b는, 도 13a에 도시된 홀 부를 A-A선을 따라 절개한 단면도이다.
다양한 실시예에 따르면, 홀 부(1030)는 하우징(1010)에 형성될 수 있다. 홀 부(1030) 내면의 일부 영역에는 제3 도전성 부재(1023)가 형성될 수 있다. 도 12에 도시된 것과 같이, 홀 부(1030) 내면에 형성된 제3 도전성 부재(1023)는 하우징(1010) 외면(1010A)에 형성된 제1 도전성 부재(1021)와 하우징(1010) 내면(1010B)에 형성된 제2 도전성 부재(1022)를 연결할 수 있다.
다양한 실시예에 따르면, 홀 부(1030)는 제1 부분(1031)과 제2 부분(1032)을 포함할 수 있다. 도 12 및 도 13b를 참조하면, 제1 부분(1031)은 하우징(1010)의 내면(1010B)과 인접한 부분이고, 제2 부분(1032)은 하우징(1010)의 외면(1010A)과 인접한 부분일 수 있다.
일 실시예에서, 제1 부분(1031)은 하우징(1010)의 내면(1010B)에서 하우징(1010)의 외면(1010A) 방향으로 형성된 부분일 수 있다. 제1 부분(1031)은 제1 직경(D1)으로 형성될 수 있다. 예를 들어, 제1 직경(D1)은 약 1.5mm 내지 약 5.5mm일 수 있다. 제2 부분(1032)은 제1 부분(1031)의 말단에서 하우징(1010)의 외면(1010A) 방향으로 형성된 부분일 수 있다. 제2 부분(1032)은 제2 직경(D2)으로 시작되어 하우징(1010)의 외면(1010A) 방향으로 갈수록 직경이 점차 줄어드는 형태로 형성될 수 있다. 제2 부분(1032)의 높이(H2)는 홀 부(1030)의 전체 높이(H1 + H2)에 대해 약 20% 내지 약 50%일 수 있다.
일 실시예에서, 제1 부분(1031)의 높이(H1)은 제2 부분(1032)의 높이(H2)와 다를 수 있다. 다른 실시예에서, 제1 부분(1031)의 높이(H1)와 제2 부분(1032)의 높이(H2)는 같을 수 있다.
일 실시예에서, 제2 직경(D2)은 제1 직경(D1)보다 작을 수 있다. 예를 들어, 제2 직경(D2)은 약 1.0mm 내지 3.5mm일 수 있다. 제1 부분(1031)의 제1 직경(D1)과 제2 부분(1032)이 시작되는 부분의 직경인 제2 직경(D2)이 서로 다르기 때문에 도 13b에 도시된 것과 같이, 제1 부분(1031)과 제2 부분(1032) 사이에는 단차가 형성될 수 있다. 이 단차는 제1 부분(1031)으로 충진재가 주입될 때, 충진재가 홀 부(1030)를 그대로 빠져나가지 않고 고정되어 홀 부(1030)에 수용되도록 하는 부분일 수 있다. 일 실시예에서, 제2 부분(1032)이 끝나는 지점의 직경인 제3 직경(D3)은 제2 직경(D2)보다 작을 수 있다. 예를 들어, 제3 직경(D3)은 약 0.4mm 내지 약 0.8mm일 수 있다.
일 실시예에서, 제3 도전성 부재(1023)는 홀 부(1030)의 일부분에 형성될 수 있다. 제3 도전성 부재(1023)는 홀 부(1030)의 내면 중 일부 영역에 형성될 수 있다. 예를 들어, 도 13b를 참조하면, 제3 도전성 부재(1023)는 홀 부(1030)의 내면 중 제2 부분(1032)에 일부 형성되거나, 제2 부분(1032)에 전부 형성될 수 있다. 일 실시예에서, 제3 도전성 부재(1023)이 형성된 부분의 높이(H3) 제2 부분(1032)의 높이(H2)의 약 30% 내지 100%일 수 있다. 도 12를 참조하면, 제3 도전성 부재(1023)는 홀 부(1030)의 제1 부분(1031) 중 일부에 형성될 수 있다. 이와 같이, 제3 도전성 부재(1023)를 홀 부(1030)의 일부에만 형성함으로써, 홀 부(1030)에 채워지는 충진재가 제3 도전성 부재(1023)가 형성되지 않은 부분을 통해 홀 부(1030)의 내벽에 직접 접촉될 수 있다. 예를 들어, 충진재와 하우징(1010)이 합성 수지 소재로 형성되는 경우, 충진재와 하우징(1010)의 친화력이 충진재와 제3 도전성 부재(1023)의 친화력에 비해 상대적으로 좋을 수 있다. 따라서, 충진재가 홀 부(1030)의 내벽을 직접 접촉되면 충진재가 제3 도전성 부재(1023)에 접촉되는 것보다 홀 부(1030)에 안정적으로 안착될 수 있다.
도 13c를 참조하면, 홀 부(1060)는 하우징의 내면(1010B)에서 외면(1010A)으로 갈수록 직경이 달라지는 모양으로 형성될 수 있다. 예를 들어, 홀 부(1060)는 도 13c에 도시된 것과 같이, 하우징의 내면(1010B)에서 외면(1010A)으로 갈수록 직경이 작아지는 형태로 형성될 수 있다.
이상 설명한 홀 부(1030, 1060)의 형태와 치수는 예시에 불과하며 홀 부(1030)의 형태 및 치수는 다양한 설계 요소에 따라 다양하게 변경될 수 있다.
다음으로, 도 14 및 도 15a 내지 도 15c를 참조하여, 도전성 부재를 하우징에 형성하는 과정에 대해 설명하도록 한다.
도 14는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치 제조 방법의 흐름도이다. 도 15a 내지 도 15c는, 본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법에 따라 도전성 부재가 형성되는 모습을 설명하기 위한 도면이다.
이하 설명에서 “도금 영역”은 도금이 수행되는 영역으로 앞서 설명한 도전성 부재(1020)가 형성되는 부분을 의미할 수 있다. 따라서, 이하의 제1 도금 영역은 앞서 설명한 제1 도전성 부재(1021)가 형성된 부분으로 이해할 수 있고, 제2 도금 영역은 앞서 설명한 제2 도전성 부재(1022)가 형성된 부분으로 이해할 수 있고, 제3 도금 영역은 앞서 설명한 제3 도전성 부재(1023)가 형성된 부분으로 이해할 수 있다. 이하 설명에서는 도전성 부재(1020)와 대응하는 도금 영역을 도전성 부재와 동일한 부재 번호를 사용하여 설명하도록 한다. 도금 영역의 예시적인 위치는 도 10, 도 11a 및 도 11b를 참조하도록 한다.
또한 이하 설명에서 도전성 부재를 형성하는 과정은 앞서 도 5를 통해 설명한 과정과 유사할 수 있다. 따라서, 도 5를 통해 설명한 과정과 유사한 과정에 대해서는 “도 5를 참조”할 수 있다는 지시를 기재하고 자세한 설명은 생략하도록 한다.
또한, 도 14의 흐름도는 예시에 불과하다. 도 14에 도시된 단계를 일부 생략하거나 다른 단계를 추가하는 것이 가능하고 단계의 순서도 필요에 따라 다양하게 변경될 수 있다.
다양한 실시예에 따르면, 하우징(예: 도 10의 하우징(1010))에 홀 부(1030)를 형성할 수 있다(1401). 하우징에 형성되는 홀 부(1030)는 다양한 방식으로 형성될 수 있다. 예를 들어, 홀 부(1030)를 고려한 금형을 이용하여 하우징을 사출 방식으로 형성하여 홀 부(1030)가 형성된 하우징을 제작할 수 있고, 하우징에 가공체를 이용하여 홀 부(1030)를 형성할 수 있다. 이 밖에도 다양한 방법으로 홀 부(1030)를 형성할 수 있다.
다양한 실시예에 따르면, 하우징의 일부 영역에 트랜치(trench)(예: 도 6a의 트랜치(610))를 형성할 수 있다(1402). 트랜치는 산(예: 도 6a의 산(611))과 골(예: 도 6a의 골(612))이 연속된 미세 요철을 의미할 수 있다. 후술하는 제1 도금 단계(1404)에서 트랜치가 형성된 부분에 도금층(예: 도 6d의 도금층(620))이 형성될 수 있다. 따라서, 제1 도전성 부재(1021)가 형성되는 제1 도금 영역(예: 도 10의 제1 도전성 부재(1021)가 형성된 영역), 제2 도전성 부재(1022)가 형성되는 제2 도금 영역(예: 도 10의 제2 도전성 부재(1022)가 형성된 영역), 제3 도전성 부재(1023)가 형성되는 제3 도금 영역(예: 도 12의 제3 도전성 부재(1023)이 형성된 영역에 트랜치를 형성할 수 있다. 도 12를 통해 설명한 것과 같이, 제3 도전성 부재(1023)는 홀 부(1030) 내면의 일부 영역에만 형성될 수 있다. 홀 부(1030) 내면(1010B)의 일부 영역에만 트랜치를 형성함으로써, 제3 도전성 부재(1023)가 홀 부(1030) 내면의 일부 영역에만 형성될 수 있다. 트랜치 단계(1402)에 대한 더 자세한 설명은 도 5를 참조할 수 있다.
다양한 실시예에 따르면, 제1 폴리싱 단계(1403)를 수행할 수 있다. 제1 폴리싱 단계(1403)는 트랜치를 일부 절삭시키는 단계일 수 있다. 예를 들어, 제1 도금 영역, 제2 도금 영역 및 제3 도금 영역에 형성된 트랜치를 절삭할 수 있다. 제1 폴리싱 단계(1403)는 도장 단계(1410)에서 형성되는 도장층(예: 도 6e의 도장층(670))의 품질을 고려한 단계일 수 있다. 따라서, 제1 폴리싱 단계(1403)는 도장층이 형성되는 제1 도금 영역에만 수행될 수 있다. 제1 폴리싱 단계(1403)에 대한 더 자세한 설명은 도 5를 참조할 수 있다.
다양한 실시예에 따르면, 제1 폴리싱 단계(1403) 이후에 제1 도금 단계(1404)를 수행할 수 있다. 제1 도금 단계(1404)는 제1 도금 영역, 제2 도금 영역 및 제3 도금 영역에 제1 금속재를 포함하는 제1 도금층(예: 도 6d의 제1 도금층(620))을 형성하는 단계일 수 있다. 제1 도금 단계(1404)로 도금 영역에 형성된 제1 도금층은 도전성 부재의 일부를 형성할 수 있다. 제1 도금 단계(1404)에 대한 더 자세한 설명은 도 5를 참조할 수 있다.
다양한 실시예에 따르면, 제1 도금 단계(1404) 이후 제2 폴리싱 단계(1405)를 수행할 수 있다. 제2 폴리싱 단계(1405)는 제1 도금 단계(1404)로 형성된 제1 도금층의 일부를 절삭하는 단계일 수 있다. 제2 폴리싱 단계(1405)는 도장층의 품질을 고려한 단계일 수 있다. 따라서, 제2 폴리싱 단계(1405)는 도장층이 형성되는 제1 도금 영역에만 수행될 수 있다. 제2 폴리싱 단계(1405)에 대한 더 자세한 설명은 도 5를 참조할 수 있다.
다양한 실시예에 따르면, 제2 폴리싱 단계(1405) 이후 제2 도금 단계(1406)를 수행할 수 있다. 제2 도금 단계(1406)는 도금 영역에 제2 금속재를 포함하는 제2 도금층(예: 도 6e의 제2 도금층(630))을 형성하는 도금 단계일 수 있다. 제2 도금 단계(1406)는 제1 도금 단계(1404)와 유사한 도금 단계일 수 있다. 제2 도금 단계(1406)에 대한 더 자세한 설명은 제1 도금 단계(1404)를 설명한 도 5를 참조할 수 있다.
다양한 실시예에 따르면, 제2 도금 단계(1406) 이후 홀 부 채움 단계(1407)를 수행할 수 있다. 홀 부 채움 단계(1407)는 홀 부(1030)에 충진재를 채우는 단계일 수 있다. 충진재는 합성 수지 소재일 수 있다. 예를 들어, 충진재는 광 경화성 레진(예: UV resin)일 수 있다. 충진재는 다양한 방식으로 홀 부(1030)에 채워질 수 있다. 예를 들어, 디스펜싱(dispensing) 장치, 펌핑 장치, 젯트 펌핑 장치와 같은 용융된 액체를 특정 장소에 주입할 수 있는 다양한 장치를 이용하여 충진재를 홀 부(1030)에 채울 수 있다. 일 실시예에서, 홀 부(1030)의 제1 부분(예: 도 12의 제1 부분(1031))으로 충진재를 주입할 수 있다. 제1 부분(1031)으로 주입된 충진재는 도 15a에 도시된 것과 같이, 제2 부분(예: 도 12의 제2 부분(1032))을 통해 하우징(1010)의 외면(1010A)으로 일부 돌출(1510)될 수 있다. 다양한 실시예에 따르면, 충진재를 채운 이후, 충진재를 경화하는 과정을 포함하는 후처리 단계 수 있다. 충진재의 종류에 따라 다양한 방법을 사용할 수 있다. 광, 열, 촉매 등을 이용하여 충진재를 경화하는 후처리 단계를 수행할 수 있다.
다양한 실시예에 따르면, 홀 부 채움 단계(1407) 이후 추가 폴리싱 단계(1408)를 수행할 수 있다. 추가 폴리싱 단계(1408)는 앞서 홀 부 채움 단계(1407)에 의해 하우징(1010)의 외면(1010A)으로 일부 돌출된 충진재의 돌출부(1510)를 제거하는 단계일 수 있다. 도 15b를 참조하면, 추가 폴리싱 단계(1408)에 의해 충진재의 돌출부(1510)가 제거될 수 있다. 이 때, 하우징(1010) 외면(1010A)의 제1 도금 영역(1021)에 형성된 도금층의 일부에 흠집(C)이 형성될 수 있다. 이 때문에 제1 도금 영역(1021)의 도금층 표면이 불균일해질 수 있다.
다양한 실시예에 따르면, 추가 폴리싱 단계(1408) 이후 추가 도금 단계(1409)를 수행할 수 있다. 추가 도금 단계(1409)는 추가 폴리싱 단계(1408)에서 제1 도금 영역(1021)의 도금층 표면에 형성된 흠집(C)을 보상하는 도금 단계일 수 있다. 추가 도금 단계(1409)에 의해 제1 도금 영역(1021)의 도금층 표면에 새로운 도금층이 형성될 수 있다. 따라서, 도 15c에 도시된 것과 같이, 제1 도금 영역(1021)의 도금층의 표면 균일도가 향상될 수 있다.
다양한 실시예에 따르면, 추가 도금 단계(1409) 이후 도장 단계(1410)를 수행할 수 있다. 도장 단계(1410)는 하우징(1010)의 외면(1010A) 중 적어도 일부에 도장층을 형성하는 단계일 수 있다. 도 6e를 참조하면, 하우징(1010) 외면(1010A)에 형성된 도장층에 의해 제1 도금 영역(1021)이 가려질 수 있다. 본 문서에 개시된 다양한 실시예에서는 폴리싱 단계(예: 제1 폴리싱 단계(1403), 제2 폴리싱 단계(1405) 및 추가 폴리싱 단계(1408))와 홀 부 채움 단계(1407)를 통해 하우징(1010) 외면(1010A)의 표면 균일도가 향상될 수 있다. 이와 같이 표면이 고르게 정리된 하우징(1010) 외면(1010A)에 도장층을 형성함으로써, 도장층의 품질이 향상될 수 있다. 도장 단계(1410)에 대한 더 자세한 설명은 도 5를 참조할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포함할 수 있다.
또한, 상기 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다.
또한, 상기 트랜치를 형성하는 단계는, 상기 도금 영역에 산과 골이 연속된 미세 요철이 형성되도록 레이저(laser)를 조사하여 이루어질 수 있다.
또한, 상기 폴리싱 단계는, 상기 도금 영역과 상기 도금 영역을 제외한 기준 영역 사이의 단차를 줄일 수 있도록 상기 미세 요철의 산의 일부 및 상기 제1 도금층의 일부 중 적어도 하나를 절삭시키는 단계일 수 있다.
또한, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다.
또한, 상기 제1 금속재는, 니켈(Ni), 구리(Cu), 은(Ag)을 포함하는 금속재 중 적어도 하나를 포함할 수 있다.
또한, 상기 제2 금속재는, 니켈(Ni)을 포함하는 금속재를 포함할 수 있다.
또한, 상기 도장 단계는, 상기 외부 하우징의 제1 면의 단차가 보상될 수 있도록 상기 제1 면에 보상층을 형성하는 단차 보상 단계, 상기 보상층에 색상을 갖는 컬러층을 형성하는 컬러 단계 및 상기 컬러층에 상기 컬러층을 보호할 수 있도록 보호층을 형성하는 보호 단계를 포함할 수 있다.
또한, 상기 도장 단계의 단차 보상 단계는, 서로 다른 종류의 프라이머(primer)를 이용하여 보상층을 형성할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 반대 면인 제2 면의 적어도 일부 영역인 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계를 포함할 수 있다.
또한, 상기 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다.
또한, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다.
또한, 상기 도금 영역은, 상기 전자 장치의 발열 부품과 대면하는 영역일 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관을 형성하는 외부 하우징, 상기 외부 하우징에서 외부로 노출되는 제1 면의 적어도 일부 영역인 도금 영역에 배치되는 도전성 부재 및 상기 도금 영역에 배치된 도전성 부재가 가려지도록 상기 제1 면에 형성되는 도장층을 포함할 수 있다.
또한, 상기 도전성 부재와 도장층은, 상기 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계, 상기 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 도금 영역을 폴리싱(polishing)하는 폴리싱 단계 및 상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계를 포함하는 제조 방법으로 형성될 수 있다.
또한, 상기 제조 방법의 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다.
또한, 상기 제조 방법의 트랜치 단계는, 상기 도금 영역에 산과 골이 연속된 미세 요철이 형성되도록 레이저(laser)를 조사하여 이루어질 수 있다.
또한, 상기 제조 방법의 폴리싱 단계는, 상기 도금 영역과 상기 도금 영역을 제외한 기준 영역 사이의 단차를 줄일 수 있도록 상기 미세 요철의 산의 일부 및 상기 제1 도금층의 일부 중 적어도 하나를 절삭시키는 단계일 수 있다.
또한, 상기 제조 방법은, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다.
또한, 상기 도금 영역은, 상기 외부 하우징의 다른 영역에 비해 두껍게 형성된 영역일 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치의 제조 방법은, 상기 전자 장치의 외관의 적어도 일부를 형성하는 하우징에 홀(hole) 부를 형성하는 단계, 상기 하우징의 외면의 적어도 일부 영역인 제1 도금 영역에 트랜치(trench)를 형성하고, 상기 하우징의 내면의 적어도 일부 영역인 제2 도금 영역에 트랜치를 형성하고, 상기 제1 도금 영역 및 상기 제2 도금 영역과 연결되고 상기 전자 장치에 형성된 홀 부의 내면의 적어도 일부 영역인 제3 도금 영역에 트랜치를 형성하는 트랜치 단계, 상기 제1 도금 영역, 상기 제2 도금 영역 및 상기 제3 도금 영역 중 적어도 하나에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계, 상기 제1 도금 영역을 폴리싱(polishing)하는 폴리싱 단계, 상기 홀 부에 충진재를 채우는 채움 단계, 상기 홀 부에 채워져 상기 하우징 외면으로 돌출된 충진재의 일부를 포함하여 상기 제1 도금 영역을 폴리싱하는 추가 폴리싱 단계 및 상기 제1 도금 영역을 도금하는 추가 도금 단계를 포함할 수 있다.
또한, 상기 폴리싱 단계는, 상기 제1 도금 단계 이전에 상기 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함할 수 있다.
또한, 상기 제2 폴리싱 단계 이후 제2 금속재를 포함하는 제2 도금층을 형성하는 제2 도금 단계를 더 포함할 수 있다.
또한, 상기 제3 도금 영역은, 상기 홀 부 내면의 일부 영역에 해당하고, 상기 홀 부 내면에서 제3 도금 영역을 제외한 영역은 상기 충진재와 직접 접촉될 수 있다.
또한, 상기 홀 부는, 제1 직경으로 상기 하우징의 내면에서 상기 하우징의 외면 방향으로 형성된 제1 부분과, 상기 제1 직경보다 작은 제2 직경으로 상기 제1 부분의 말단에서 상기 하우징의 외면 방향으로 점차 직경이 줄어들도록 형성된 제2 부분을 포함할 수 있다.
또한, 상기 하우징의 외면에 도장층을 형성하는 도장 단계를 더 포함할 수 있다.
본 문서에 개시된 다양한 실시예에 따른 전자 장치는, 상기 전자 장치의 외관의 적어도 일부를 형성하고 홀(hole) 부가 형성된 하우징, 상기 하우징의 외면의 적어도 일부 영역에 도금 방식으로 형성되는 제1 도전성 부재, 상기 하우징의 내면의 적어도 일부 영역에 도금 방식으로 형성되는 제2 도전성 부재, 상기 홀 부의 내면의 적어도 일부 영역에 도금 방식으로 형성되어 상기 제1 도전성 부재 및 상기 제2 도전성 부재를 연결하는 제3 도전성 부재 및 상기 하우징의 외면에 형성되는 도장층을 포함할 수 있다.
또한, 상기 제3 도전성 부재는,
상기 홀 부 내면의 일부 영역에 형성되고, 상기 홀 부 내면에서 제3 도전성부재가 형성된 부분을 제외한 영역은 상기 홀 부에 채워지는 충진재와 직접 접촉되는 전자 장치.
또한, 상기 홀 부는, 제1 직경으로 상기 하우징의 내면에서 상기 하우징의 외면 방향으로 형성된 제1 부분과, 상기 제1 직경보다 작은 제2 직경으로 상기 제1 부분의 말단에서 상기 하우징의 외면 방향으로 점차 직경이 줄어들도록 형성된 제2 부분을 포함할 수 있다.
전자 장치의 케이스는 전자 장치의 외관을 형성하는 기구물을 의미할 수 있다. 전자 장치의 케이스는 앞서 설명한 방법으로 제작될 수 있다. 예를 들어, 전자 장치 케이스는 외부 하우징, 외부 하우징에 형성된 트랜치에 도금되는 도전성 부재 및 도장층을 포함할 수 있다.
그리고 본 명세서와 도면에 개시된 본 문서에 개시된 실시예들은 본 문서에 개시된 실시예에 따른 기술 내용을 쉽게 설명하고 본 문서에 개시된 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 문서에 개시된 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 문서에 개시된 다양한 실시예의 범위는 여기에 개시된 실시예들 이외에도 본 문서에 개시된 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 문서에 개시된 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다.

Claims (15)

  1. 전자 장치에 있어서,
    적어도 일부가 상기 전자 장치의 외관을 형성하는 외부 하우징;
    상기 외부 하우징의 표면에 대하여 오목하게 형성된 골, 상기 외부 하우징의 표면에 대하여 볼록하게 형성되되 말단이 일부 제거된 산을 포함하는 트랜치(trench);
    상기 트랜치에 도금되는 제1 도전성 부재; 및
    상기 제1 도전성 부재가 가려지도록 상기 외부 하우징 상에 적층되는 도장층;을 포함하는 전자 장치.
  2. 제1항에 있어서,
    상기 제1 도전성 부재는,
    상기 트랜치의 산에 대응하는 부분이 일부 제거된 영역을 포함하는 전자 장치.
  3. 제1항에 있어서,
    상기 제1 도전성 부재와 상기 도장층 사이에 배치되는 제2 도전성 부재;를 더 포함하는 전자 장치.
  4. 제1항에 있어서,
    상기 외부 하우징의 제1 면의 일 영역에는,
    상기 트랜치, 상기 제1 도전성 부재 및 상기 도장층이 위치하고,
    상기 외부 하우징의 제1 면의 반대면인 제2 면의 일 영역에는,
    제2 도전성 부재가 도금되는 전자 장치.
  5. 제4항에 있어서,
    상기 외부 하우징에 형성된 홀 부; 및
    상기 홀 부에 도금되어 상기 제1 도전성 부재 및 상기 제2 도전성 부재를 연결하는 제3 도전성 부재;를 더 포함하는 전자 장치.
  6. 제5항에 있어서,
    상기 제3 도전성 부재는,
    상기 홀 부 내면의 일부에 도금되고, 상기 홀 부에서 제3 도전성 부재가 도금되지 않은 영역은 상기 홀 부에 채워지는 충진재와 직접 접촉되는 전자 장치.
  7. 제5항에 있어서,
    상기 홀 부는,
    제1 직경으로 상기 외부 하우징의 제2 면에서 상기 하우징의 제1 면 방향으로 형성된 제1 부분과, 상기 제1 직경보다 작은 제2 직경으로 상기 제1 부분의 말단에서 상기 외부 하우징의 제1 면 방향으로 점차 직경이 줄어들도록 형성된 제2 부분을 포함하는 전자 장치.
  8. 전자 장치의 제조 방법에 있어서,
    상기 전자 장치의 외관을 적어도 일부 형성하는 외부 하우징에서 외부로 노출되는 면인 제1 면의 적어도 일부 영역인 제1 도금 영역에 트랜치(trench)를 형성하는 트랜치 단계;
    상기 제1 도금 영역에 제1 금속재를 포함하는 제1 도금층을 형성하는 제1 도금 단계;
    상기 제1 도금 영역을 폴리싱(polishing)하는 폴리싱 단계; 및
    상기 외부 하우징의 제1 면에 도장층을 형성하는 도장 단계;를 포함하는 전자 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 폴리싱 단계는,
    상기 제1 도금 단계 이전에 상기 제1 도금 영역을 폴리싱하는 제1 폴리싱 단계 및 상기 제1 도금 단계 이후에 상기 제1 도금 영역을 폴리싱하는 제2 폴리싱 단계를 포함하는 전자 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 폴리싱 단계는,
    상기 제1 도금 영역과 상기 제1 도금 영역을 제외한 기준 영역 사이의 단차를 줄일 수 있도록 상기 미세 요철의 산의 일부 및 상기 제1 도금층의 일부 중 적어도 하나를 절삭시키는 단계인 전자 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 도장 단계는,
    상기 외부 하우징의 제1 면의 단차가 보상될 수 있도록 상기 제1 면에 보상층을 형성하는 단차 보상 단계,
    상기 보상층에 색상을 갖는 컬러층을 형성하는 컬러 단계 및
    상기 컬러층에 상기 컬러층을 보호할 수 있도록 보호층을 형성하는 보호 단계를 포함하고,
    상기 도장 단계의 단차 보상 단계는,
    서로 다른 종류의 프라이머(primer)를 이용하여 보상층을 형성하는 전자 장치의 제조 방법.
  12. 제8항에 있어서,
    상기 외부 하우징에 홀(hole) 부를 형성하는 단계;를 더 포함하고,
    상기 트랜치 단계는,
    상기 외부 하우징의 제1 면의 반대 면인 제2 면의 적어도 일부 영역인 제2 도금 영역과 상기 홀 부의 내면의 적어도 일부 영역인 제3 도금 영역에 트랜치를 형성하는 단계를 포함하고,
    상기 제1 도금 단계는,
    상기 제1 도금 영역, 상기 제2 도금 영역 및 상기 제3 도금 영역 중 적어도 하나에 제1 금속재를 포함하는 제1 도금층을 형성하는 단계를 포함하는 전자 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 홀 부에 충진재를 채우는 채움 단계;
    상기 홀 부에 채워져 상기 외부 하우징 외면으로 돌출된 충진재의 일부를 포함하여 상기 제1 도금 영역을 폴리싱하는 추가 폴리싱 단계; 및
    상기 제1 도금 영역을 도금하는 추가 도금 단계;를 더 포함하는 전자 장치의 제조 방법.
  14. 전자 장치의 케이스에 있어서,
    외부 하우징;
    상기 외부 하우징의 표면에 대하여 오목하게 형성된 골, 상기 외부 하우징의 표면에 대하여 볼록하게 형성되되 말단이 일부 제거된 산을 포함하는 트랜치(trench);
    상기 트랜치에 도금되는 제1 도전성 부재; 및
    상기 제1 도전성 부재가 가려지도록 상기 외부 하우징 상에 적층되는 도장층;을 포함하는 전자 장치의 케이스.
  15. 제14항에 있어서,
    상기 외부 하우징의 제1 면의 일 영역에는,
    상기 트랜치, 상기 제1 도전성 부재 및 상기 도장층이 위치하고,
    상기 외부 하우징의 제1 면의 반대면인 제2 면의 일 영역에는,
    제2 도전성 부재가 도금되고,
    상기 외부 하우징에 형성된 홀 부; 및
    상기 홀 부에 도금되어 상기 제1 도전성 부재 및 상기 제2 도전성 부재를 연결하는 제3 도전성 부재;를 더 포함하는 전자 장치의 케이스.
PCT/KR2021/014748 2020-10-20 2021-10-20 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법 WO2022086186A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP21883254.1A EP4215643A4 (en) 2020-10-20 2021-10-20 ELECTRONIC DEVICE HAVING AN OUTER CASING PLATED WITH A CONDUCTIVE ELEMENT AND METHOD OF PRODUCTION THEREOF
CN202180071667.9A CN116368262A (zh) 2020-10-20 2021-10-20 包括镀覆有导电构件的外壳体的电子装置及其制造方法
US18/137,062 US20230257884A1 (en) 2020-10-20 2023-04-20 Electronic device including outer housing plated with conductive member and manufacturing method therefor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20200136094 2020-10-20
KR10-2020-0136094 2020-10-20
KR10-2021-0024804 2021-02-24
KR1020210024804A KR20220052247A (ko) 2020-10-20 2021-02-24 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/137,062 Continuation US20230257884A1 (en) 2020-10-20 2023-04-20 Electronic device including outer housing plated with conductive member and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2022086186A1 true WO2022086186A1 (ko) 2022-04-28

Family

ID=81290933

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/014748 WO2022086186A1 (ko) 2020-10-20 2021-10-20 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US20230257884A1 (ko)
EP (1) EP4215643A4 (ko)
CN (1) CN116368262A (ko)
WO (1) WO2022086186A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425728B1 (ko) * 2001-06-07 2004-04-03 엘지전자 주식회사 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
KR100554855B1 (ko) * 1997-09-17 2006-06-14 가부시키가이샤 에바라 세이사꾸쇼 기판도금장치
US20130140074A1 (en) * 2011-12-05 2013-06-06 Samsung Electro-Mechanics Co., Ltd. Via hole plating method and printed circuit board manufactured using the same
KR101778553B1 (ko) * 2015-09-15 2017-09-15 현대자동차주식회사 터치 입력장치 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015520A (en) * 1997-05-15 2000-01-18 International Business Machines Corporation Method for filling holes in printed wiring boards
KR20100092311A (ko) * 2009-02-12 2010-08-20 알티전자 주식회사 표면 처리물 및 그 표면 처리 방법
WO2012132325A1 (ja) * 2011-03-25 2012-10-04 住友ベークライト株式会社 プリント配線基板、プリント配線基板の製造方法および半導体装置
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR101213958B1 (ko) * 2012-10-12 2012-12-20 주식회사 엘티에스 레이저를 이용한 내장형 안테나 제조방법
US10109908B2 (en) * 2014-04-04 2018-10-23 Samsung Electronics Co., Ltd. Antenna module and electronic devices comprising the same
EP3598571B1 (en) * 2018-07-17 2021-10-06 LS Mtron Ltd. Antenna module and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100554855B1 (ko) * 1997-09-17 2006-06-14 가부시키가이샤 에바라 세이사꾸쇼 기판도금장치
KR100425728B1 (ko) * 2001-06-07 2004-04-03 엘지전자 주식회사 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
US20130140074A1 (en) * 2011-12-05 2013-06-06 Samsung Electro-Mechanics Co., Ltd. Via hole plating method and printed circuit board manufactured using the same
KR101778553B1 (ko) * 2015-09-15 2017-09-15 현대자동차주식회사 터치 입력장치 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4215643A4 *

Also Published As

Publication number Publication date
EP4215643A1 (en) 2023-07-26
EP4215643A4 (en) 2024-03-27
US20230257884A1 (en) 2023-08-17
CN116368262A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
WO2022010171A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2022059905A1 (ko) 슬릿을 포함하는 전자 장치
WO2022045767A1 (ko) 광 센서 및 이를 포함하는 전자 장치
WO2022086186A1 (ko) 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법
WO2022203383A1 (ko) 도금층을 포함하는 하우징 및 그 하우징을 포함하는 전자 장치
WO2022065856A1 (ko) 전자 장치 및 전자 장치 케이스와 전자 장치 케이스의 제조 방법
WO2022103062A1 (ko) 안테나 및 스타일러스 펜을 포함하는 전자 장치
WO2022065806A1 (ko) 리세스 구조가 형성된 하우징 및 이를 포함하는 전자 장치
WO2022005265A1 (ko) 인터포저 및 인터포저를 포함하는 전자 장치
WO2022197120A1 (ko) 하우징을 포함하는 전자 장치 및 그의 제조 방법
WO2023003148A1 (ko) 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치
WO2022231177A1 (ko) 리셉터클 커넥터
WO2022030787A1 (ko) 안테나 및 분절부를 포함하는 전자 장치
WO2023090683A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2023018090A1 (ko) 안테나를 포함하는 모바일 통신 장치
WO2023287000A1 (ko) 지문 센서를 포함하는 전자 장치
WO2022197152A1 (ko) 휴대용 전자장치 및 그의 제조방법
WO2023153754A1 (ko) 인터포저를 포함하는 전자 장치 및 그 제조 방법
WO2023085675A1 (ko) 안테나를 포함하는 전자 장치
WO2024014656A1 (ko) 서로 체결된 이종 금속들을 가지는 하우징을 포함하는 전자 장치
WO2022154346A1 (ko) 안테나 및 그것을 포함하는 전자 장치
WO2022260262A1 (ko) 금속 세그먼트들의 강도를 보강하고 벤딩을 억제하기 위한 전자 장치
KR20220052247A (ko) 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법
WO2023018129A1 (ko) 안테나를 포함하는 전자 장치 및 상기 전자 장치의 제조 방법
WO2022191452A1 (ko) 안테나 및 그것을 포함하는 전자 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21883254

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021883254

Country of ref document: EP

Effective date: 20230418

NENP Non-entry into the national phase

Ref country code: DE